JP2008083775A - 回路シミュレーション方法 - Google Patents

Abstract

【課題】 近接効果を考慮して寄生パラメータを求める回路シミュレーションにおいて、フィラメント数を低減して処理時間を削減する方法を提供することを目的とする。
【解決手段】 シリコン基板ＳＢを６フィラメントに分割し、信号配線ＭＬと対面するフィラメントＳＦ１２の厚さを、増減を繰り返すことで最適値に近づけ、フィラメントＳＦ１２の厚さの最適値が決定した後は、フィラメントＳＦ１２の幅を、増減を繰り返すことで最適値に近づけ、当該最適化された厚さおよび幅に基づいて、配線の全長に渡ってＰＥＥＣ法を実行して、寄生パラメータを求める。
【選択図】図３

Description

本発明は回路シミュレーション方法に関し、特に、配線と半導体基板との間の近接効果を考慮した回路シミュレーション方法に関する。

シリコン基板上に形成されるＣＭＯＳ（complementary ＭＯＳ）トランジスタを有したＣＭＯＳＬＳＩの設計データに基づいて、配線の寄生抵抗やインダクタンスなどの寄生パラメータを計算する方法として、配線および半導体基板を複数のフィラメント（導体要素）の集合体と考え、各フィラメントに他のフィラメントが及ぼす影響を加味して計算を行う部分等価回路法（ＰＥＥＣ法：Partial Element Equivalent Circuit）が広く用いられている。

例えば非特許文献１には、ＰＥＥＣ法の改良案として、配線を複数の同じ大きさのフィラメント（ブロック体として表される）に区分し、各フィラメントごとに電界を計算する方法が開示されているが、これは配線の表皮効果を考慮した抵抗値の取得に適した方法であった。

Karen M. Coperich. Albert E. Ruehli, Andreas Cangellaris,"Enhanced Skin Effect for Partial-Element Equivalent-Circuit(PEEC) Models", IEEE Transactions on Microwave Theory and Techniques, Vol.48, No.9, September 2000, pp1435-1442.

昨今では、半導体装置の高集積化、大規模化により、配線と半導体基板とがより近接する傾向にあり、高周波領域において配線抵抗値が上昇する近接効果を考慮して回路シミュレーションを行う必要が生じている。

ＰＥＥＣ法を用いて基板との近接効果を考慮した回路シミュレーションを行うには、配線を複数のフィラメントに分割するだけでなく、半導体基板を数千のフィラメントに分割する必要があるが、フィラメント数が増加することにより、抵抗値の算出に要する処理時間の増大を招くという問題を生じていた。

本発明は上記のような問題点を解消するためになされたもので、近接効果を考慮して寄生パラメータを求める回路シミュレーションにおいて、フィラメント数を低減して処理時間を削減する方法を提供することを目的とする。

本発明に係る請求項１記載の回路シミュレーション方法は、半導体基板上に配設された配線の寄生パラメータを求める回路シミュレーション方法であって、以下のステップ(ａ)〜(ｆ)を備えている。すなわち、ステップ(ａ)は、前記半導体基板の中央の主面上方に前記配線を設定する。ステップ(ｂ)は、前記寄生パラメータについて、参照値となるリファレンスの寄生パラメータを取得する。ステップ(ｃ)は、前記半導体基板の断面において、前記配線に対面する部分が、前記半導体基板の厚さ方向および幅方向に、それぞれ所定の寸法を有する第１のフィラメントとして区分され、前記第１のフィラメントの両隣が、前記第１のフィラメントと同じ厚さを有する第２および第３のフィラメントとして区分され、第１ないし第３のフィラメントの下部が１または複数の下部フィラメントとして区分されるように、前記半導体基板を複数のフィラメントに分割する。ステップ(ｄ)は、前記第１のフィラメントの厚さおよび幅の一方を第１のパラメータ、他方を第２のパラメータとし、前記第１のパラメータの増減を繰り返し、繰り返す毎に前記第１のパラメータにおける前記寄生パラメータと前記リファレンスの寄生パラメータを比較することで、前記第１のパラメータの最適値を決定する。ステップ(ｅ)は、前記第１のパラメータを前記最適値に固定し、前記第２のパラメータの増減を繰り返し、繰り返す毎に前記第２のパラメータにおける前記寄生パラメータと前記リファレンスの寄生パラメータを比較することで、前記第２のパラメータの最適値を決定する。ステップ(ｆ)は、前記第１および第２のパラメータのそれぞれの最適値に基づいて、前記配線の全長に渡って前記部分等価回路法を実行する。

本発明に係る請求項１記載の回路シミュレーション方法によれば、半導体基板を少数のフィラメントに分割し、配線と対面するフィラメントの厚さおよび幅を最適化するので、当該最適化された厚さおよび幅に基づいて、配線の全長に渡って部分等価回路法を実行することで、配線と基板との間の近接効果の影響を考慮して配線の寄生抵抗や寄生インダクタンスを求める時間を大幅に短縮することができる。

＜配線と基板との間の近接効果について＞
まず、図１および図２を用いて、配線と基板との間の近接効果について説明する。
図１は、近接効果を模擬するためのＤＵＴ（device under test：被試験装置）における配線と基板との位置関係を示す図であり、シリコン基板ＳＢ上には、第２層配線として設けられた信号配線ＭＬと、信号配線ＭＬと同じレイヤであって接地電位に接続されるグランド配線ＧＬとが設けられている。

信号配線ＭＬは４μｍの配線幅を有し、グランド配線ＧＬは、信号配線ＭＬから４μｍの間隔を開けて信号配線ＭＬと平行に配設されている。

また、信号配線ＭＬを中心として、左右等距離の位置には、最上層の配線Ｍ６からシリコン基板ＳＢに接地電位を与える２つのコンタクト部ＣＰが配設されており、信号配線ＭＬの中心から各コンタクト部ＣＰの中心までの距離はそれぞれ１５０μｍとなっている。

コンタクト部ＣＰは、第１層配線ないし第６層配線として設けられた配線Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５およびＭ６間をコンタクトホールＣＨで電気的に接続した構成となっている。

このような構成のＤＵＴを作成し、高周波信号を信号配線ＭＬで伝送する場合に、信号周波数を変化させた場合の抵抗値の変化特性を測定した結果を図２に示している。

図２においては、横軸に周波数（Ｈｚ）を、縦軸に抵抗値（Ω／ｍｍ）を示しており、特性Ｃ１は、グランド配線ＧＬが存在しない場合の信号配線ＭＬの抵抗変化を示しており、特性Ｃ２は、グランド配線ＧＬが存在する場合の信号配線ＭＬの抵抗変化を示している。

図２から判るように、グランド配線ＧＬが存在しない場合は、周波数の変化に対する抵抗変化が急峻であり、グランド配線ＧＬが存在する場合は比較的緩やかに変化している。

これは、配線と基板間での近接効果の影響が、グランド配線ＧＬにより緩和されていることを表しており、信号配線ＭＬの近傍にグランド配線ＧＬが存在しない場合は、基板による近接効果の影響が大きいことが判る。

すなわち、信号配線に流れる電流は基板全体を通ってグランド配線に帰還するが、このリターン電流は近接効果によってシリコン基板ＳＢの信号配線ＭＬに面した主面側に流れ、さらに表皮効果の影響も重なるため、電流が流れ得る領域はシリコン基板ＳＢの信号配線ＭＬに面した主面のごく狭い領域となる。このため、高周波の交流抵抗が極めて高くなるという現象が発生する。

＜実施の形態＞
上述したように、基板による近接効果の影響は大きく、回路シミュレーションに際しては、近接効果の影響を考慮したシミュレーションが必要である。

＜基板モデル＞
図３は、本発明に係る回路シミュレーション方法の実施の形態における基板分割のモデルを示す図であり、基板の厚さ方向での断面を示している。

図３において、シリコン基板ＳＢの主面ＭＳの上方に信号配線ＭＬが配設されており、シリコン基板ＳＢは、信号配線ＭＬに対面する部分がフィラメントＳＦ１２として区分され、フィラメントＳＦ１２の下がフィラメントＳＦ２２として区分されている。

ここで、フィラメントＳＦ１２の厚さをＨ_SSC、フィラメントＳＦ１２の幅（信号配線ＭＬの幅方向と平行な方向の長さ）をＷ_SSCとすると、フィラメントＳＦ２２の幅は、フィラメントＳＦ１２の幅Ｗ_SSCと等しくなり、フィラメントＳＦ２２の厚さは、シリコン基板ＳＢの全厚Ｈ_TからフィラメントＳＦ１２の厚さＨ_SSCを差し引いた厚さとなる。

また、フィラメントＳＦ１２の両隣は、フィラメントＳＦ１２の厚さと同じ厚さを有するフィラメントＳＦ１１およびＳＦ１３として区分され、フィラメントＳＦ２２の両隣は、フィラメントＳＦ２２の厚さと同じ厚さを有するフィラメントＳＦ２１およびＳＦ２３として区分されている。

なお、フィラメントＳＦ１１およびＳＦ１３のそれぞれの幅は、シリコン基板ＳＢの全幅Ｗ_Tから、フィラメントＳＦ１２の幅Ｗ_SSCを差し引いて二等分した長さに相当し、フィラメントＳＦ２１およびＳＦ２３においても同様である。

このように、信号配線ＭＬに対してシリコン基板ＳＢを小数のフィラメントに分割してＰＥＥＣ法により信号配線ＭＬの寄生抵抗値やインダクタンスなどの寄生パラメータを求めることが本発明の特徴である。なお、図３に示した基板の分割モデルを６フィラメントモデルと呼称する。

次に、上述した基板分割のモデルを用いた回路シミュレーションの手順について、図３を参照しつつ、図４および図５に示すフローチャートを用いて説明する。

＜Ｈ_SSCの決定処理＞
まず、図４を用いてフィラメントＳＦ１２の厚さＨ_SSCを決定する処理について説明する。

ステップＳ１に示すように、シリコン基板ＳＢの中央の主面ＭＳから数μｍ離れた上方に幅４μｍ程度の最下層の信号配線ＭＬを設定する。

次に、ステップＳ２において、シリコン基板ＳＢを水平方向（幅方向）に１００分割、垂直（厚さ方向）に２０分割して、合計２０００フィラメント程度にシリコン基板ＳＢを等分割する。

そして、この分割に基づいてＰＥＥＣ法を実行し、信号周波数ごとの信号配線ＭＬの抵抗値を取得し、以下に続くステップで使用する参照値（リファレンス）とする。

２０００フィラメント程度にシリコン基板ＳＢを等分割することで、計算精度を高めることができ、リファレンスとしての信頼性を高めることができる。

なお、分割数はこれに限定されるものではなく、計算精度を低くして計算時間を短くするのであれば１０００フィラメント程度にシリコン基板ＳＢを等分割しても良いし、計算精度を高くするのであれば２０００フィラメントを越えるようにしても良い。

ここでの抵抗値は、リターン電流が流れる経路の抵抗値を含んだ値であり、寄生抵抗値とも呼ばれる値で、近接効果および表皮効果により信号周波数が高くなるにつれて高くなる傾向にある。

なお、図２に示した特性Ｃ１は実測で得られているが、ＰＥＥＣ法により得られる特性もこれに近い特性となる。

次に、ステップＳ３において、図３に示した６フィラメントモデルにおいて、フィラメントＳＦ１２の厚さＨ_SSCを基板厚さの半分に設定し、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。なお、フィラメントＳＦ１２の厚さＨ_SSCが決まれば、残りのフィラメントＳＦ１１、ＳＦ１３、ＳＦ２１〜ＳＦ２３の厚さも一義的に決まることになる。

続いて、ステップＳ３で得た、６フィラメントモデルでの信号周波数ごとの抵抗値について、ステップＳ２で得たリファレンスの信号周波数ごとの抵抗値との差を取って２乗平均（平均自乗誤差）を算出し、第１の平均として記憶する（ステップＳ４）。

次に、ステップＳ５において、フィラメントＳＦ１２の厚さＨ_SSCを半分に減じて（１／２倍とし）、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。

続いて、ステップＳ５で得た、６フィラメントモデルでの信号周波数ごとの抵抗値について、ステップＳ２で得たリファレンスの信号周波数ごとの抵抗値との差を取って、差の２乗平均を新たに取得する（ステップＳ６）。

次に、ステップＳ７において、ステップＳ６で新たに取得された差の２乗平均と、予め設定した目標値とを比較し、両者の大小関係を比較し、新たに取得された差の２乗平均が目標値以下であれば、当該差の２乗平均を与える厚さＨ_SSCを最適値として採用し、幅Ｗ_SSCの決定処理に移行する。一方、新たに取得された差の２乗平均が目標値よりも大きければステップＳ８に進む。

ここで、予め設定する目標値とは、設計値より決まる配線抵抗値（寄生抵抗値含む）やインダクタンス値（寄生インダクタンス値含む）の許容誤差から決められる値であり、新たに取得された差の２乗平均がこれらを越えるような場合には、再度、フィラメントＳＦ１２の厚さＨ_SSCを変更することになる。

ステップＳ８では、第１の平均と、ステップＳ６で新たに取得された差の２乗平均との比較を行い、新たに取得された差の２乗平均が減少している場合、すなわち新たに取得された差の２乗平均の方が小さい場合にはステップＳ９に進む。

一方、新たに取得された差の２乗平均が減少していない場合、すなわち新たに取得された差の２乗平均の方が大きいか同じ場合にはステップＳ１０に進む。

ステップＳ８での比較の結果、第１の平均に対して新たに取得された差の２乗平均の方が小さくなった場合、新たに取得された差の２乗平均を与える厚さＨ_SSCの方が、第１の平均を与える厚さＨ_SSCよりも適した値であると判断することができ、フィラメントＳＦ１２の厚さＨ_SSCをさらに減ずる方向に設定することで、より最適値に近づくことができると判断できる。

一方、第１の平均に対して新たに取得された差の２乗平均の方が大きい、あるいは同じになった場合、第１の平均を与える厚さＨ_SSCの方がより適した値である、あるいは同じであると判断することができ、フィラメントＳＦ１２の厚さＨ_SSCを増す方向に設定することで、より最適値に近づくことができると判断できる。

ステップＳ９に進んだ場合には、ステップＳ６で新たに取得された差の２乗平均を第１の平均として記憶するとともに、フィラメントＳＦ１２の厚さＨ_SSCをさらに半分に減じて（１／２倍とし）、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。

続いて、ステップＳ６に戻り、ステップＳ９で取得した信号周波数ごとの抵抗値について、ステップＳ２で得たリファレンスの信号周波数ごとの抵抗値との差を取って、差の２乗平均を新たに取得する。

また、ステップＳ１０に進んだ場合には、ステップＳ６で新たに取得された差の２乗平均を第１の平均として記憶するとともに、フィラメントＳＦ１２の厚さＨ_SSCを３／２倍して、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。

続いて、ステップＳ６に戻り、ステップＳ１０で取得した信号周波数ごとの抵抗値について、ステップＳ２で得たリファレンスの信号周波数ごとの抵抗値との差を取って、差の２乗平均を新たに取得する。

ステップＳ９に進んだ場合も、ステップＳ１０に進んだ場合も、ステップＳ７およびＳ８での処理については、先に説明した動作と基本的に同じであり、単に、扱うデータが異なるだけである。

ステップＳ６、Ｓ７、Ｓ８およびＳ９で構成されるループ処理を繰り返す、あるいはステップＳ６、Ｓ７、Ｓ８およびＳ１０で構成されるループ処理を繰り返す、あるいは両ループを交互に繰り返すことで、フィラメントＳＦ１２の厚さＨ_SSCを最適値に近づけることができ、最終的にはステップＳ７において差の２乗平均が目標値以下となって、厚さＨ_SSCの最適値を決定することができる。

なお、ステップＳ６、Ｓ７、Ｓ８およびＳ９で構成されるループ処理、およびステップＳ６、Ｓ７、Ｓ８およびＳ１０で構成されるループ処理の繰り返し回数は合計で１０回程度で最適値を決定することができる。

また、以上の説明では、ステップＳ３において、フィラメントＳＦ１２の厚さＨ_SSCを基板厚さの半分に設定するものとしたが、これに限定されるものではなく、基板厚さの１／３、１／４等に設定しても良い。

また、ステップＳ５およびＳ９において、フィラメントＳＦ１２の厚さＨ_SSCを１／２倍し、ステップＳ１０においては、フィラメントＳＦ１２の厚さＨ_SSCを３／２倍する例を示したがこれに限定されるものではなく、１／２倍の代わりに１／（予め定めた整数）倍すれば良く、３／２倍の代わりに、１／（予め定めた整数）よりも大きな値を係数として使用すれば良い。

＜Ｗ_SSCの決定処理＞
次に、図５を用いてフィラメントＳＦ１２の幅Ｗ_SSCを決定する処理について説明する。

最終的なフィラメントＳＦ１２の厚さＨ_SSCを決定した後は、図５に示すフローに従って、フィラメントＳＦ１２の幅Ｗ_SSCを決定する。

すなわち、ステップＳ１１に示すように、厚さＨ_SSCを最適値に固定し、フィラメントＳＦ１２の幅さＷ_SSCを基板幅の半分に設定し、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。なお、フィラメントＳＦ１２の幅Ｗ_SSCが決まれば、残りのフィラメントＳＦ１１、ＳＦ１３、ＳＦ２１〜ＳＦ２３の幅も一義的に決まることになる。

続いて、ステップＳ１１で得た、６フィラメントモデルでの信号周波数ごとの抵抗値について、ステップＳ２（図４）で得たリファレンスの信号周波数ごとの抵抗値との差を取って２乗平均（平均自乗誤差）を算出し、第２の平均として記憶する（ステップＳ１２）。

次に、ステップＳ１３において、厚さＨ_SSCを最適値に固定し、フィラメントＳＦ１２の幅Ｗ_SSCを半分に減じて（１／２倍とし）、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。

続いて、ステップＳ１３で得た、６フィラメントモデルでの信号周波数ごとの抵抗値について、ステップＳ２で得たリファレンスの信号周波数ごとの抵抗値との差を取って、差の２乗平均を新たに取得する（ステップＳ１４）。

次に、ステップＳ１５において、ステップＳ１４で新たに取得された差の２乗平均と、予め設定した目標値とを比較し、両者の大小関係を比較し、新たに取得された差の２乗平均が目標値以下であれば、当該差の２乗平均を与える幅Ｗ_SSCを最適値として採用し、一連の処理を終了する。一方、新たに取得された差の２乗平均が目標値よりも大きければステップＳ１６に進む。

ここで、予め設定する目標値とは、設計値より決まる配線抵抗値（寄生抵抗値含む）やインダクタンス値（寄生インダクタンス値含む）の許容誤差から決められる値であり、新たに取得された差の２乗平均がこれらを越えるような場合には、再度、フィラメントＳＦ１２の幅Ｗ_SSCを変更することになる。

ステップＳ１６では、第２の平均と、ステップＳ１４で新たに取得された差の２乗平均との比較を行い、新たに取得された差の２乗平均が減少している場合、すなわち新たに取得された差の２乗平均の方が小さい場合にはステップＳ１７に進む。

一方、新たに取得された差の２乗平均が減少していない場合、すなわち新たに取得された差の２乗平均の方が大きいか同じ場合にはステップＳ１８に進む。

ステップＳ１６での比較の結果、第２の平均に対して新たに取得された差の２乗平均の方が小さくなった場合、新たに取得された差の２乗平均を与える幅Ｗ_SSCの方が、第２の平均を与える幅Ｗ_SSCよりも適した値であると判断することができ、フィラメントＳＦ１２の幅Ｗ_SSCをさらに減ずる方向に設定することで、より最適値に近づくことができると判断できる。

一方、第２の平均に対して新たに取得された差の２乗平均の方が大きい、あるいは同じになった場合、第２の平均を与える幅Ｗ_SSCの方がより適した値である、あるいは同じであると判断することができ、フィラメントＳＦ１２の幅Ｗ_SSCを増す方向に設定することで、より最適値に近づくことができると判断できる。

ステップＳ１７に進んだ場合には、厚さＨ_SSCを最適値に固定し、ステップＳ１４で新たに取得された差の２乗平均を第２の平均として記憶するとともに、フィラメントＳＦ１２の幅Ｗ_SSCをさらに半分に減じて（１／２倍とし）、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。

続いて、ステップＳ１４に戻り、ステップＳ１７で取得した信号周波数ごとの抵抗値について、ステップＳ２で得たリファレンスの信号周波数ごとの抵抗値との差を取って、差の２乗平均を新たに取得する。

また、ステップＳ１８に進んだ場合には、厚さＨ_SSCを最適値に固定し、ステップＳ１４で新たに取得された差の２乗平均を第２の平均として記憶するとともに、フィラメントＳＦ１２の幅Ｗ_SSCを３／２倍して、ＰＥＥＣ法を実行して信号配線ＭＬの信号周波数ごとの抵抗値を取得する。

続いて、ステップＳ１４に戻り、ステップＳ１６で取得した信号周波数ごとの抵抗値について、ステップＳ２で得たリファレンスの信号周波数ごとの抵抗値との差を取って、差の２乗平均を新たに取得する。

ステップＳ１７に進んだ場合も、ステップＳ１８に進んだ場合も、ステップＳ１５およびＳ１６での処理については、先に説明した動作と基本的に同じであり、単に、扱うデータが異なるだけである。

ステップＳ１４、Ｓ１５、Ｓ１６およびＳ１７で構成されるループ処理を繰り返す、あるいはステップＳ１４、Ｓ１５、Ｓ１６およびＳ１８で構成されるループ処理を繰り返す、あるいは両ループを交互に繰り返すことで、フィラメントＳＦ１２の幅Ｗ_SSCを最適値に近づけることができ、最終的にはステップＳ１５において差の２乗平均が目標値以下となって、幅Ｗ_SSCの最適値を決定することができる。

なお、ステップＳ１４、Ｓ１５、Ｓ１６およびＳ１７で構成されるループ処理、およびステップＳ１４、Ｓ１５、Ｓ１６およびＳ１８で構成されるループ処理の繰り返し回数は合計で１０回程度で最適値を決定することができる。

また、以上の説明では、ステップＳ１１において、フィラメントＳＦ１２の幅Ｗ_SSCを基板幅の半分に設定するものとしたが、これに限定されるものではなく、基板幅の１／３、１／４等に設定しても良い。

また、ステップＳ１３およびＳ１７において、フィラメントＳＦ１２の厚さＨ_SSCを１／２倍し、ステップＳ１８においては、フィラメントＳＦ１２の厚さＨ_SSCを３／２倍する例を示したがこれに限定されるものではなく、１／２倍の代わりに１／（予め定めた整数）倍すれば良く、３／２倍の代わりに、１／（予め定めた整数）よりも大きな値を係数として使用すれば良い。

幅Ｗ_SSCの最適値を決定した後は、フィラメントＳＦ１２厚さＨ_SSCおよび幅Ｗ_SSCを、それぞれの最適値に固定し、シリコン基板ＳＢを６フィラメントに分割した状態で、配線の全長に渡ってＰＥＥＣ法を繰り返し実行することで、近接効果を考慮した配線ＭＬの寄生パラメータを得ることができる。

＜Ｈ_SSC、Ｗ_SSCの一例＞
図４および図５を用いて説明したフローを経て決定したフィラメントＳＦ１２の厚さＨ_SSCおよび幅Ｗ_SSCの一例について、図６を用いて説明する。

図６は、フィラメントＳＦ１２の厚さＨ_SSCおよび幅Ｗ_SSCと、平均自乗誤差との関係を示す図であり、Ｘ軸に厚さＨ_SSC（μｍ）を示し、Ｙ軸に幅Ｗ_SSC（μｍ）を示し、Ｚ軸に平均自乗誤差（％）を示している。

図６においてＡ点で示される位置が、Ｈ_SSCおよびＷ_SSCの最適値を示す位置であり、図６より、Ｈ_SSCおよびＷ_SSCが共に１０μｍである場合がフィラメントＳＦ１２の最適値ということが判る。

＜シミュレーション時間について＞
図３に示したように、本発明の実施の形態においては、シリコン基板ＳＢを６フィラメントに分割し、信号配線ＭＬに対面するフィラメントＳＦ１２の厚さＨ_SSCおよび幅Ｗ_SSCの最適値を求めるように、ＰＥＥＣ法によるシミュレーションを繰り返している。

ここで、フィラメント数とＰＥＥＣ法によるシミュレーションに費やす計算時間との関係を図７に示す。

図７においては横軸にフィラメント数を示し、縦軸にＣＰＵ（Central Processing Unit）での計算時間（SEC）を示している。

図７に示されるように、フィラメント数が１００を越えると計算時間が飛躍的に増加し、フィラメント数が１０００の場合では１０００秒、フィラメント数が２０００の場合では１００００秒に達することが判る。一方、フィラメント数が１０以下の場合は計算時間は１秒に満たないことが判る。

従って、シリコン基板ＳＢを６フィラメントに分割した場合には、ＰＥＥＣ法によるシミュレーションを繰り返しても、計算に費やす時間は少なくて済むという利点がある。

なお、一旦、Ｈ_SSCおよびＷ_SSCの最適値が決定すると、フィラメントＳＦ１２の厚さＨ_SSCおよび幅Ｗ_SSCを最適値に固定した状態で、ＰＥＥＣ法を実行すれば良い。

すなわち、１の配線幅については、図４において説明したステップＳ２における基板を２０００フィラメントに分割してＰＥＥＣ法を実行する作業は１回で済み、Ｈ_SSCおよびＷ_SSCの最適値を決定した後は、基板を６フィラメントに分割した状態で、配線の全長に渡ってＰＥＥＣ法を繰り返し実行すれば良いので、基板を数千のフィラメントに分割してＰＥＥＣ法を繰り返し実行する従来の方法に比べて、ＰＥＥＣ法の実行時間を大幅に削減することができる。

また、一旦、Ｈ_SSCおよびＷ_SSCの最適値が決定すると、配線の基板からの高さが変わってもＨ_SSCおよびＷ_SSCを再計算する必要はなく、Ｈ_SSCおよびＷ_SSCの最適値に固定した状態で配線の全長に渡ってＰＥＥＣ法を実行すれば良い。

例えば、第２層配線に対して、上述したＨ_SSCおよびＷ_SSCの最適値を決定し、当該Ｈ_SSCおよびＷ_SSCを用いてＰＥＥＣ法により第４層配線の抵抗値やインダクタンス値を求めた場合、両者の差は１０％以内となることが判っている。

＜効果＞
以上説明した実施の形態に係る回路シミュレーション方法においては、シリコン基板を６フィラメントに分割し、配線と対面するフィラメントの厚さおよび幅を最適化し、当該最適化された厚さおよび幅に基づいて、配線の全長に渡ってＰＥＥＣ法を実行するので、配線と基板との間の近接効果の影響を考慮して配線の寄生抵抗や寄生インダクタンスを求める回路シミュレーションに費やす時間を大幅に短縮することができる。

なお、シリコン基板を６フィラメントに分割することで、フィラメントＳＦ１１〜１３の下部にもそれぞれフィラメントＳＦ２１〜ＳＦ２３を配置することができ、ＰＥＥＣ法を実行する際の計算精度を高めることができる。

＜変形例１＞
以上説明した実施の形態においては、図３を用いて説明したように、シリコン基板ＳＢを６つのフィラメントに分割する基板モデルを用いてＰＥＥＣ法を実行する例を示したが、分割数は６つに限定されるものではなく、例えば図８に示すように４つに分割した４フィラメントモデルを使用しても良い。

すなわち、図８においては、シリコン基板ＳＢは、信号配線ＭＬに対面する部分がフィラメントＳＦ１２として区分され、フィラメントＳＦ１２の両隣は、フィラメントＳＦ１２の厚さと同じ厚さを有するフィラメントＳＦ１１およびＳＦ１３として区分され、フィラメントＳＦ１１〜ＳＦ１３の下部全域はフィラメントＳＦ２として区分されている。

フィラメントＳＦ１２の厚さをＨ_SSC、フィラメントＳＦ１２の幅（信号配線ＭＬの幅方向と平行な方向の長さ）をＷ_SSCとすると、フィラメントＳＦ１１およびＳＦ１３のそれぞれの幅は、シリコン基板ＳＢの全幅Ｗ_Tから、フィラメントＳＦ１２の幅Ｗ_SSCを差し引いて二等分した長さに相当し、フィラメントＳＦ２においても同様である。

また、フィラメントＳＦ２の厚さは、シリコン基板ＳＢの全厚Ｈ_TからフィラメントＳＦ１２の厚さＨ_SSCを差し引いた厚さとなる。

このような構成の基板モデルにおいて、図４および図５を用いて説明した処理を経て、Ｈ_SSCおよびＷ_SSCの最適値を決定することで、配線と基板との間の近接効果の影響を考慮して配線の寄生抵抗や寄生インダクタンスを求める回路シミュレーションに費やす時間を大幅に短縮することができる。

なお、４フィラメントモデルを使用することで、６フィラメントモデルを使用する場合に比べて、計算時間を若干の短縮することができる。

＜変形例２＞
以上説明した実施の形態においては、図４のステップＳ２においてシリコン基板ＳＢを水平方向に１００分割、垂直方向に２０分割して、合計２０００フィラメント程度に等分割してＰＥＥＣ法を実行し、信号周波数ごとの信号配線ＭＬの抵抗値を取得し、それをリファレンスとして使用する例を示したが、これの代わりにＤＵＴ（device under test：被試験装置）を作成して寄生抵抗値の測定を行い、得られた実測値をリファレンスとして使用しても良い。この場合、図２に示した特性Ｃ１のような実測値が得られることになる。

実測値をリファレンスとして使用することで、より厳密にＨ_SSCおよびＷ_SSCの最適値を決定することができ、回路シミュレーションの精度を高めることができる。

＜変形例３＞
以上説明した実施の形態においては、図４のステップＳ２においてシリコン基板ＳＢを水平方向に１００分割、垂直方向に２０分割して、合計２０００フィラメント程度に等分割してＰＥＥＣ法を実行し、信号周波数ごとの信号配線ＭＬの抵抗値を取得し、それをリファレンスとして使用する例を示したが、ＰＥＥＣ法の代わりにＦＥＭ(Finite Element Method: 有限要素法)を用いて信号周波数ごとの信号配線ＭＬの抵抗値を取得し、それをリファレンスとして使用しても良い。

この場合、計算リソースは多く必要となるが、より精度の高いリファレンスを得ることができ、回路シミュレーションの精度を高めることができる。

なお、ＦＥＭを用いる場合、４０００メッシュ程度に区切ると、計算時間は１０秒から２０秒となり、それはＰＥＥＣ法においてる数百フィラメントに分割する場合に対応する。

＜変形例４＞
以上説明した実施の形態においては、フィラメントＳＦ１２の厚さＨ_SSCの最適値を求めた後、幅Ｗ_SSCの最適値を求める例を説明したが、順序は逆でも良く、幅Ｗ_SSCの最適値を求めた後、厚さＨ_SSCの最適値を求めるようにしても良い。

近接効果を模擬するためのＤＵＴの構成を示す図である。 ＤＵＴにおいて信号周波数を変化させた場合の抵抗値の変化特性の実測結果を示す図である。 本発明に係る実施の形態における基板分割のモデルを示す図である。 配線に対面するフィラメントの厚さを決定する処理を説明するフローチャートである。 配線に対面するフィラメントの幅を決定する処理を説明するフローチャートである。 配線に対面するフィラメントの厚さ、および幅と、平均自乗誤差との関係を示す図である。 ＰＥＥＣ法におけるフィラメント数と、計算時間との関係を示す図である。 本発明に係る実施の形態の変形例における基板分割のモデルを示す図である。

符号の説明

ＭＬ 信号配線、ＳＢ シリコン基板、ＳＦ１１〜ＳＦ１３，ＳＦ２１〜ＳＦ２３ フィラメント。

Claims (7)

1. 半導体基板上に配設された配線の寄生パラメータを求める回路シミュレーション方法であって、
   (ａ)前記半導体基板の中央の主面上方に前記配線を設定するステップと、
   (ｂ)前記寄生パラメータについて、参照値となるリファレンスの寄生パラメータを取得するステップと、
   (ｃ)前記半導体基板の断面において、前記配線に対面する部分が、前記半導体基板の厚さ方向および幅方向に、それぞれ所定の寸法を有する第１のフィラメントとして区分され、前記第１のフィラメントの両隣が、前記第１のフィラメントと同じ厚さを有する第２および第３のフィラメントとして区分され、第１ないし第３のフィラメントの下部が１または複数の下部フィラメントとして区分されるように、前記半導体基板を複数のフィラメントに分割するステップと、
   (ｄ)前記第１のフィラメントの厚さおよび幅の一方を第１のパラメータ、他方を第２のパラメータとし、前記第１のパラメータの増減を繰り返し、繰り返す毎に前記第１のパラメータにおける前記寄生パラメータと前記リファレンスの寄生パラメータを比較することで、前記第１のパラメータの最適値を決定するステップと、
   (ｅ)前記第１のパラメータを前記最適値に固定し、前記第２のパラメータの増減を繰り返し、繰り返す毎に前記第２のパラメータにおける前記寄生パラメータと前記リファレンスの寄生パラメータを比較することで、前記第２のパラメータの最適値を決定するステップと、
   (ｆ)前記第１および第２のパラメータのそれぞれの最適値に基づいて、前記配線の全長に渡って前記部分等価回路法を実行するステップと、を備える回路シミュレーション方法。
2. 前記ステップ(ｄ)は、
   (ｄ−１)前記第１のパラメータを、１／（予め定めた整数）倍し、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、
   (ｄ−２)前記ステップ(ｄ−１)で得た前記配線の周波数ごとの前記寄生パラメータと、前記リファレンスの寄生パラメータとの差の２乗平均を第１の平均として記憶するステップと、
   (ｄ−３)前記ステップ(ｄ−２)の後、前記第１のフィラメントの前記第１のパラメータを、前記１／（予め定めた整数）倍した後、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、
   (ｄ−４)前記ステップ(ｄ−３)で得た前記配線の周波数ごとの前記寄生パラメータと、前記リファレンスの寄生パラメータとの差の２乗平均を新たに取得するステップと、
   (ｄ−５)前記ステップ(ｄ−４)で取得した前記新たな２乗平均と、予め設定した目標値とを比較し、前記新たな２乗平均が前記目標値以下であれば、前記新たな２乗平均を与える前記第１のフィラメントの前記第１のパラメータを最適値として採用して、前記第２のパラメータの最適値を決定するステップに進み、一方、前記新たな２乗平均が前記目標値よりも大きければ次のステップ(ｄ−６)に進むステップと、
   (ｄ−６)前記第１の平均と、前記新たな２乗平均との比較を行い、前記新たな２乗平均が減少している場合にはステップ(ｄ−７)に進み、一方、前記新たな２乗平均が減少していない場合にはステップ(ｄ−８)に進むステップと、
   (ｄ−７)前記新たな２乗平均を、前記第１の平均として記憶するとともに、前記第１のフィラメントの前記第１のパラメータを、前記１／（予め定めた整数）倍した後、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、
   (ｄ−８)前記新たな２乗平均を、前記第１の平均として記憶するとともに、前記第１のフィラメントの前記第１のパラメータを、前記１／（予め定めた整数）よりも大きな値を係数として変更した後、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、を備え、
   前記ステップ(ｄ−７)および(ｄ−８)で得た前記配線の周波数ごとの前記寄生パラメータは、前記ステップ(ｄ−４)において、前記リファレンスの寄生パラメータとの差の前記２乗平均の取得に使用され、前記ステップ(ｄ−４)〜(ｄ−８)を繰り返すことで、前記第１のパラメータを最適化し、
   前記ステップ(ｅ)は、
   (ｅ−１)前記第１のフィラメントの前記第１のパラメータを前記最適値に固定し、前記第２のパラメータを、前記１／（予め定めた整数）倍し、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、
   (ｅ−２)前記ステップ(ｅ−１)で得た前記配線の周波数ごとの前記寄生パラメータと、前記リファレンスの寄生パラメータとの差の２乗平均を第２の平均として記憶するステップと、
   (ｅ−３)前記ステップ(ｅ−２)の後、前記第１のフィラメントの前記第２のパラメータを、前記１／（予め定めた整数）倍した後、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、
   (ｅ−４)前記ステップ(ｅ−３)で得た前記配線の周波数ごとの前記寄生パラメータと、前記リファレンスの寄生パラメータとの差の２乗平均を新たに取得するステップと、
   (ｅ−５)前記ステップ(ｅ−４)で取得した前記新たな２乗平均と、予め設定した目標値とを比較し、前記新たな２乗平均が前記目標値以下であれば、前記新たな２乗平均を与える前記第１のフィラメントの前記第２のパラメータを最適値として採用し、一方、前記新たな２乗平均が前記目標値よりも大きければ次のステップ(ｅ−６)に進むステップと、
   (ｅ−６)前記第２の平均と、前記新たな２乗平均との比較を行い、前記新たな２乗平均が減少している場合にはステップ(ｌ−７)に進み、一方、前記新たな２乗平均が減少していない場合にはステップ(ｌ−８)に進むステップと、
   (ｅ−７)前記新たな２乗平均を、前記第２の平均として記憶するとともに、前記第１のフィラメントの前記第２のパラメータを、前記１／（予め定めた整数）倍した後、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、
   (ｅ−８)前記新たな２乗平均を、前記第２の平均として記憶するとともに、前記第１のフィラメントの前記第２のパラメータを、前記１／（予め定めた整数）よりも大きな値を係数として変更した後、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得するステップと、を備え、
   前記ステップ(ｅ−７)および(ｅ−８)で得た前記配線の周波数ごとの前記寄生パラメータは、前記ステップ(ｅ−４)において、前記リファレンスの寄生パラメータとの差の前記２乗平均の取得に使用され、前記ステップ(ｅ−４)〜(ｅ−８)を繰り返すことで、前記第２のパラメータを最適化する、回路シミュレーション方法。
3. 前記ステップ(ｂ)は、
   前記半導体基板を、断面において、等間隔に１０００〜２０００のフィラメントに等分割し、前記部分等価回路法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得して、前記リファレンスの寄生パラメータとするステップを含む、請求項１記載の回路シミュレーション方法。
4. 前記ステップ(ｂ)は、
   有限要素法を実行して、前記配線の周波数ごとの前記寄生パラメータを取得して、前記リファレンスの寄生パラメータとするステップを含む、請求項１記載の回路シミュレーション方法。
5. 前記ステップ(ｂ)は、
   前記半導体基板および前記配線を模擬した被試験装置から得られた前記配線の周波数ごとの前記寄生パラメータを、前記リファレンスの寄生パラメータとして取得するステップを含む、請求項１記載の回路シミュレーション方法。
6. 前記ステップ(ｃ)は、
   前記下部フィラメントとして、前記第１のフィラメントの下部を、前記第１のフィラメントと同じ幅を有する第４のフィラメントとして区分し、前記第２および第３のフィラメントの下を、それぞれ前記第４のフィラメントと同じ厚さを有する第５および第６のフィラメントとして分割するステップを含む、請求項１記載の回路シミュレーション方法。
7. 前記ステップ(ｃ)は、
   前記下部フィラメントとして、前記第１〜第３のフィラメントの下部全域に渡る第４のフィラメントとして分割するステップを含む、請求項１記載の回路シミュレーション方法。

Images