JP5333420B2 - 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム - Google Patents

半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム Download PDF

Info

Publication number
JP5333420B2
JP5333420B2 JP2010261898A JP2010261898A JP5333420B2 JP 5333420 B2 JP5333420 B2 JP 5333420B2 JP 2010261898 A JP2010261898 A JP 2010261898A JP 2010261898 A JP2010261898 A JP 2010261898A JP 5333420 B2 JP5333420 B2 JP 5333420B2
Authority
JP
Japan
Prior art keywords
value
wiring
current
average
square root
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010261898A
Other languages
English (en)
Other versions
JP2012113510A (ja
Inventor
重人 乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010261898A priority Critical patent/JP5333420B2/ja
Priority to US13/223,827 priority patent/US20120136599A1/en
Publication of JP2012113510A publication Critical patent/JP2012113510A/ja
Application granted granted Critical
Publication of JP5333420B2 publication Critical patent/JP5333420B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラムに関し、特に配線のエレクトロマイグレーション耐性を検証する配線検証方法、配線検証装置、及び配線検証プログラムに関する。
近年のLSIの高速化により、LSI内部の配線のエレクトロマイグレーション(以下、EMともいう)現象が問題となってきている。LSI内部の配線におけるエレクトロマイグレーション現象とは、配線を流れる電子流が配線を構成する金属原子を徐々に「押し流し」、配線内部にボイドと呼ばれる金属原子の欠損を生じさせる現象である。エレクトロマイグレーション現象による配線の平均寿命は、Blackの経験式により表現され、それは金属原子の種類(配線材料)、電流密度、温度に大きく依存している。LSIにおける配線材料としては当初Al(アルミニウム)が大多数であったが、150nmから90nm世代へプロセステクノロジーが進化するにつれてエレクトロマイグレーションによる劣化現象が大きな問題となった。この問題に対し配線材料をAlからCu(銅)へ置き換えることによりエレクトロマイグレーションによる配線の劣化問題は大きく改善した。
また、プロセステクノロジーの進化による配線の微細化と共に、MOSトランジスタのON電流が増大し続けており、配線における電流密度の上昇が著しい。すなわちMOSトランジスタのON電流の上昇と配線の断面積削減(世代毎に面積が約半分に削減)という相乗効果により、世代ごとに配線の単位面積当たりの電流密度が数倍に上昇しており、これがエレクトロマイグレーション問題を悪化させている。抜本的な解決としてはAlからCuへの置き換えといった配線材料の見直しであるが、現状ではCu以上に性能・コストに優れた材料が発見されておらず、少なくとも今後数世代はCuでのLSI設計を行う必要がある。以上の状況により、前世代のプロセスと比較して相対的に配線のエレクトロマイグレーション耐性(マージン)は減少しており、フィールドでのエレクトロマイグレーション問題の発生の可能性を否定することができない。
以上のようなエレクトロマイグレーションによる劣化現象に対して、LSIの製品設計時点における金属配線のEM耐性を評価する目的で各種の検査手法が提案されている。基本的な考え方としては、非特許文献1に開示されているように2つのルールを用いてEM耐性の検証を実施する。
第1に、配線の平均寿命をBlackの経験式に基づいて評価する。通常は配線の寿命が先に定義され(例えば10年など)、当該配線がその寿命を保証できるかどうかを、配線に流れる平均電流値(以下、Iavgと略す)を測定することで評価する。Blackの経験式で用いられる配線寿命評価用のパラメータは、配線に流れる電流密度、活性化エネルギー、および温度である。通常、温度はそのLSIの使用上限温度が用いられる。
第2に、配線の自己発熱(Self-heating)を評価する。電流が導体を流れるとき熱エネルギーが発生する。このエネルギーはジュール熱と呼ばれ、配線の温度が上がることによってエレクトロマイグレーションを誘発することがある。自己発熱は配線に流れる電流の平均自乗平方根値(以下、Irmsと略す)を用いて定義される。非特許文献1のp.241に開示されているように、通常は一定の値が用いられる。
配線には抵抗が存在するため、Irmsが如何に小さくても一定の自己発熱は発生する。つまり、Irmsによる自己発熱の評価とは、電流による配線の温度上昇(ΔT)が一定値以下であることを保証することである。Blackの経験式では温度上昇に対して配線寿命が指数関数的に減少する。このため、配線の自己発熱があまりに大きく、周辺温度(つまり、Blackの経験式に入力する温度)からのズレが大きいと配線寿命を正しく評価することができない。
また、特許文献1には配線の自己発熱を考慮した配線のレイアウト及び検証プログラムに関する技術が開示されている。図3は、特許文献1に開示されている集積回路の配線のレイアウト方法を説明するためのフローチャートである。まず、ステップS110において、各回路ブロックに電源電圧を供給するための電源配線をレイアウトする。電源配線は、一般に網の目状にレイアウトされるため、レイアウトされた電源配線を電源グリッド(grid)とも呼ぶ。次に、ステップS111において、実現する論理などを反映するための信号配線をレイアウトする。続いて、ジュール発熱を抑制するための処理を行う。
ステップS112において、全ての電源配線及び全ての信号配線で消費される電力と、面積とにより、電力密度Dpを算出する。そして、ステップS113において、ステップS112で算出された電力密度Dpから、予想される温度上昇ΔTが、許容される数値ΔTlimitを超えるか否かを判定する。許容値ΔTlimitを超えていた場合には、ステップS114において、ステップS110及びステップS111で行ったレイアウトを修正して、電力密度Dpを低減させる。ステップS114、ステップS112、ステップS113を繰り返して、集積回路の温度上昇ΔTが許容値ΔTlimitの範囲に納まったところで、ジュール発熱を抑制するための配線のレイアウトを完了する。
このように、特許文献1に開示されている技術では、配線の自己発熱の規定値を満たすように検証−レイアウトを実施している。この時、自己発熱の規定値を一定と定義している。
また、特許文献2には、配線寿命、温度、および電流密度を精密に測定し、配線寿命を高精度に予測する技術が開示されている。特許文献2に開示されている技術では、半導体装置の配線に任意の電流を供給して加速試験を行い、このときの測定により配線寿命、配線の電流密度および配線温度を取得する。そして、これらの値をもとに非線形最小二乗法の数値計算によって配線寿命依存パラメータである加速係数、電流密度依存係数および活性化エネルギーを求める。そして、この配線寿命依存パラメータを半導体装置の配線のエレクトロマイグレーション耐性評価式に適用している。
特開2010−114377号公報 特開平6−295950号公報
"CMOS VLSI Design (Third Edition)"、Neil H.E. Weste著、ISBN 0-321-26977-2、pp.240-241
しかしながら、特許文献1および特許文献2に開示されているエレクトロマイグレーション検証手法にはいくつかの問題がある。
特許文献1に開示されている技術では、配線の自己発熱の規定値を満たすように検証−レイアウトを実施している。この時、自己発熱の規定値を一定と定義している。しかし、近年の高性能マイクロプロセッサでは、LSIの微細化と高周波数化が同時に進行しており、これは配線断面積の縮小と電流密度の増大が同時に進行していることを示している。そのため、自己発熱の規定値を一定とすると、設計上の制約が増大するという問題がある。
また、特許文献2に開示されているエレクトロマイグレーション検証手法では、個々の配線に対して、電流を一定とした条件下で温度を変化させて検証し、さらに、温度を一定とした条件下で電流を変化させて検証している。このため、近年の大規模化したLSIに特許文献2に開示されている検証手法を用いると検証に時間がかかるという問題がある。
上記課題に鑑み本発明の目的は、高速に、且つ設計上の制約を増大させることなく配線のエレクトロマイグレーション耐性を検証することが可能な配線検証方法、配線検証装置、及び配線検証プログラムを提供することである。
本発明にかかる配線検証方法は、配線検証プログラムを用いてコンピュータに配線を検証させる配線検証方法であって、前記コンピュータが、検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出し、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証し、前記算出された平均自乗平方根電流値が前記予め定められた平均自乗平方根電流規定値を超えている場合、前記平均自乗平方根電流規定値を緩和し、前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限し、前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証し、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、配線検証方法である。
本発明にかかる配線検証装置は、検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出する計算手段と、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証する検証手段と、前記算出された平均自乗平方根電流値が前記予め定められた平均自乗平方根電流規定値を超えている場合、前記平均自乗平方根電流規定値を緩和する緩和手段と、前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限する制限手段と、前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証する配線寿命検証手段と、を備え、前記検証手段は、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、配線検証装置である。
本発明にかかる配線検証プログラムは、検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出し、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証し、前記算出された平均自乗平方根電流値が前記予め定められた平均自乗平方根電流規定値を超えている場合、前記平均自乗平方根電流規定値を緩和し、前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限し、前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証し、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、処理をコンピュータに実行させるための配線検証プログラムである。
本発明により、高速に、且つ設計上の制約を増大させることなく配線のエレクトロマイグレーション耐性を検証することが可能な配線検証方法、配線検証装置、及び配線検証プログラムを提供することができる。
実施の形態にかかる配線検証方法を説明するためのフローチャートである。 実施の形態にかかる配線検証装置を示すブロック図である。 特許文献1に開示されている集積回路の配線のレイアウト方法を説明するためのフローチャートである。
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本実施の形態にかかる半導体集積回路の配線におけるエレクトロマイグレーション耐性を検証する配線検証方法を説明するためのフローチャートである。本実施の形態にかかる配線検証方法では、ネットリスト(回路記述)1、配線容量/抵抗情報2、セル毎に規定された平均電流値(Iavg)および平均自乗平方根電流値(Irms)の規定値3(以下、Iavg/Irms規定値とも記載する)、並びに配線寿命規定値4を入力としている。ここで、ネットリスト1、配線容量/抵抗情報2、Iavg/Irms規定値3、および配線寿命規定値4は、本実施の形態にかかる配線検証方法を実施する前に予め定められており、例えばコンピュータのメモリ等に格納されている。
ネットリスト1は、論理回路を構成する各セル間の接続関係を記述した回路記述である。配線容量/抵抗情報2は、各配線の容量値および抵抗値に関する情報である。Iavg/Irms規定値3は、検証対象である半導体集積回路の配線において許容されるIavg値およびIrms値である。配線寿命規定値4は、検証対象である半導体集積回路において保証される配線の寿命である。
本実施の形態にかかる配線検証方法では、まず、検証対象回路のネットリスト1と配線容量/抵抗情報2とを用いて、各配線のIavg値およびIrms値を算出する(ステップS1)。
次に、ステップS1で算出された配線のIavg値およびIrms値のそれぞれが、予め定められたIavg/Irms規定値3を超えているか検証する。具体的には、セル毎に予め定められたIavg/Irms規定値3を読み込み、当該Iavg/Irms規定値3とステップS1で算出された配線のIavg値およびIrms値とをそれぞれ比較する(ステップS2)。そして、ステップS1で算出された配線のIavg値およびIrms値が、予め定められたIavg/Irms規定値3を超えていない場合、つまりステップS1で算出された配線のIavg値およびIrms値が許容範囲内である場合(ステップS3のNo)、エレクトロマイグレーション耐性を満たすとして配線の検証を終了する。
一方、ステップS1で算出されたIrms値が予め定められたIrms規定値を超えている場合(ステップS3のYes)、Irms規定値を緩和する(つまり、Irms規定値を大きくする。ステップS4)。
Irms値は配線の自己発熱を示すパラメータであり、この値の緩和は配線の自己発熱、つまり温度上昇を許容することを意味する。ここで、「T. Chiang et al., "A New Analytical Thermal Model for ULSI Interconnects Incorporating Via Effect", IEEE International Interconnect Technology Conference, pp. 92 - 94, 2001.」によると、配線の自己発熱による温度上昇は以下の式で表される。
Figure 0005333420
すなわち、配線の温度上昇はIrms値の自乗に比例する。よって、緩和前のIrms規定値をIrms0、緩和後のIrms規定値をIrms_mitiとし、Irms規定値を1.4倍緩和、つまり1.4倍大きくしたとすると(Irms_miti=Irms0×1.4)、Irms規定値で定義される配線の自己発熱ΔT0に対して、緩和後の自己発熱値ΔTmitiは以下の式で表される。
Irms_miti=Irms0×1.4 ・・・(2)
ΔT0=A×Irms02 ・・・(3)
ΔTmiti=A×Irms_miti2 ・・・(4)
ここで、式(4)と式(2)より、
ΔTmiti=A×(Irms0×1.4)2
≒A×Irms02×2 ・・・(5)
よって、式(5)と式(3)より、
ΔTmiti=ΔT0×2
すなわち、Irms規定値を1.4倍緩和したとすると配線の自己発熱が約2倍になる。上記例ではIrms規定値を1.4倍緩和する場合を例として示したが、Irms規定値を緩和する量は任意に決定することができる。
Irms規定値を緩和した後、Iavg既定値を制限する(つまり、Iavg既定値を小さくする。ステップS5)。Iavg既定値の制限は、ステップS4においてIrms規定値を緩和した際に得られた自己発熱値(式(1)を用いて算出される)を使用して実施される。ここで、Blackの経験式は以下のように表される。なお、Lは配線寿命、Bは配線固有の定数、Sは配線の断面積、nは電流密度依存性を示す定数、Eaは活性化エネルギー、kはボルツマン定数、Tは配線部の絶対温度である。
Figure 0005333420
Irms既定値を緩和することで、温度Tが自己発熱ΔT(=ΔTmiti−ΔT0)分だけ上昇するので、Irms既定値の緩和後の配線寿命は短くなる。ここで、緩和前後の配線寿命の変化率は下記の式で表すことができる。下記の式は、式(6)を用いて得られた緩和後の配線寿命を、式(6)を用いて得られた緩和前の配線寿命で除算することで得ることができる。なお、Cは係数である。
Figure 0005333420
Iavg既定値を制限するステップS5では、ステップS4でIrms既定値を緩和することで短くなった配線寿命を改善するために、Iavg規定値を制限している。つまり、式(6)におけるIavgを小さくすることで配線寿命を長くすることができるので、Iavg規定値を初期の値よりも小さくしている。
Iavg既定値の制限の一例について説明する。L0を緩和前の配線寿命、Iavg0を緩和前のIavg既定値とすると、緩和前の配線寿命L0は式(6)より下記のように表すことができる。
Figure 0005333420
同様に、L1を緩和後の配線寿命、Iavg1を緩和後のIavg既定値、ΔTを自己発熱値とすると、緩和後の配線寿命L1は式(6)より下記のように表すことができる。
Figure 0005333420
ここで、Irms規定値の緩和前後で配線寿命が変化しないとすると、L0=L1となるので、式(8)、式(9)を用いて下記の式を導くことができる。
Figure 0005333420
よって、式(10)より下記の式を導くことができる。
Figure 0005333420
したがって、式(11)を満たすようなIavg1を設定することで、Iavg既定値を制限することができる。この時、Iavg1はIavg0よりも小さな値となる。なお、上記で説明したIavg既定値の制限方法は一例であり、これ以外の方法を用いてIavg既定値を制限してもよい。
次に、ステップS4で緩和されたIrms既定値(再設定されたIrms既定値)とステップS5で制限されたIavg規定値(再設定されたIavg規定値)とから算出された配線寿命が、予め定められた配線寿命の規定値4を満たすか否かを検証する(ステップS6)。つまり、Irms既定値の緩和により自己発熱が発生した場合であっても配線寿命を満たしているか検証する。例えば、配線寿命は、緩和されたIrms既定値に基づき算出された自己発熱値をBlackの経験式(6)に代入することで算出することができ、具体的には式(9)のように表すことができる。
算出された配線寿命が、予め定められた配線寿命の規定値4を満たさない場合(ステップS7のNo)、その時点で検証作業を終了し、エラー情報を出力して終了する(ステップS8)。
一方、算出された配線寿命が、予め定められた配線寿命の規定値4を満たす場合(ステップS7のYes)、ステップS1で算出された配線のIavg値およびIrms値のそれぞれが、再設定されたIrms既定値および再設定されたIavg規定値を超えているか検証する。
そして、ステップS1で算出された配線のIavg値およびIrms値のそれぞれが、再設定されたIrms既定値および再設定されたIavg規定値を超えていない場合、つまりステップS1で算出された配線のIavg値およびIrms値が許容範囲内である場合(ステップS10のNo)、エレクトロマイグレーション耐性を満たすとして配線の検証を終了する。
一方、ステップS1で算出された配線のIavg値およびIrms値のそれぞれが、再設定されたIrms既定値および再設定されたIavg規定値を超えている場合、つまりステップS1で算出された配線のIavg値およびIrms値が許容範囲外である場合(ステップS10のYes)、再度、Irms規定値の緩和(ステップS4)、Iavg規定値の制限(ステップS5)、配線寿命のチェック(ステップS6、S7)、ステップS1で算出された配線のIavg値およびIrms値のチェック(ステップS9、S10)を繰り返す。
このように、本実施の形態にかかる配線検証方法では、Blackの経験式(6)を用いてIrms規定値とIavg規定値を再設定し、ステップS1で算出された配線のIavg値およびIrms値のそれぞれが、再設定されたIrms既定値および再設定されたIavg規定値を超えているか検証している。この時、ステップS4において配線の自己発熱を許容してIrms規定値を緩和する代わりに、ステップS5においてIavg規定値に制限を加えることで、配線の自己発熱を許容しつつ、配線寿命が悪化することを抑制している。
よって、本実施の形態にかかる配線検証方法では、自己発熱の規定値を変化させることができるので、設計上の制約が増大することを抑制することができる。また、Irms規定値とIavg規定値を再設定する際に、比較的単純な式である式(1)やBlackの経験式(6)を用いているので、配線の検証を高速に実施することができる。したがって、本実施の形態にかかる配線検証方法により、高速に、且つ設計上の制約を増大させることなく配線のエレクトロマイグレーション耐性を検証することが可能な配線検証方法を提供することができる。
次に、本実施の形態にかかる配線検証装置について説明する。図2は、本実施の形態にかかる配線検証装置を示すブロック図である。本実施の形態にかかる配線検証装置は、図1で説明した配線検証方法を実施することができる装置である。本実施の形態にかかる配線検証装置は、計算手段10、検証手段11、Irms規定値緩和手段12、Iavg規定値制限手段13、配線寿命検証手段14、ネットリスト格納手段21、配線容量/抵抗情報格納手段22、Iavg/Irms規定値格納手段23、および配線寿命規定値格納手段24を備える。
ネットリスト格納手段21は、論理回路を構成する各セル間の接続関係を記述した回路記述を格納する。配線容量/抵抗情報格納手段22は、各配線の容量値および抵抗値に関する情報を格納する。Iavg/Irms規定値格納手段23は、検証対象である半導体集積回路の配線において許容されるIavg値およびIrms値を格納する。配線寿命規定値格納手段24は、検証対象である半導体集積回路において保証される配線の寿命を格納する。
計算手段10は、ネットリスト格納手段21から供給されたネットリストおよび配線容量/抵抗情報格納手段22から供給された配線容量/抵抗情報を用いて、各配線の各配線のIavg値およびIrms値を算出する(図1のステップS1に対応)。
検証手段11には、計算手段10で算出された各配線のIavg値およびIrms値と、Iavg/Irms規定値格納手段23に格納されているIavg/Irms規定値が供給される。検証手段11は、計算手段10で算出された配線のIavg値およびIrms値のそれぞれが、Iavg/Irms規定値格納手段23に格納されている予め定められたIavg/Irms規定値を超えているか検証する。具体的には、セル毎に予め定められたIavg/Irms規定値を読み込み、当該Iavg/Irms規定値と計算手段10で算出された配線のIavg値およびIrms値とをそれぞれ比較する(図1のステップS2に対応)。
そして、検証手段11は、計算手段10で算出された配線のIavg値およびIrms値が、Iavg/Irms規定値格納手段23に格納されているIavg/Irms規定値を超えていない場合、つまり計算手段10で算出された配線のIavg値およびIrms値が許容範囲内である場合(図1のステップS3のNoに対応)、エレクトロマイグレーション耐性を満たすとして配線の検証を終了する。
一方、計算手段10で算出されたIrms値が、Iavg/Irms規定値格納手段23に格納されているIrms規定値を超えている場合(図1のステップS3のYesに対応)、検証手段11はその旨をIrms規定値緩和手段12に通知する。
Irms規定値緩和手段12は、計算手段10で算出されたIrms値が、Iavg/Irms規定値格納手段23に格納されているIrms規定値を超えていると検証手段11において判断された場合、Irms規定値を緩和する(図1のステップS4に対応)。つまり、Irms規定値緩和手段12は、Irms規定値が初期のIrms規定値よりも大きくなるようにIrms規定値を再設定する。

Iavg規定値制限手段13は、Irms規定値緩和手段12においてIrms規定値を緩和した後、Iavg既定値を制限する(図1のステップS5に対応)。Iavg既定値の制限は、Irms規定値緩和手段12においてIrms規定値を緩和した際に得られた自己発熱値(式(1)を用いて算出される)を使用して実施される。Iavg規定値制限手段13では、Irms規定値緩和手段12でIrms既定値を緩和することで短くなった配線寿命を改善するために、前述のBlackの経験式(6)を用いて再計算してIavg規定値を制限している。つまり、式(6)におけるIavgを小さくすることで配線寿命を長くすることができるので、Iavg規定値を初期の値よりも小さくする。
配線寿命検証手段14は、Irms規定値緩和手段12で緩和されたIrms既定値(再設定されたIrms既定値)とIavg規定値制限手段13で制限されたIavg規定値(再設定されたIavg規定値)とを入力し、Blackの経験式(6)を用いてこれらの値から配線寿命を算出する。そして、配線寿命検証手段14は、配線寿命規定値格納手段24に格納されている配線寿命規定値を入力し、算出された配線寿命が当該配線寿命規定値を満たすか否かを検証する(図1のステップS6に対応)。
配線寿命検証手段14は、算出された配線寿命が配線寿命規定値格納手段24に格納されている配線寿命規定値を満たさないと判断した場合(図1のステップS7のNoに対応)、その時点で検証作業を終了し、エラー情報を出力して終了する。
一方、配線寿命検証手段14は、算出された配線寿命が配線寿命規定値格納手段24に格納されている配線寿命規定値を満たすと判断した場合(図1のステップS7のYesに対応)、Iavg/Irms規定値格納手段23に格納されているIavg/Irms規定値を、Irms規定値緩和手段12で再設定されたIrms既定値とIavg規定値制限手段13で再設定されたIavg規定値とに書き換える。
検証手段11は、計算手段10で算出された配線のIavg値およびIrms値のそれぞれが、Iavg/Irms規定値格納手段23に格納されている再設定されたIavg/Irms規定値を超えているか検証する。
そして、検証手段11は、計算手段10で算出された配線のIavg値およびIrms値が、Iavg/Irms規定値格納手段23に格納されている再設定されたIavg/Irms規定値を超えていない場合(図1のステップS10のNoに対応)、エレクトロマイグレーション耐性を満たすとして配線の検証を終了する。
一方、検証手段11は、計算手段10で算出された配線のIavg値およびIrms値が、Iavg/Irms規定値格納手段23に格納されている再設定されたIavg/Irms規定値を超えている場合(図1のステップS10のYesに対応)、再度、Irms規定値緩和手段12におけるIrms規定値の緩和、Iavg規定値制限手段13におけるIavg規定値の制限、配線寿命検証手段14における算出された配線寿命の検証、および検証手段11における計算手段10で算出された配線のIavg値およびIrms値の検証を繰り返す。
このように、本実施の形態にかかる配線検証装置では、Blackの経験式(6)を用いてIrms規定値とIavg規定値を再設定し、計算手段10で算出された配線のIavg値およびIrms値のそれぞれが、再設定されたIrms既定値および再設定されたIavg規定値を超えているか検証している。この時、Irms規定値緩和手段12において配線の自己発熱を許容してIrms規定値を緩和する代わりに、Iavg規定値制限手段13においてIavg規定値に制限を加えることで、配線の自己発熱を許容しつつ、配線寿命が悪化することを抑制している。
よって、本実施の形態にかかる配線検証装置では、自己発熱の規定値を変化させることができるので、設計上の制約が増大することを抑制することができる。また、Irms規定値とIavg規定値を再設定する際に、比較的単純な式である式(1)やBlackの経験式(6)を用いているので、配線の検証を高速に実施することができる。したがって、本実施の形態にかかる配線検証装置により、高速に、且つ設計上の制約を増大させることなく配線のエレクトロマイグレーション耐性を検証することが可能な配線検証装置を提供することができる。
上述の実施の形態では、配線検証装置をハードウェアの構成として説明したが、本発明は、これに限定されるものではない。本発明は、任意の処理を、CPU(Central Processing Unit)にコンピュータプログラムを実行させることにより実現することも可能である。また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non−transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
例えば、本実施の形態にかかる配線検証装置は、プログラムを実行するCPUと、ROMと、RAMと、上記動作をコンピュータ装置に実行させる配線検証プログラムが格納されたハードディスクとを備えるコンピュータ装置で構成することができる。
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。
10 計算手段
11 検証手段
12 Irms規定値緩和手段
13 Iavg規定値制限手段
14 配線寿命検証手段
21 ネットリスト格納手段
22 配線容量/抵抗情報格納手段
23 Iavg/Irms規定値格納手段
24 配線寿命規定値格納手段

Claims (10)

  1. 配線検証プログラムを用いてコンピュータに配線を検証させる配線検証方法であって、
    前記コンピュータが、
    検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出し、
    前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証し、
    前記算出された平均自乗平方根電流値が前記予め定められた平均自乗平方根電流規定値を超えている場合、前記平均自乗平方根電流規定値を緩和し、
    前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限し、
    前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証し、
    前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、
    配線検証方法。
  2. 前記平均電流規定値は、前記緩和された平均自乗平方根電流規定値に基づき得られた自己発熱値に応じて制限される、請求項1に記載の配線検証方法。
  3. 前記制限された平均電流規定値、前記自己発熱値、およびBlackの経験式を用いて算出される配線寿命が前記予め定められた配線寿命の規定値を満たすように、前記平均電流規定値が制限される、請求項2に記載の配線検証方法。
  4. L0を前記平均自乗平方根電流規定値の緩和前の配線寿命、Iavg0を当該緩和前の前記平均電流規定値、L1を前記平均自乗平方根電流規定値の緩和後の配線寿命、Iavg1を当該緩和後の前記平均電流規定値、ΔTを前記自己発熱値とすると、前記平均電流規定値は下記式を満たすように制限される、請求項2または3に記載の配線検証方法。なお、nは電流密度依存性を示す定数、Eaは活性化エネルギー、kはボルツマン定数、Tは配線部の絶対温度である。
    Figure 0005333420
  5. 前記配線寿命は、前記緩和された平均自乗平方根電流規定値に基づき算出された自己発熱値をBlackの経験式に代入することで算出される、
    請求項1乃至4のいずれか一項に記載の配線検証方法。
  6. 前記算出された平均自乗平方根電流値が前記緩和された平均自乗平方根電流規定値を超えている場合、再度、前記緩和された平均自乗平方根電流規定値を緩和し、前記制限された平均電流規定値を制限する、請求項1乃至5のいずれか一項に記載の配線検証方法。
  7. 検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出する計算手段と、
    前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証する検証手段と、
    前記算出された平均自乗平方根電流値が前記予め定められた平均自乗平方根電流規定値を超えている場合、前記平均自乗平方根電流規定値を緩和する緩和手段と、
    前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限する制限手段と、
    前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証する配線寿命検証手段と、を備え、
    前記検証手段は、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、
    配線検証装置。
  8. 前記制限手段は、前記平均自乗平方根電流規定値を緩和した際に得られた自己発熱値に基づき前記平均電流規定値を制限する、請求項7に記載の配線検証装置。
  9. 前記制限手段は、前記制限された平均電流規定値、前記平均自乗平方根電流規定値を緩和した際に得られた前記自己発熱値、およびBlackの経験式を用いて算出される配線寿命が前記予め定められた配線寿命の規定値を満たすように、前記平均電流規定値を制限する、請求項8に記載の配線検証装置
  10. 検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出し、
    前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証し、
    前記算出された平均自乗平方根電流値が前記予め定められた平均自乗平方根電流規定値を超えている場合、前記平均自乗平方根電流規定値を緩和し、
    前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限し、
    前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証し、
    前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、処理をコンピュータに実行させるための配線検証プログラム。
JP2010261898A 2010-11-25 2010-11-25 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム Expired - Fee Related JP5333420B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010261898A JP5333420B2 (ja) 2010-11-25 2010-11-25 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム
US13/223,827 US20120136599A1 (en) 2010-11-25 2011-09-01 Wire verification method, wire verification apparatus and wire verification program for semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010261898A JP5333420B2 (ja) 2010-11-25 2010-11-25 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム

Publications (2)

Publication Number Publication Date
JP2012113510A JP2012113510A (ja) 2012-06-14
JP5333420B2 true JP5333420B2 (ja) 2013-11-06

Family

ID=46127193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010261898A Expired - Fee Related JP5333420B2 (ja) 2010-11-25 2010-11-25 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム

Country Status (2)

Country Link
US (1) US20120136599A1 (ja)
JP (1) JP5333420B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543967B2 (en) * 2012-02-24 2013-09-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Computer system and method for determining a temperature rise in direct current (DC) lines caused by joule heating of nearby alternating current (AC) lines
US9619599B2 (en) * 2014-08-28 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of checking joule heating of an integrated circuit design
US9835669B2 (en) 2014-12-19 2017-12-05 The Boeing Company Automatic data bus wire integrity verification device
US10846456B2 (en) * 2018-05-02 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit modeling methods and systems
JP7345447B2 (ja) * 2020-09-08 2023-09-15 富士フイルム株式会社 超音波検査システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295950A (ja) * 1993-04-08 1994-10-21 Matsushita Electron Corp 半導体装置の配線評価方法
JP3628849B2 (ja) * 1997-08-21 2005-03-16 松下電器産業株式会社 集積回路における金属配線の評価方法及び評価装置
US6038383A (en) * 1997-10-13 2000-03-14 Texas Instruments Incorporated Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability
JP2002151592A (ja) * 2000-11-14 2002-05-24 Nec Microsystems Ltd 自動レイアウト方法及びその装置
US6578178B2 (en) * 2001-09-07 2003-06-10 Sun Microsystems, Inc. Designing integrated circuits to reduce electromigration effects
JP2006339610A (ja) * 2005-06-06 2006-12-14 Sharp Corp 半導体集積回路装置の信頼性検証方法、半導体集積回路装置の信頼性検証装置、及びコンピュータプログラム
JP5390168B2 (ja) * 2008-11-10 2014-01-15 ルネサスエレクトロニクス株式会社 配線のレイアウト方法及びプログラム

Also Published As

Publication number Publication date
US20120136599A1 (en) 2012-05-31
JP2012113510A (ja) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5333420B2 (ja) 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム
US8103996B2 (en) Method and apparatus for thermal analysis of through-silicon via (TSV)
JP2009021378A (ja) 半導体集積回路の生産方法、設計方法及び設計システム
US10719652B2 (en) Electromigration sign-off tool
US8726201B2 (en) Method and system to predict a number of electromigration critical elements
TWI640883B (zh) 電腦可讀存儲介質及積體電路的電壓降和電遷移的分析方法
Juan et al. Statistical peak temperature prediction and thermal yield improvement for 3D chip multiprocessors
Chen et al. Microprocessor aging analysis and reliability modeling due to back-end wearout mechanisms
JP5731032B2 (ja) 定電力密度スケーリングの方法
Bigalke et al. The need and opportunities of electromigration-aware integrated circuit design
US20130185684A1 (en) Integrated circuit design method and system
US20100332206A1 (en) Method for simulating leakage distribution of integrated circuit design
US9552455B2 (en) Method for an efficient modeling of the impact of device-level self-heating on electromigration limited current specifications
Mishra et al. Circuit delay variability due to wire resistance evolution under AC electromigration
Sapatnekar Electromigration-aware interconnect design
TW201812622A (zh) 分析積體電路中的電遷移規則違反的方法
US10922470B2 (en) Method and system of forming semiconductor device
Fukui et al. A dependable power grid optimization algorithm considering NBTI timing degradation
US20060074589A1 (en) Method of predicting quiescent current variation of an integrated circuit die from a process monitor derating factor
JP2008083775A (ja) 回路シミュレーション方法
JP5321624B2 (ja) 論理回路検証装置、論理回路検証方法およびプログラム
JP2009301444A (ja) 素子配置配線装置、半導体集積回路の製造方法、素子配置配線方法、制御プログラム、および記録媒体
Jiang et al. Device parameter variations of n-MOSFETS with dog-bone layouts in 65nm and 40nm technologies
Feng Large-scale flip-chip power grid reduction with geometric templates
Chan et al. Toward quantifying the IC design value of interconnect technology improvements

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5333420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees