JP2012113510A - 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム - Google Patents
半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム Download PDFInfo
- Publication number
- JP2012113510A JP2012113510A JP2010261898A JP2010261898A JP2012113510A JP 2012113510 A JP2012113510 A JP 2012113510A JP 2010261898 A JP2010261898 A JP 2010261898A JP 2010261898 A JP2010261898 A JP 2010261898A JP 2012113510 A JP2012113510 A JP 2012113510A
- Authority
- JP
- Japan
- Prior art keywords
- value
- wiring
- current
- average
- square root
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】本発明にかかる配線検証方法は、検証対象回路のネットリストと配線容量/抵抗情報とを用いて配線のIavg/Irms値を算出し、算出された配線のIavg/Irms値が予め定められたIavg/Irms規定値を超えている場合にIrms規定値を緩和し、緩和されたIrms規定値に応じてIavg規定値を制限し、予め定められたIrms規定値および緩和されたIrms規定値を用いて算出された配線寿命が予め定められた配線寿命の規定値を満たすか否かを検証し、算出された配線のIavg/Irms値のそれぞれが制限されたIavg規定値と緩和されたIrms規定値を超えているか再度検証する。
【選択図】図1
Description
図1は、本実施の形態にかかる半導体集積回路の配線におけるエレクトロマイグレーション耐性を検証する配線検証方法を説明するためのフローチャートである。本実施の形態にかかる配線検証方法では、ネットリスト(回路記述)1、配線容量/抵抗情報2、セル毎に規定された平均電流値(Iavg)および平均自乗平方根電流値(Irms)の規定値3(以下、Iavg/Irms規定値とも記載する)、並びに配線寿命規定値4を入力としている。ここで、ネットリスト1、配線容量/抵抗情報2、Iavg/Irms規定値3、および配線寿命規定値4は、本実施の形態にかかる配線検証方法を実施する前に予め定められており、例えばコンピュータのメモリ等に格納されている。
ΔT0=A×Irms02 ・・・(3)
ΔTmiti=A×Irms_miti2 ・・・(4)
ここで、式(4)と式(2)より、
ΔTmiti=A×(Irms0×1.4)2
≒A×Irms02×2 ・・・(5)
よって、式(5)と式(3)より、
ΔTmiti=ΔT0×2
11 検証手段
12 Irms規定値緩和手段
13 Iavg規定値制限手段
14 配線寿命検証手段
21 ネットリスト格納手段
22 配線容量/抵抗情報格納手段
23 Iavg/Irms規定値格納手段
24 配線寿命規定値格納手段
Claims (10)
- 検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出し、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証し、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値の少なくとも一方の値が前記予め定められた規定値を超えている場合、前記平均自乗平方根電流規定値を緩和し、
前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限し、
前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証し、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、
配線検証方法。 - 前記平均電流規定値は、前記緩和された平均自乗平方根電流規定値に基づき得られた自己発熱値に応じて制限される、請求項1に記載の配線検証方法。
- 前記制限された平均電流規定値、前記自己発熱値、およびBlackの経験式を用いて算出される配線寿命が前記予め定められた配線寿命の規定値を満たすように、前記平均電流規定値が制限される、請求項2に記載の配線検証方法。
- 前記配線寿命は、前記緩和された平均自乗平方根電流規定値に基づき算出された自己発熱値をBlackの経験式に代入することで算出される、
請求項1乃至4のいずれか一項に記載の配線検証方法。 - 前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値の少なくとも一方の値が前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えている場合、再度、前記緩和された平均自乗平方根電流規定値を緩和し、前記制限された平均電流規定値を制限する、請求項1乃至5のいずれか一項に記載の配線検証方法。
- 検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出する計算手段と、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証する検証手段と、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値の少なくとも一方の値が前記予め定められた規定値を超えている場合、前記平均自乗平方根電流規定値を緩和する緩和手段と、
前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限する制限手段と、
前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証する配線寿命検証手段と、を備え、
前記検証手段は、前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、
配線検証装置。 - 前記制限手段は、前記平均自乗平方根電流規定値を緩和した際に得られた自己発熱値に基づき前記平均電流規定値を制限する、請求項7に記載の配線検証装置。
- 前記制限手段は、前記制限された平均電流規定値、前記平均自乗平方根電流規定値を緩和した際に得られた前記自己発熱値、およびBlackの経験式を用いて算出される配線寿命が前記予め定められた配線寿命の規定値を満たすように、前記平均電流規定値を制限する、請求項8に記載の配線検証方法。
- 検証対象回路のネットリストと配線容量/抵抗情報とを用いて、配線の平均電流値および平均自乗平方根電流値を算出し、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値が、予め定められた平均電流規定値および平均自乗平方根電流規定値を超えているかそれぞれ検証し、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値の少なくとも一方の値が前記予め定められた規定値を超えている場合、前記平均自乗平方根電流規定値を緩和し、
前記緩和された平均自乗平方根電流規定値に応じて前記平均電流規定値を制限し、
前記予め定められた平均自乗平方根電流規定値および前記緩和された平均自乗平方根電流規定値を用いて算出された配線寿命が、予め定められた配線寿命の規定値を満たすか否かを検証し、
前記算出された前記配線の前記平均電流値および前記平均自乗平方根電流値のそれぞれが、前記制限された平均電流規定値と前記緩和された平均自乗平方根電流規定値を超えているか再度検証する、処理をコンピュータに実行させるための配線検証プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261898A JP5333420B2 (ja) | 2010-11-25 | 2010-11-25 | 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム |
US13/223,827 US20120136599A1 (en) | 2010-11-25 | 2011-09-01 | Wire verification method, wire verification apparatus and wire verification program for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261898A JP5333420B2 (ja) | 2010-11-25 | 2010-11-25 | 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012113510A true JP2012113510A (ja) | 2012-06-14 |
JP5333420B2 JP5333420B2 (ja) | 2013-11-06 |
Family
ID=46127193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010261898A Expired - Fee Related JP5333420B2 (ja) | 2010-11-25 | 2010-11-25 | 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120136599A1 (ja) |
JP (1) | JP5333420B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110442893A (zh) * | 2018-05-02 | 2019-11-12 | 台湾积体电路制造股份有限公司 | 集成电路器件网表生成方法及其布局图生成方法和系统 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8543967B2 (en) * | 2012-02-24 | 2013-09-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Computer system and method for determining a temperature rise in direct current (DC) lines caused by joule heating of nearby alternating current (AC) lines |
US9619599B2 (en) * | 2014-08-28 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | System for and method of checking joule heating of an integrated circuit design |
US9835669B2 (en) | 2014-12-19 | 2017-12-05 | The Boeing Company | Automatic data bus wire integrity verification device |
JP7345447B2 (ja) * | 2020-09-08 | 2023-09-15 | 富士フイルム株式会社 | 超音波検査システム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295950A (ja) * | 1993-04-08 | 1994-10-21 | Matsushita Electron Corp | 半導体装置の配線評価方法 |
JPH1167861A (ja) * | 1997-08-21 | 1999-03-09 | Matsushita Electron Corp | 集積回路における金属配線の評価方法及び評価装置 |
JP2002151592A (ja) * | 2000-11-14 | 2002-05-24 | Nec Microsystems Ltd | 自動レイアウト方法及びその装置 |
JP2006339610A (ja) * | 2005-06-06 | 2006-12-14 | Sharp Corp | 半導体集積回路装置の信頼性検証方法、半導体集積回路装置の信頼性検証装置、及びコンピュータプログラム |
JP2010114377A (ja) * | 2008-11-10 | 2010-05-20 | Nec Electronics Corp | 配線のレイアウト方法及びプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6038383A (en) * | 1997-10-13 | 2000-03-14 | Texas Instruments Incorporated | Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability |
US6578178B2 (en) * | 2001-09-07 | 2003-06-10 | Sun Microsystems, Inc. | Designing integrated circuits to reduce electromigration effects |
-
2010
- 2010-11-25 JP JP2010261898A patent/JP5333420B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-01 US US13/223,827 patent/US20120136599A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295950A (ja) * | 1993-04-08 | 1994-10-21 | Matsushita Electron Corp | 半導体装置の配線評価方法 |
JPH1167861A (ja) * | 1997-08-21 | 1999-03-09 | Matsushita Electron Corp | 集積回路における金属配線の評価方法及び評価装置 |
JP2002151592A (ja) * | 2000-11-14 | 2002-05-24 | Nec Microsystems Ltd | 自動レイアウト方法及びその装置 |
JP2006339610A (ja) * | 2005-06-06 | 2006-12-14 | Sharp Corp | 半導体集積回路装置の信頼性検証方法、半導体集積回路装置の信頼性検証装置、及びコンピュータプログラム |
JP2010114377A (ja) * | 2008-11-10 | 2010-05-20 | Nec Electronics Corp | 配線のレイアウト方法及びプログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110442893A (zh) * | 2018-05-02 | 2019-11-12 | 台湾积体电路制造股份有限公司 | 集成电路器件网表生成方法及其布局图生成方法和系统 |
CN110442893B (zh) * | 2018-05-02 | 2022-10-18 | 台湾积体电路制造股份有限公司 | 集成电路器件网表生成方法及其布局图生成方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5333420B2 (ja) | 2013-11-06 |
US20120136599A1 (en) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5333420B2 (ja) | 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム | |
US20090319965A1 (en) | Method and apparatus for thermal analysis of through-silicon via (tsv) | |
JP2009021378A (ja) | 半導体集積回路の生産方法、設計方法及び設計システム | |
TWI640883B (zh) | 電腦可讀存儲介質及積體電路的電壓降和電遷移的分析方法 | |
CN106935527B (zh) | 电迁移签核方法和系统 | |
US8726201B2 (en) | Method and system to predict a number of electromigration critical elements | |
Chen et al. | System-level modeling and microprocessor reliability analysis for backend wearout mechanisms | |
Chen et al. | Microprocessor aging analysis and reliability modeling due to back-end wearout mechanisms | |
US8656325B2 (en) | Integrated circuit design method and system | |
Bigalke et al. | The need and opportunities of electromigration-aware integrated circuit design | |
JP5731032B2 (ja) | 定電力密度スケーリングの方法 | |
US9552455B2 (en) | Method for an efficient modeling of the impact of device-level self-heating on electromigration limited current specifications | |
Li et al. | Variation-aware electromigration analysis of power/ground networks | |
TW201842456A (zh) | 高計算效率奈米級導體電阻模型 | |
US20100332206A1 (en) | Method for simulating leakage distribution of integrated circuit design | |
Mishra et al. | Circuit delay variability due to wire resistance evolution under AC electromigration | |
JP6360443B2 (ja) | 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラム | |
Sapatnekar | Electromigration-aware interconnect design | |
TW201812622A (zh) | 分析積體電路中的電遷移規則違反的方法 | |
US10922470B2 (en) | Method and system of forming semiconductor device | |
JP2010039575A (ja) | 遅延ばらつき解析装置及び遅延ばらつき算出方法 | |
Lienig et al. | Toward security closure in the face of reliability effects iccad special session paper | |
KR20180090495A (ko) | 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템 | |
Sukharev et al. | Theoretical predictions of EM-induced degradation in test-structures and on-chip power grids with analytical and numerical analysis | |
JP2008083775A (ja) | 回路シミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5333420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |