CN110442893B - 集成电路器件网表生成方法及其布局图生成方法和系统 - Google Patents

集成电路器件网表生成方法及其布局图生成方法和系统 Download PDF

Info

Publication number
CN110442893B
CN110442893B CN201910367120.8A CN201910367120A CN110442893B CN 110442893 B CN110442893 B CN 110442893B CN 201910367120 A CN201910367120 A CN 201910367120A CN 110442893 B CN110442893 B CN 110442893B
Authority
CN
China
Prior art keywords
gate
resistance value
width
gate resistance
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910367120.8A
Other languages
English (en)
Other versions
CN110442893A (zh
Inventor
苏哿颖
何炯煦
苏哿暐
陈两仪
谢文兴
赖文科
郭耿华
吕国培
张修状
吴泽铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110442893A publication Critical patent/CN110442893A/zh
Application granted granted Critical
Publication of CN110442893B publication Critical patent/CN110442893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种生成IC器件的网表的方法包括：提取所述IC器件的栅极区的尺寸，所述尺寸包括：栅极区的宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及从所述宽度的第一末端至沿着所述宽度定位的栅极通孔的距离。接收对应于所述栅极区的第一栅极电阻值，基于所述距离和所述宽度确定第二栅极电阻值；以及基于所述第一栅极电阻值和所述第二栅极电阻值更新所述网表。本发明的实施例还提供了集成电路器件布局图生成方法和系统。

Description

集成电路器件网表生成方法及其布局图生成方法和系统
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地涉及集成电路器件网表生成方法、及其布局图生成方法和系统。
背景技术
与先前技术相比，小型化集成电路(IC)的发展趋势导致进步的更小器件，该更小器件消耗更少的功率、以更高的速度提供更多的功能。通过依赖于日益严格的规范的设计和制造创新已经实现了小型化。各种电子设计自动化(EDA)工具用于生成、修改和验证半导体器件的设计，同时确保满足设计和制造规范。
发明内容
根据本发明的一方面，提供了一种生成集成电路(IC)器件的网表的方法，所述方法包括：提取所述集成电路器件的栅极区的尺寸，所述尺寸包括：所述栅极区的宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及距离，所述距离从所述宽度的第一末端至沿着所述宽度定位的栅极通孔；接收对应于所述栅极区的第一栅极电阻值；基于所述距离和所述宽度确定第二栅极电阻值；以及基于所述第一栅极电阻值和所述第二栅极电阻值更新所述网表。
根据本发明的另一方面，提供了一种集成电路(IC)布局图生成系统，包括：处理器；以及非暂时性计算机可读介质，包括用于一个或多个程序的计算机程序代码，所述非暂时性计算机可读介质和所述计算机程序代码配置为通过所述处理器使所述系统：接收集成电路器件的布局图，所述集成电路布局图包括：栅极区，具有宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及栅极通孔，沿着所述宽度定位在距所述栅极区的第一末端的距离处；基于所述栅极通孔沿着所述宽度的定位确定第一栅极电阻值；确定基于所述距离和所述宽度的第二栅极电阻值大于所述第一栅极电阻值；以及将电阻器添加至与所述栅极区相对应的网表，其中，所述电阻器具有基于所述第一栅极电阻值和所述第二栅极电阻值之间的差值的值。
根据本发明的又一方面，提供了一种生成集成电路(IC)器件的布局图的方法，所述方法包括：接收所述集成电路器件的布局图，集成电路布局图包括：栅极区，具有宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及栅极通孔，沿着所述宽度定位在距所述栅极区的第一末端的距离处；接收基于所述栅极通孔相对于沿着所述宽度的预定位置的定位的第一栅极电阻值；基于所述距离和所述宽度确定第二栅极电阻值；使用所述第一栅极电阻值和所述第二栅极电阻值确定所述集成电路布局图是否符合设计规范。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的生成IC器件的网表的方法的流程图。
图2A示出了根据一些实施例的IC器件的布局图。
图2B示出了根据一些实施例的栅极电阻模型。
图3A示出了根据一些实施例的IC器件的布局图。
图3B示出了根据一些实施例的栅极电阻模型。
图4示出了根据一些实施例的栅极电阻模型。
图5A和图5B示出了根据一些实施例的栅极电阻模型。
图6A至图6I示出了根据一些实施例的栅极电阻模型。
图7是根据一些实施例的IC器件设计系统的框图。
图8是根据一些实施例的集成电路(IC)制造系统、与其相关的IC制造流程的框图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
在各个实施例中，IC器件的布局包括沿着与有源区相对应的栅极宽度而定位的一个或多个栅极通孔。在基于通孔定位获得第一建模栅极电阻之后，第二建模的栅极电阻被确定并用于验证第一建模栅极电阻足够大，或者更新IC器件的网表。更新网表包括在栅极的端节点处添加电阻器，电阻器具有基于建模的栅极电阻之间的差值的电阻值。与不包括确定第二建模栅极电阻值的栅极电阻建模方法相比较，第一建模栅极电阻由此增加为改善精度并且避免低估栅极电阻值。
在图1所示以及使用图2A至图6I示出的方法100中提供了建模操作的实施例。图2A和图3A中的每个示出了示例性IC器件布局，并且图2B和图3B中的每个提供了通过添加电阻器Rdelta修改与布局相对应的网表的示意性表示法。图4是可用于确定第二建模栅极电阻的栅极电阻表的示例，以及图5A和图5B是可用于确定第一建模栅极电阻的示例性栅极模型。图6A至图6I是可用于确定各种栅极通孔配置的第一建模栅极电阻和第二建模栅极电阻的示例性栅极模型。
图1是根据一些实施例生成IC器件的布局图的方法100的流程图。在一些实施例中，生成IC器件的布局图包括生成IC器件的网表。在一些实施例中，生成IC器件的布局图包括对晶体管的栅极进行建模，例如，平面晶体管或鳍式场效应晶体管(FinFET)。在一些实施例中，晶体管是在IC器件中包括的多个晶体管中的一个晶体管，其非限制性示例包括存储器电路、逻辑器件、处理器件、信号处理电路等。
在一些实施例中，通过计算机的处理器来执行方法100中的一些或全部。在一些实施例中，通过以下参考图7所讨论的IC器件设计系统700的处理器702来执行方法100中的一些或全部。
方法100中的一些或全部操作能够被执行作为设计室中所实施设计过程的一部分，例如，以下参考图8所讨论的设计室820。
在一些实施例中，以图1所示的顺序执行方法100的操作。在一些实施例中，以除了图1所示的顺序之外的顺序执行方法100的操作。在一些实施例中，在执行方法100的一个或多个操作之前、之间、期间和之后，执行一个或多个操作。
图2A和图3A中的每个示出了IC器件的相应的IC布局图200L或300L的非限制性示例。在图2A所示的实施例中，布局图200L包括定位于有源区AR内并沿着宽度W的单个栅极通孔VG1。在图3A所示的实施例中，布局图300L包括栅极通孔VG1和VG2，每个栅极通孔均定位于有源区AR内并沿着宽度W。IC布局图200L和300L中的每个还包括：多个多晶硅区P1-P7，共同地将有源区AR划分为两个源极/漏极区域(未标记出)，从而至少部分地限定晶体管TX。
除了相应的IC布局图200L或300L之外，图2A和图3A中的每个示出了方向X和与方向X垂直的方向Y。参考方向X和Y所示的IC布局图200L和300L的定向是非限制性示例以用于说明的目的。在各个实施例中，除了图2A和图3A中的相应一个或两个中所示的方向之外，IC布局图200L或300L中的一个或两个还具有相对于方向X和Y的定向。
有源区AR是在制造工艺中使用的IC布局图中的区域作为限定半导体衬底中的有源区的一部分，还被称为氧化物扩散区或氧化物定义区(OD)，其中，在该半导体衬底中形成一个或多个IC器件部件，例如，源极/漏极部件。在各个实施例中，有源区是平面晶体管或FinFET的n型或p型有源区。
多个多晶硅区P1-P7包括在制造工艺使用的IC布局图中的区域，作为限定IC器件中的栅极结构的一部分，该栅极结构包括导电材料或介电材料中至少一种。在各个实施例中，与多个多晶硅区P1-P7相对应的一些或全部栅极结构包括：位于至少一种介电材料(例如，二氧化硅和/或高k介电材料)上方的至少一种导电材料，例如，金属和/或多晶硅(poly)材料。
在图2A和图3A所示的实施例中，多个多晶硅区P1-P7中的多晶硅区沿着Y方向彼此对准并且对应于沿着Y方向限定的距离D1-D9的整体或部分。如以下所讨论的，距离D1-D9可用作基于栅极通孔VG1和栅极通孔VG2(如果可用的话)的定位而获得和/或确定建模栅极电阻的一部分。
为了说明的目的，多个多晶硅区P1-P7描述为图2A和图3A的独立区域。在各个实施例中，多个多晶硅区P1-P7中的两个或多个多晶硅区结合在IC器件的IC布局图的单个区域中。在一些实施例中，多晶硅区P2-P6结合在当个区域中，以用于限定具有与多晶硅区P1或P7中的一个或两个相对应的配置不同的配置的栅极结构的一部分。
每个栅极通孔VG1和VG2是在制造工艺使用的IC布局图中的区域作为限定IC器件中的一个或多个导电层的一个或多个区段的一部分，该栅极通孔配置为在与多个多晶硅区P1-P7相对应的栅极结构和该栅极结构上方的一个或多个导电层区段之间的电连接件。在各个实施例中，基于每个栅极通孔VG1和VG2而形成的一个或多个导电层区段包括诸如铜的金属，并且形成与IC器件的金属0层、金属1层或金属2层的电连接。
在各个实施例中，为了清楚的目的，IC布局图200L和300L中的每个包括除了有源区AR、多个多晶硅区P1-P7和栅极通孔VG1和VG2之外的部件，例如，图2A和图3A中没有示出的一个或多个附加晶体管、有源区、多晶硅区、和/或栅极通孔、和/或一个或多个隔离区、源极/漏极区、阱区、和/或互连部件。
多个多晶硅区P1-P7延伸穿过有源区AR，即，从有源区AR的第一边缘上的位置EG1延伸至有源区AR的与第一边缘相对的第二边缘上的位置EG2，其中，多晶硅区P1、P2、P6和P7位于有源区AR的外部。在图2A所示的实施例中，多晶硅区P3-P5位于有源区AR的内部，并且在图3A所示的实施例中，多晶硅区P3-P5B位于有源区AR内。
多晶硅区P3-P5或P3-P5B位于有源区AR内，并且共同地对应于栅极结构的位于与有源区AR相对应的有源区上方的部分。在一些实施例中，多晶硅区P3-P5或P3-P5B共同地对应于位于晶体管TX的沟道上方的栅极结构的部分。
多晶硅区P2和P6中的每个对应于栅极结构的部分，还被称为栅极延伸件，位于邻近与有源区AR相对应的有源区的一个或多个隔离区(未示出)上方。在一些实施例中，栅极延伸件对应于栅极结构的一部分，该栅极结构配置为增强晶体管TX的沟道控制。
在一些实施例中，多晶硅区P2-P6统称为栅极区，例如下文中参考图6A至图6I讨论的栅极区G，并且栅极结构的对应于多晶硅区P2-P6的部分被称为晶体管栅极。
多晶硅区P1和P7中的每个对应于栅极结构的部分，还被称为场多晶硅，在与多晶硅区P2-P6相对应的区域之外位于一个或多个隔离区上方。在一些实施例中，多晶硅区P1或P7中的一个或两个对应于一个或多个桥中的一个或全部，其中，该一个或多个桥将晶体管栅极连接至位于IC器件的一个或多个附加有源区(未示出)上方的栅极结构的一个或多个区。
多晶硅区P1从位置FP1至位置EX1延伸距离D1。多晶硅区P2从位置EX1至位置EG1延伸距离D2，其中，位置EG1对应于有源区AR的第一边缘。多晶硅区P3从位置EG1至位置L1延伸距离D3，其中，位置L1对应于栅极通孔VG1的中心。多晶硅区P4从位置L1至预定位置T延伸距离D4。
在图2A所示的实施例中，多晶硅区P5从位置T至位置EG2延伸距离D5，该位置EG2对应于与有源区AR的第一边缘相对的有源区AR的第二边缘。在图3A所示的实施例中，多晶硅区P5A从位置T至位置L2延伸距离D5A，该位置L2对应于栅极通孔VG2的中心，并且多晶硅区P5B从位置L2至位置EG2延伸距离D5B。多晶硅区P6从位置EG2至位置EX2延伸距离D6，并且多晶硅区P7从位置EX2至位置FP2延伸距离D7。
宽度W被限定为从位置EX1的第一末端(end)至位置EX2的第二末端，并且等于距离D2-D6的总和。在图2A所示的实施例中，宽度W包括距离D5，并且在图3A所示的实施例中，宽度W代替地包括距离D5A和D5B。在一些实施例中，宽度W对应于晶体管TX的栅极的宽度。在图2A和图3A所示的实施例中，宽度W沿着方向Y延伸。在一些实施例中，宽度W沿着方向X延伸。
距离D8等于距离D4-D6的总和。在图2A所示的实施例中，距离D8包括距离D5，并且在图3A所示的实施例中，距离D8替代地包括距离D5A和D5B。在图3A所示的实施例中，距离D9等于距离D5B和D6的总和。
在各个实施例中，多个多晶硅区P1-P7不包括多晶硅区P1或P7中的一个或两个。在一些实施例中，多个多晶硅区P1-P7不包括多晶硅区P2，并且宽度W通过位置EG1和EX2进行限定，并且由此等于距离D3-D6的总和。在一些实施例中，多个多晶硅区P1-P7不包括多晶硅区P6，并且宽度W和距离D8和D9中的每个基于位置EG2而不是位置EX2进行限定，宽度W由此等于距离D2-D5或D2-D5B的总和。距离D8由此等于距离D4和D5或者D4-D5B的总和，并且距离D9由此等于距离DB5。在一些实施例中，多个多晶硅区P1-P7不包括多晶硅区P2和P6中的这两者，并且宽度W和距离D8和D9基于位置EG2而不是位置EX2进行限定；宽度W由此等于距离D3-D5或D3-D5B的总和，距离D8由此等于距离D4和D5或D4-D5B的总和；以及距离D9由此等于距离DB5。
位置T定位于宽度W的中心处，使得在图2A所示的实施例中，距离D2-D4的总和等于距离D5和D6的总和或者在图3A所示的实施例中，距离D2-D4的总和等于距离D5A-D6的总和。在各个实施例中，位置T沿着宽度W进行定位，使得在图2A所示的实施例中，距离D2-D4的总和小于或大于距离D5和D6的总和或者在图3A所示的实施例中，距离D2-D4的总和小于或大于距离D5A-D6的总和。在一些实施例中，定位为不同于宽度W的中心的位置T对应于不包括多晶硅区P2或P6的多个多晶硅区P1-P7。
图2B示出了栅极电阻模型200M1和200M2并且图3B示出了栅极电阻模型300M1和300M2。栅极电阻模型200M1和200M2中的每个是对应于IC布局图200L的网表的示意性表示，并且栅极电阻模型300M1和300M2中的每个是对应于IC布局图300L的网表的示意性表示。
栅极电阻模型200M1、200M2、300M1、和300M2中的每个包括：栅极端节点NT，对应于位置T；晶体管TX；和电阻器RVG1、RP4、RP6、和RP7，分别表示栅极通孔VG1和多晶硅区P4、P6、和P7的电阻值。栅极电阻模型200M1和200M2中的每个包括：表示多晶硅区P5的电阻值的电阻器RP5，并且栅极电阻模型300M1和300M2中的每个包括分别表示栅极通孔VG2以及多晶硅区P5A和P5B的电阻值的电阻器RVG2、RP5A、和RP5B。
栅极电阻模型200M2和300M2中的每个通过包括位置T处的栅极端节点ND和耦接在栅极端节点ND和NT之间的电阻器Rdelta而不同于相应的栅极电阻模型200M1或300M1。如以下所述，栅极端节点ND和电阻器Rdelta添加至IC布局图的栅极电阻模型(例如，IC布局图200L的栅极电阻模型200M1或IC布局图300L的栅极电阻模型300M1)能够实现最终栅极电阻模型，例如，相应的栅极电阻模型200M2或300M2，以及相应的网表，以提供增加的栅极电阻值，同时保持栅极电阻模型的基本功能。
为了建模的目的，栅极电阻模型200M1、200M2、300M1、和300M2的栅极端节点NT和栅极电阻模型200M2和300M2中的栅极端节点ND允许单个位置T表示晶体管TX的分布式的、基于电压的栅极控制功能，从而简化与相应的IC布局图200L或300L相对应的网表。
栅极电阻模型200M2和300M2是基于相应的栅极电阻模型200M1和300M1的配置，其中每个栅极电阻模型均包括栅极端节点ND和电阻器Rdelta，并且在操作中，当第二栅极电阻值大于第一栅极电阻值时，如以下关于操作150讨论的，该栅极电阻模型200M2和300M2用于代替相应的栅极电阻模型200M1和300M1。
在图2A和图3A中所示的并且在图2B和图3B中的建模的栅极通孔VG1或栅极通孔VG1和VG2的数量和定位是非限制性示例，以用于说明的目的。在各个实施例中，IC器件布局还包括沿着栅极的宽度定位在除了图2A和图3A所示的位置之外的一个或多个位置处一个或多个栅极通孔。在这样的实施例中，栅极电阻模型以类似于图2B和图3B所示的方式来自于相应的布局，并且因此用于确定相应的栅极电阻值。均如以下所讨论的图5A、图5B、图6B和图6D至图6I中提供了来自于除了图2A和图3A所示的IC器件布局之外的IC器件布局(未示出)的栅极电阻模型的非限制性示例。
在操作110处，在一些实施例中，生成参考电阻值。参考电阻值是电子文件或数据库，该电子文件或数据库包含与沿着栅极区的宽度的一个或多个栅极通孔相对应的多个建模栅极电阻值。生成参考电阻值包括以下步骤中的一个或多个：生成或修改电子文件或将电阻值保存在数据库中。在一些实施例中，生成参考电阻值包括将多个电阻值存储在非暂时性存储介质中，例如，以下参考图7所讨论的IC器件设计系统700的存储介质704。
生成参考电阻值包括基于沿着宽度的一个或多个栅极通孔位置而确定多个电阻值。在一些实施例中，多个电阻值进一步对应于除了多个栅极通孔位置之外的多个值，例如，FinFET中的多个鳍或沿着宽度定位的多个栅极通孔。
在一些实施例中，生成参考电阻值包括基于栅极区的交流(AC)模型而确定一个或多个有效电阻值。AC模型包括能够至少部分地通过相应的栅极结构的介电层进行传播的AC信号，表示为相应的晶体管的电容和/或跨导。
在一些实施例中，AC模型包括小AC信号，例如，具有低于相应的晶体管的阈值电压一个或两个数量级的幅值的信号，该信号施加给表示为集总电阻、分布式电阻或其组合的栅极结构。在各个实施例中，小AC信号对应于载波信号、数据信号、噪声信号或其组合。
在一些实施例中，生成参考电阻值包括通过将AC模型应用于包括在IC布局图(例如，IC布局图200I或300I)中的栅极通孔位置来确定一个或多个有效电阻值。
在一些实施例中，确定一个或多个有效电阻值包括以下文件中的一个或两个：应用在第16/294,735号美国专利申请中所讨论的方法和/或应用在以下文章中可以找到的分布式电阻模型(由Razavi,B、Yan,R、和Lee,K.F发表的“Impact of Distributed GateResistance on the Performance of MOS Devices”，来自于IEEE电路与系统-I汇刊：基本理论与应用,Vol.41,No.II,第750-754页)(1994年11月，下文中“Razavi”)，其全部内容结合于此作为参考。
在一些实施例中，生成参考电阻值包括生成电阻表，例如，以下参考图4所讨论的栅极电阻表400。在一些实施例中，生成电阻表包括组织多个电阻值以可通过一个或多个索引访问。在各个实施例中，一个或多个索引中的至少一个对应于栅极区尺寸，例如，栅极通孔沿着栅极宽度的定位。
图4示出了根据一些实施例的栅极电阻表400。在各个实施例中，栅极电阻表400表示电子文件或多个数据库入口。在一些实施例中，生成参考电阻值包括生成栅极电阻表400。
栅极电阻表400包括与栅极模型(例如，AC模型)相对应的多个电阻值Fmnl，该栅极模型应用于多个栅极通孔配置，例如，与IC布局图200L和/或IC布局图300L相对应的栅极通孔配置。在一些实施例中，应用栅极模型包括使用TCAD工具生成或修改栅极电阻表400。
栅极电阻表400包括以下讨论的三个索引I1[m]、I2[n]、和I3[l]，被配置为便于基于栅极通孔配置信息取回(retrieve，又称检索)栅极电阻值，例如，沿着宽度的一个或多个栅极通孔位置。在一些实施例中，确定以下关于操作140所讨论的第二栅极电阻值包括使用索引I1[m]、I2[n]、或I3[l]中的一个或多个从栅极电阻表400取回栅极电阻值。
栅极电阻表400包括多个子表400-1...400-L，每个子表包括电阻值Fmnl的子集。字母m、n、和l对应于相应的索引I1[m]:(1≤m≤M)、I2[n]:(1≤n≤N)和I3[l]:(1≤l≤L)，使得子表400-1包括对应于索引值I3[1]的电阻值，子表400-2包括对应于索引值I3[2]的电阻值，并且子表400-L包括对应于索引值I3[L]的电阻值。
多个子表400-1...400-L中的每个子表表示沿着顶行的索引I1[m]和沿着最左列的索引I2[n]，从而将相关电阻值配置为对应于索引值I1[m]的列和对应于索引值I2[n]的行。因此，多个子表400-1...400-L中的每个子表包括N行电阻值。
在子表400-1中，第一行包括对应于索引I1[m]的电阻值F111-FM11，具有在m＝1至M范围内的值，索引I2[n]具有值n＝1，并且索引I3[l]具有值l＝1。第二行包括对应于索引I1[m]的电阻值F121-FM21，具有在m＝1至M范围内的值，索引I2[n]具有n＝2，并且索引I3[l]具有值l＝1。第N行包括对应于索引I1[m]的电阻值F1N1-FMN1，具有在m＝1至M范围内的值，索引I2[n]具有值n＝N并且索引I3[l]具有值l＝1。
在子表400-2中，第一行包括对应于索引I1[m]的电阻值F112-FM12，具有在m＝1至M范围内的值，索引I2[n]具有值n＝1，并且索引I3[l]具有值l＝2。第二行包括对应于索引I1[m]的电阻值F122-FM22，具有在m＝1至M范围内的值，索引I2[n]具有n＝2，并且索引I3[l]具有值l＝2。第N行包括对应于索引I1[m]的电阻值F1N2-FMN2，具有在m＝1至M范围内的值，索引I2[n]具有值n＝N并且索引I3[l]具有值l＝2。
在子表400-L中，第一行包括对应于索引I1[m]的电阻值F11L-FM1L，具有在m＝1至M范围内的值，索引I2[n]具有值n＝1，并且索引I3[l]具有值l＝L。第二行包括对应于索引I1[m]的电阻值F12L-FM2L，具有在m＝1至M范围内的值，索引I2[n]具有n＝2，并且索引I3[l]具有值l＝L。第N行包括对应于索引I1[m]的电阻值F1NL-FMNL，具有在m＝1至M范围内的值，索引I2[n]具有值n＝N并且索引I3[l]具有值l＝L。
在各个实施例中，索引I1[m]或I2[n]中的一个或两个对应于沿着栅极区的宽度的一个或多个栅极通孔的位置。在各个实施例中，索引I1[m]或I2[n]中的一个或两个对应于基于多个栅极通孔位置相对于宽度的比率值。
在一些实施例中，索引I1[m]对应于以上参考图2A和图3A所讨论的距离D8与宽度W的比率的值。在一些实施例中，M＝11并且索引I1[m]具有距离D8与宽度W的比率的值0.0、0.1、0.2…1.0。
在一些实施例中，索引I2[n]对应于以上参考图3A所讨论的距离D9与宽度W的比率的值。在一些实施例中，N＝11并且索引I2[n]具有距离D9与宽度W的比率的值0.0、0.1、0.2…1.0。
在一些实施例中，具有相同值的索引I1[m]和索引I2[n]对应于图2A中所示的实施例，其中，IC器件包括单个栅极通孔VG1，并且具有不同值的索引I1[m]和索引I2[n]对应于图3A中所示的实施例，其中，IC器件包括栅极通孔VG1和VG2。
在一些实施例中，索引I3[l]对应于与以上参考图2A和图3A所讨论的有源区AR相对应的FinFET的鳍的数量。在一些实施例中，L＝5和索引I3[l]具有对应于有源区AR的FinFET的鳍的数量的值2...6。一些实施例中，索引I3[l]对应于沿着宽度W定位的栅极通孔的数量。
在各个实施例中，索引I1[m]包括小于或大于11的索引值M的数量，索引I2[n]包括小于或大于11的索引值N的数量，和/或索引I3[l]包括小于或大于5的索引值L的数量。
在图4所示的实施例中，多个子表400-1...400-L中的每个子表具有相同的格式。在各个实施例中，多个子表400-1...400-L中的一个或多个子表的格式不同于多个子表400-1...400-L中的一个或多个其他子表的格式。在一些实施例中，多个子表400-1...400-L中的一个或多个子表具有比两个索引更少或更多索引。在一些实施例中，对应于多个子表400-1...400-L中的给定子表的索引的数量相对于沿着栅极宽度(例如，以上参考图2A和图3A所讨论的宽度W)而定位的栅极通孔的数量而变化。
在一些实施例中，电阻值Fmnl对应于绝对电阻值。在一些实施例中，电阻值Fmnl对应于相对电阻值，例如，电阻因数表示与栅极区相对应的有效栅极电阻的分数。
在操作120，提取IC器件的栅极区的尺寸。尺寸包括栅极区的宽度和从宽度的第一末端至沿着宽度定位的栅极通孔的距离。宽度至少有源区的第一边缘延伸至有源区的第二边缘。在各个实施例中，宽度延伸越过有源区的第一边缘或第二边缘中的一个或两个。在一些实施例中，IC器件包括除了栅极通孔以外的一个或多个通孔，并且尺寸包括从宽度的第一末端至沿着宽度定位的一个或多个附加栅极通孔的一个或多个附加距离。
在一些实施例中，提取尺寸包括从IC器件的IC布局图和/或网表提取尺寸。在一些实施例中，提取尺寸包括接收IC布局图和/或网表。
在一些实施例中，除了能够从其中提取尺寸的IC布局图或网表之外，提取尺寸还包括接收IC器件信息。在各个实施例中，提取尺寸包括对接收信息执行一个或多个操作或者接收尺寸而不执行附加操作。
在一些实施例中，提取尺寸包括从以上参考图2A和图3A所讨论的IC布局图200L或300L中提取宽度W和距离D8。在一些实施例中，提取尺寸进一步包括从IC布局图300L提取距离D9。
在操作130处，接收对应于栅极区的第一栅极电阻值。第一栅极电阻值基于沿着宽度的栅极通孔的定位。在一些实施例中，第一栅极电阻值进一步基于沿着宽度的一个或多个附加栅极结构的定位。
在一些实施例中，接收第一栅极电阻值包括接收基于栅极区的直流(DC)模型的第一栅极电阻值。DC模型包括能够保持穿过相应栅极结构的介电层的电场的DC信号，表示为相应晶体管的电容和/或跨导。
在一些实施例中，DC模型包括DC信号，例如，具有与对应于IC器件的阈值电压相同的数量级的幅值的信号，该信号被施加给表示为集总电阻、分布式电阻或其组合的栅极结构。在各个实施例中，DC信号对应于逻辑信号、数字信号、偏置信号或其组合。在一些实施例中，接收第一栅极电阻值包括接收基于具有沿着宽度的均匀电压分布的DC信号的第一栅极电阻值。
在一些实施例中，接收第一栅极电阻值包括接收IC器件的网表。在一些实施例中，接收第一栅极电阻值包括接收以上参考图2B和图3B所讨论的RVG1、RVG2、RP4、RP5、RP5A、RP5B、RP6或RP7中的一个或多个的一个或多个电阻值。在一些实施例中，接收第一栅极电阻值包括接收基于以下参考图5A至图6I所讨论的栅极电阻模型500A-600I中的一个或多个的第一栅极电阻值。
在一些实施例中，接收第一栅极电阻值包括从IC器件设计系统所执行的应用接收第一栅极电阻值，例如，以下参考图7所讨论的IC器件设计系统700。在一些实施例中，接收第一栅极电阻值包括通过对IC器件设计系统执行应用确定第一栅极电阻值，例如，IC器件设计系统700。
图5A和图5B示出了根据一些实施例的相应的栅极电阻模型500A和500B。栅极电阻模型500A和500B是可用于通过假设均匀电压分布确定第一栅极电阻值的栅极电阻模型的非限制性示例。
栅极电阻模型500A和500B中的每个包括均在以上或以下参考图2A和图3A讨论的晶体管TX、电阻器Rdelta和对应于位置T的栅极端节点ND和NT，其中的每个。
栅极电阻模型500A包括栅极通孔GV1和GV2以及电阻器R1和R2，并且栅极电阻模型500B包括栅极通孔GV11、GV12、GV21、和GV22以及电阻器R11、R12、R21、和R22。栅极通孔GV1、GV2、GV11、GV12、GV21、和GV22表示栅极通孔与晶体管TX的栅极接触的位置，并且因此不包括栅极通孔电阻的表示。
在栅极电阻模型500A中，电阻器R1表示介于栅极通孔GV1和位置T之间的栅极部分的电阻，并且电阻器R2表示介于栅极通孔GV1和GV2之间的栅极部分的电阻。电压V1表示在栅极通孔GV1处的电压电平，并且电源V2表示位于栅极通孔GV2处电压电平。
在通过栅极通孔GV1单独地电连接晶体管TX的栅极的情况下，栅极电阻模型500A提供了介于栅极通孔GV1和通过栅极端节点ND表示的位置T之间的等于电阻器R1的第一栅极电阻值。通过假设穿过晶体管TX的栅极的均匀电压分布，电压V1和V2具有相同的电压电平。在通过栅极通孔GV1和GV2这两者电连接晶体管TX的栅极的情况下，具有相同的电压电平的电压V1和V2导致电阻器R2被忽略，并且从而栅极电阻模型500A提供介于栅极通孔GV1和位置T之间的等于电阻器R1的第一栅极电阻值。
基于均匀电压分布，在通过除了栅极通孔GV1和GV2之外的并且比栅极通孔GV1进一步远离位置T的一个或多个栅极通孔(未示出)电连接晶体管TX的的栅极的情况下，栅极电阻模型500A类似省略相应的电阻器并且提供等于电阻器R1的第一栅极电阻值。
因为栅极电阻模型500A提供了等于电阻器R1的第一栅极电阻值，所以在栅极通孔GV1定位在位置T处的情况会导致等于零值的电阻器R1，并且栅极模型500A提供等于零的第一栅极电阻值。
在栅极电阻模型500B中，电阻器R11表示介于栅极通孔GV11和位置T之间的栅极部分的电阻，并且电阻器R12表示介于栅极通孔GV11和GV12之间的栅极部分的电阻，电阻器R12表示介于栅极通孔GV21和位置T之间的栅极部分的电阻，并且电阻器R22表示介于栅极通孔GV21和GV22之间的栅极部分的电阻。电压V11表示在栅极通孔GV11处的电压电平，并且电源V12表示位于栅极通孔GV12处的电压电平，电压V21表示在栅极通孔GV21处的电压电平，并且电源V22表示位于栅极通孔GV22处的电压电平。
因为栅极通孔GV11和GV12和电阻器R11和R12的配置相对于位置T与栅极通孔GV1和GV2和电阻器R1和R2的配置相同，所以通过假设包括电压V11和V12的均匀电压分布，栅极电阻模型500B提供了电阻器R11作为通过栅极通孔GV11的电连接的电阻值，其中，栅极通孔GV11与比栅极通孔GV11进一步远离位置T的栅极通孔GV12和任何附加栅极通孔(未示出)结合在一起。
类似地，因为栅极通孔GV21和GV22和电阻器R21和R22的配置相对于位置T与栅极通孔GV1和GV2和电阻器R1和R2的配置相同，所以通过假设包括电压V21和V22的均匀电压分布，栅极电阻模型500B提供了电阻器R21作为通过栅极通孔GV21的电连接的电阻值，其中，栅极通孔GV21与比栅极通孔GV21进一步远离位置T的栅极通孔G22和任何附加栅极通孔(未示出)结合在一起。
在通过栅极通孔GV11和GV12电连接晶体管TX的栅极的多种情况下，栅极电阻模型500B由此提供了第一栅极电阻值，其中该第一栅极电阻值等于并联的电阻器R11和R12。这样的多种情况包括通过栅极通孔GV21、GV22、或者比相应的栅极通孔GV11或GV12进一步远离位置T的任何附加栅极通孔中的一个或多个进一步电连接晶体管TX的栅极。
在栅极通孔GV11或GV12中的任一个定位在位置T的情况下，电阻器R11或R12中的相应一个具有零电阻值，并且栅极模型500B由此提供等于零的第一栅极电阻值。
在操作140中，确定第二栅极电阻值。在各个实施例中，确定第二栅极电阻值包括：基于栅极区尺寸进行一种或多种计算；从参考电阻值取回第二栅极电阻值信息，例如，以下参考图4所讨论的栅极电阻表400；或者其组合。
在各个实施例中，确定第二栅极电阻值是基于将AC模型应用于IC布局图，例如，以上参考图2A和图3A所讨论的IC布局图200L或300L。在一些实施例中，确定第二栅极电阻值是基于以下参考图6A至图6I所讨论的栅极电阻模型600A-600I中的一个或多个。
第二栅极电阻值是基于包括栅极区宽度和沿着宽度的栅极通孔的定位的栅极区尺寸，例如，通过从宽度的第一末端至栅极通孔的距离定义该栅极区尺寸。在一些实施例中，第二栅极电阻值进一步基于沿着宽度的一个或多个附加栅极通孔的一个或多个定位，通过从宽度的第一末端至一个或多个附加栅极通孔的一个或多个附加距离来定义该定位。
确定第二栅极电阻值包括第二栅极电阻值大于第一栅极电阻值或第二栅极电阻值等于或小于第一栅极电阻值。
在确定第二栅极电阻值包括基于栅极区尺寸执行进行一种或多种计算的实施例中，以上文中关于在操作110中生成参考电阻值的所讨论的确定一个或多个有效电阻值的方式来执行确定第二栅极电阻值。
在确定第二栅极电阻值包括从参考电阻值取回第二栅极电阻值的一些实施例中，确定第二栅极电阻值包括从文件或数据库中的至少一个取回第二栅极电阻值。在一些实施例中，确定第二栅极电阻值包括从以上参考图4所讨论的栅极电阻表400取回第二栅极电阻值。
在一些实施例中，从表中取回第二栅极电阻值包括使用一个或多个索引访问表，例如，以上关于图4所讨论的索引I1[m]、I2[n]、或I3[l]中的一个或多个。在一些实施例中，使用索引包括计算距离与宽度的比率，其中，距离定义为从宽度的第一边缘至沿着宽度的给定栅极通孔。在一些实施例中，使用索引包括使用以上参考图2A和图3A所讨论的距离D8或D9和宽度W中的一个或两个访问表。在各个实施例中，使用索引包括生成与鳍数量和/或栅极通孔数量相对应的索引值。
在一些实施例中，确定第二栅极电阻值包括取回绝对电阻值。在一些实施例中，确定第二栅极电阻值包括取回电阻因数并例如通过由取回的电阻因数划分有效栅极电阻值而将电阻因数应用于电阻值。
在一些实施例中，确定第二栅极电阻值包括基于栅极通孔比多个栅极通孔中另一栅极通孔更接近预定位置(例如，宽度的中心)，从多个栅极通孔中选择栅极通孔。在一些实施例中，确定第二栅极电阻值包括基于第一栅极通孔和第二栅极通孔是多个栅极通孔中最接近预定位置的栅极通孔选择第一栅极通孔和第二栅极通孔。在一些实施例中，确定第二栅极电阻值包括基于第一栅极通孔是多个栅极通孔中的在第一方向上最接近预定位置的栅极通孔，并且第二栅极通孔是多个栅极通孔中的在与第一方向相对第二方向上最接近预定位置的栅极通孔，选择第一栅极通孔和第二栅极通孔。在一些实施例中，预定位置是以上参考图2A至图3B、图5A讨论的和以下参考图6A至图6I所讨论的位置T。
图6A至图6I示出了根据一些实施例的相应栅极电阻模型600A-600I。栅极电阻模型600A-600I是可用于确定第二栅极电阻值大于第一栅极电阻值或第二栅极电阻值等于或小于第一栅极电阻值的栅极电阻模型的非限制性示例。栅极电阻模型600A-600I中的每个对应于网表，并且基于包括栅极通孔GV1-GV6中的一个或多个的IC器件配置。栅极通孔配置类似于以上参考图2A和图3A所讨论的IC布局图200L和300L中所示的栅极通孔配置，并且为了简洁的目的，没有示出相应的IC布局图。
栅极电阻模型600A-600I中的每个包括：以上参考图2至图3B、图5A和图5B所讨论的总体地对应于多晶硅区P2-P6的栅极区G和位置T，和以上参考图5A所讨论的栅极通孔GV1和电阻器R1。除了栅极区G、位置T、栅极通孔GV1、和电阻器R1之外，栅极电阻模型600B-600I中的每个包括栅极通孔GV2-GV6和/或电阻器R2-R6中的一个或多个。
以上文参考图5A和图5B所讨论的方式，栅极通孔GV1-GV6中的每个表示栅极通孔接触栅极区G的位置并且因此不包括栅极通孔电阻的表示。电阻器R1-R6中的每个表示位于相应的栅极通孔GV1-GV6和相邻的栅极通孔或位置T之间的栅极部分的电阻。
如以上所讨论的，栅极电阻模型600A-600I中的每个对应于通过以上参考图5A和图5B所讨论的栅极电阻模型500A或500B所提供的第一栅极电阻值，和第二栅极电阻值，其中，基于栅极区G的栅极通孔GV1-GV6中的一个或多个的定位由以上参考图4所讨论的栅极电阻表400来确定第二栅极电阻值。在一些实施例中，用于访问栅极电阻表400的一个或多个索引是基于以上参考图2A和图3A所讨论的距离D8和D9中的一个或两个以及宽度W。
在图6A中，栅极电阻模型600A包括通过栅极通孔GV1单独电连接的栅极区G。由此作为电阻器R1提供第一栅极电阻值，并且通过基于栅极通孔GV1相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV1对应于距离D8，并且索引I1[m]的值是基于距离D8与宽度W的比率。
在图6B中，栅极电阻模型600B包括通过栅极通孔GV1和GV2电连接的栅极区G，其中，栅极通孔GV2位于栅极通孔GV1和位置T之间。由此作为电阻器R2提供第一栅极电阻值并且通过基于栅极通孔GV1和GV2中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV1或GV2中的一个对应于距离D8，索引I1[m]的值是基于距离D8与宽度W的比率，栅极通孔GV1或GV2中的另一个对应于距离D9，并且索引I2[n]的值基于距离D9与宽度W的比率。
在图6C中，栅极电阻模型600C包括通过栅极通孔GV1和GV2电连接的栅极区G，其中，位置T位于栅极通孔GV1和GV2之间。由此作为并联的电阻器R1和电阻器R2提供第一栅极电阻值，并且通过基于栅极通孔GV1和GV2中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV1或GV2中的一个对应于距离D8，索引I1[m]的值是基于距离D8与宽度W的比率，栅极通孔GV1或GV2中的另一个对应于距离D9，并且索引I2[n]的值基于距离D9与宽度W的比率。
在图6D中，栅极电阻模型600D包括通过栅极通孔GV1和GV2电连接的栅极区G，其中，栅极通孔GV2定位于位置T处。由此作为0提供第一栅极电阻值，并且通过基于栅极通孔GV1和GV2中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV1或GV2中的一个对应于距离D8，并且索引I1[m]的值基于距离D8与宽度W的比率，栅极通孔GV1或GV2中的另一个对应于距离D9，并且索引I2[n]的值基于距离D9与宽度W的比率。
在图6E中，栅极电阻模型600E包括通过栅极通孔GV1-GV3电连接的栅极区G，其中，栅极通孔GV2定位于栅极通孔GV1和GV3之间，并且栅极通孔GV3定位于栅极通孔GV2和位置T。由此作为电阻器R3提供第一栅极电阻值。通过选择栅极通孔GV2和GV3作为最接近位置T的栅极通孔，通过基于栅极通孔GV2和GV3中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV2或GV3中的一个对应于距离D8，索引I1[m]的值是基于距离D8与宽度W的比率，栅极通孔GV2或GV3在的另一个对应于距离D9，并且索引I2[n]的值是基于距离D9与宽度W的比率。
在图6F中，栅极电阻模型600F包括通过栅极通孔GV1-GV3和GV6电连接的栅极区G，其中，栅极通孔GV2位于栅极通孔GV1和GV3之间，栅极通孔GV3位于栅极通孔GV2和位置T之间，并且位置T位于栅极通孔GV3和GV6之间。由此作为并联的电阻器R3和电阻器R6提供第一栅极电阻值。通过选择栅极通孔GV3作为在位置T的左侧最接近位置T的栅极通孔，并且选择栅极通孔GV6作为在位置T的右侧最接近位置T的栅极通孔，通过基于栅极通孔GV3和GV6中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV3或GV6中的一个对应于距离D8，索引I1[m]的值是基于距离D8与宽度W的比率，栅极通孔GV3或GV6中的另一个对应于距离D9，并且索引I2[n]的值是基于距离D9与宽度W的比率。
在图6G中，栅极电阻模型600G包括通过栅极通孔GV1-GV6电连接的栅极区G，其中，栅极通孔GV2定位于栅极通孔GV1和GV3之间，栅极通孔GV3定位于栅极通孔GV2和位置T，位置T定位于栅极通孔GV3和GV4之间，栅极通孔GV4定位于位置T和栅极通孔GV5之间，并且栅极通孔GV5定位于栅极通孔GV4和GV6之间。由此作为并联的电阻器R3和电阻器R4提供第一栅极电阻值。通过选择栅极通孔GV3作为在位置T的左侧最接近位置T的栅极通孔，并且选择栅极通孔GV4作为在位置T的右侧最接近位置T的栅极通孔，通过基于栅极通孔GV3和GV4中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV3或GV4中的一个对应于距离D8，索引I1[m]的值是基于距离D8与宽度W的比率，栅极通孔GV3或GV4中的另一个对应于距离D9并且索引I2[n]的值是基于距离D9与宽度W的比率。
在图6H中，栅极电阻模型600H包括通过栅极通孔GV1-GV3电连接的栅极区G，其中，栅极通孔GV2定位于栅极通孔GV1和GV3之间，并且栅极通孔GV3定位在位置T处。由此作为零提供第一栅极电阻值。通过选择栅极通孔GV2和GV3作为最接近位置T的栅极通孔，通过基于栅极通孔GV2和GV3中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV2或GV3中的一个对应于距离D8，索引I1[m]的值是基于距离D8与宽度W的比率，栅极通孔GV3或GV4中的另一个对应于距离D9并且索引I2[n]的值是基于距离D9与宽度W的比率。
在图6I中，栅极电阻模型600I包括通过栅极通孔GV1-GV5电连接的栅极区G，其中，栅极通孔GV2定位于栅极通孔GV1和GV3之间，栅极通孔GV3定位于位置T处，并且栅极通孔GV4定位于位置T和栅极通孔GV5之间。由此作为零提供第一栅极电阻值。通过选择栅极通孔GV3作为在位置T的任一侧最接近位置T的栅极通孔，并且选择栅极通孔GV2或GV4(GV2/GV4)中的一个作为在位置T的相应的左侧或右侧最接近位置T的栅极通孔，通过基于栅极通孔GV3和GV2/GV4中的每个相对于栅极区G的宽度的定位生成索引值来确定第二栅极电阻值。在一些实施例中，栅极通孔GV3或GV2/GV4中的一个对应于距离D8，索引I1[m]的值是基于距离D8与宽度W的比率，栅极通孔GV3或GV2/GV4中的另一个对应于距离D9并且索引I2[n]的值是基于距离D9与宽度W的比率。
在操作150中，在一些实施例中，基于第一栅极电阻值和第二栅极电阻值更新网表。在一些实施例中，更新网表包括将栅极端节点和电阻器添加至网表，例如，以上参考图2B和图3B所讨论的栅极端节点ND和电阻器Rdelta。网表包括与沿着栅极区的宽度的预定位置相对应的第一栅极端节点，例如，宽度的中心。在一些实施例中，网表包括与沿着以上参考图2B和图3B所讨论的栅极电阻模型200M1或300M1中的宽度W的位置T相对应的栅极端节点NT。
在第二栅极电阻值等于或小于第一栅极电阻值的多种情况下，在各个实施例中，更新网表包括保留网表未改变，或添加或修改与确定第二栅极电阻值等于或小于第一栅极电阻值相对应的网表状态指示器。在各个实施例中，第二栅极电阻值等于或小于第一栅极电阻值的多种情况下，更新网表包括保持IC布局图未改变，或者添加或修改与确定第二栅极电阻值等于或小于第一栅极电阻值相对应的IC布局图状态指示器。
在第二栅极电阻值大于第一栅极电阻值的多种情况下，更新网表包括添加与预定位置相对应的第二栅极端节点，并且在第一栅极端节点和第二栅极端节点之间添加电阻器。电阻器具有基于从第二栅极电阻值减去第一栅极电阻值之差值的电阻值。
在一些实施例中，电阻器的电阻值等于从第二栅极电阻值减去第一栅极电阻值之差。在这样的实施例中，添加电阻器至网表将总电阻至增加至等于第二栅极电阻值的值。
在一些实施例中，电阻器具有等于从第二栅极电阻值减去第一栅极电阻值之差并且与另一值结合的电阻值，例如，缩放因数、权重或偏移。在这样的实施例中，添加电阻器至网表将总栅极电阻增加至除了第二栅极电阻值之外的值，例如，以补偿排除第二栅极电阻值确定之外的栅极通孔。
在一些实施例中，添加第二栅极端节点包括在位置T处添加栅极端节点ND，并且添加电阻器包括添加电阻器Rdelta，其中每个均在以上参考图2B、图3B、图5A和图5B进行了讨论。在一些实施例中，添加电阻器Rdelta包括添加具有电阻值的电阻器Rdelta，其中，该电阻值基于根据图6A至图6I所述的多个实施例所确定的第一栅极电阻值和第二栅极电阻值中的至少一个。在一些实施例中，添加电阻器Rdelta包括添加具有从第二栅极电阻值减去第一栅极电阻值之差的电阻值的电阻器Rdelta，其中，第二栅极电阻值根据图6A至图6I所述的多个实施例而确定，并且第一栅极电阻值根据图6A至图6I所述的多个实施例而确定。
在一些实施例中，添加第二栅极端节点和电阻器包括使用栅极电阻模型200M2代替以上参考图2B所讨论的栅极电阻模型200M1。在一些实施例中，通过使用栅极电阻模型200M2代替栅极电阻模型200M1，通过栅极通孔VG1电连接的晶体管TX的有效栅极电阻从电阻器RP4的第一栅极电阻值增加至电阻器RP4+Rdelta的第二栅极电阻值。因为栅极电阻模型200M1和200M2具有用于串联的电阻器RVG1至RP7的等效拓扑结构，所以通过使用栅极电阻模型200M2代替栅极电阻模型200M1没有改变IC布局图200L的建模DC性能。
在一些实施例中，添加第二栅极端节点和电阻器包括使用以上参考图3B所讨论的栅极电阻模型300M2代替栅极电阻模型300M1。在一些实施例中，通过使用栅极电阻模型300M2代替栅极电阻模型300M1，通过栅极通孔VG1和VG2电连接的晶体管TX的有效栅极电阻从并联的电阻器RP4和电阻器RP5A的第一栅极电阻值增加至(并联的电阻器RP4和电阻器RP5A)+Rdelta的第二栅极电阻值。因为栅极电阻模型300M1和300M2具有用于电阻器RVG1、RVG2、和RP4至RP7的等效拓扑结构，所以通过使用栅极电阻模型300M2代替栅极电阻模型300M1没有改变IC布局图300L的建模的DC性能。
通过有条件地添加第二栅极端节点和电阻器，网表根据需要更新为包括基于除了栅极区的第一模型(例如，默认模型和/或DC模型)之外的诸如AC模型的模型的电阻值。在一些实施例中，通过有条件地添加第二栅极端节点和电阻器，网表被更新为补偿以下多种情况：第一模型提供低于相应的IC器件的期望值的电阻值，例如，零。
通过添加第二栅极端节点和电阻器至与预定位置相对应的第一端节点，例如，在串联配置中包括晶体管的应用中，更新网表而没有改变用于对DC性能进行建模的拓扑结构。
在一些实施例中，更新网表包括将网表存储在存储器件中。在各个实施例中，将网表存储在存储器件中包括将网表存储在非易失性计算机可读存储器或诸如数据库的单元库中和/或包括将网表存储在网络上。在一些实施例中，网表存储在存储器件中包括使用以下参考图7所讨论的IC器件设计系统700存储网表。
在操作160处，在一些实施例中，第一栅极电阻值和第二栅极电阻值用于确定IC布局图是否符合设计规范。在各个实施例中，使用第一栅极电阻值和第二栅极电阻包括使用第二栅极电阻值大于第一栅极电阻值或者使用第二栅极电阻值等于或小于第一栅极电阻值。
在一些实施例中，第一栅极电阻值和第二栅极电阻值包括使用与IC布局图相对应的网表。在各个实施例中，第一栅极电阻值和第二栅极电阻值包括使用未改变的网表或者在添加第二栅极端节点和电阻器之后的网表。
在一些实施例中，确定IC布局图是否符合设计规范包括基于IC布局图进行仿真。在一些实施例中，进行仿真包括对与IC布局图相对应的IC器件进行AC仿真，其中，AC仿真使用电阻器。在一些实施例中，进行仿真包括对与IC布局图相对应的IC器件进行DC仿真，其中，DC仿真与电阻器无关。
在各个实施例中，设计规范包括增益、速度、噪声性能、暂态相应时间、截止频率或通过栅极电阻潜在地影响的IC器件的其他特征。
在操作170处，在一些实施例中，响应于确定IC布局图不符合设计规范，修改IC布局图。在各个实施例中，修改IC布局图包括以下操作中的一个或多个：改变沿着宽度的一个或多个栅极通孔的位置或者在IC布局图中包括沿着宽度的一个或多个附加栅极通孔。
在一些实施例中，修改IC布局图包括修改与IC布局图相对应的网表。
在操作180处，在一些实施例中，IC布局图存储在存储器件中。在各个实施例中，IC布局图存储在存储器件中包括将IC布局图存储在非易失性计算机可读存储器或例如数据库的单元库和/或将IC布局图存储在网络上。在一些实施例中，IC布局图存储在存储器件中包括使用以下参考图7所讨论的IC器件设计系统700。
在操作190处，在一些实施例中，制造一个或多个半导体掩模的至少一个或半导体IC的层中的至少一个部件，或者基于IC布局图执行一个或多个制造操作。下文中参考图8讨论了制造一个或多个半导体掩模或者半导体IC的层中的至少一个部件并且基于IC布局图执行诸如一个或多个光刻曝光的一个或多个制造操作。
通过执行方法100的一些或全部操作，在获取第一建模栅极电阻之后，IC器件的第二建模栅极电阻被确定，并且用于验证第一建模栅极电阻足够大或者更新网表以相应地增加第一建模栅极电阻，从而与不包括确定第二建模栅极电阻值的栅极电阻模型方法相比较，改善了精度并且避免低估栅极电阻值。
因为改善精度并避免低估栅极电阻值用于减小IC布局修改的数量，所以与基于不包括确定第二建模栅极电阻值的方法制造的IC器件相比更高效地基于方法100制造IC器件。
图7是根据一些实施例的IC器件设计系统700的框图。根据一些实施例，使用IC器件设计系统700可实施以上参考图1所讨论的方法100的一个或多个操作。在一些实施例中，IC器件设计系统700是EDA系统。
在一些实施例中，IC器件设计系统700是包括硬件处理器702和非暂时性的计算机可读存储介质704的计算设备。除此之外，非暂时性的计算机可读存储介质704编码有，即，存储计算机程序代码706，即可执行指令集合。通过硬件处理器702执行指令706表示(至少部分)IC器件设计系统，其中，该IC器件设计系统实施例如以上参考图1讨论的方法100的部分或全部(下文中，所提及的工艺和/或方法)。
处理器702通过总线708电连接至计算机可读存储介质704。处理器702也通过总线708电连接至I/O接口710。网络接口712也通过总线708电连接至处理器702。网络接口712连接至网络714，从而使得处理器702和非暂时性计算机可读存储介质704能够通过网络714连接至外部元件。处理器702配置为执行编码在非暂时性计算机可读存储介质704中的计算机程序代码706，以使得IC器件设计系统700可用于实施所提出的工艺和/或方法中的部分或全部操作。在一个或多个实施例中，处理器702是中央处理单元(CPU)、多处理器、分布式处理系统、专用集成电路(ASIC)和/或合适的处理单元。
在一个或多个实施例中，非暂时性计算机可读存储介质704是电子的、磁性的、光学的、电磁的、红外的和/或半导体的系统(或装置或器件)。例如，非暂时性计算机可读存储介质704包括半导体或固相存储器、磁带、可移动计算机软盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和/或光盘。在使用光盘的一个或多个实施例中，非暂时性计算机可读存储介质704包括只读光盘存储器(CD-ROM)、读/写光盘(CD-R/W)和/或数字视频光盘(DVD)。
在一些实施例中，非暂时性计算机可读存储介质704存储计算机程序代码706，该计算机程序代码配置为使IC器件设计系统700可用于实施所提出的工艺和/或方法的部分或全部操作。在一个或多个实施例中，非暂时性计算机可读存储介质704还存储便于所提出的工艺和/或方法的部分或全部操作的信息。在一个或多个实施例中，非暂时性计算机可读存储介质704存储以上参考图1至图6I的方法所讨论的至少一个电阻值720、网表722、IC布局图724或至少一个设计规范726中的一个或组合。
IC器件设计系统700包括I/O接口710。I/O接口710连接至外部电路。在各种实施例中，I/O接口710包括用于向处理器702传达信息和命令和/或从处理器702传达信息和命令的键盘、小型键盘、鼠标、轨迹球、触控板、显示器、触摸屏和/或光标方向键中的一个或组合。
IC器件设计系统700还包括连接至处理器702的网络接口712。网络接口712允许IC器件设计系统700与网络714通信，其中一个或多个其他计算机系统连接至该网络。网络接口712包括无线网络接口，诸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA；或有线网络接口，诸如ETHERNET、USB或IEEE-1364。在一个或多个实施例中，在两个或多个系统700中实施所提出的工艺和/或方法的部分或全部操作。
IC器件设计系统700配置为通过I/O接口710接收信息。通过I/O接口710接收的信息包括至少一个电阻值、至少一个网表、至少一个IC布局图或至少一个设计规则和/或通过处理器702处理的其他参数中的一个或组合。该信息通过总线708传送至处理器702。IC器件设计系统700配置为通过I/O接口710发送和/或接收与用户接口相关的信息。
在一些实施例中，所提出的工艺和/或方法的部分或全部操作实现为用于由处理器执行的独立软件应用。在一些实施例中，所提出的工艺和/或方法的部分或全部操作实现为作为额外的软件应用的部分的软件应用。在一些实施例中，所提出的工艺和/或方法的部分或全部操作实现为软件应用的插件。在一些实施例中，所提出的工艺和/或方法中的至少一个实现为作为EDA工具的部分的软件应用。在一些实施例中，使用诸如可从CADENCEDESIGN SYSTEMS,Inc.获得的诸如
Figure BDA0002048582770000251
的工具或另一合适的布局生成工具生成包括IC布局图。
在一些实施例中，工艺实现为存储在非暂时性计算机可读记录介质中的程序的功能。非暂时性计算机可读记录介质的示例包括但不限于外部/可移除的和/或内部/内置存储单元或内存单元，例如，诸如DVD的光盘、诸如硬盘的磁盘、诸如ROM、RAM、存储卡等的半导体存储器中的一个或多个。
通过可用于实施以上参考图1至图6I所讨论的方法100中的一个或多个操作，IC器件设计系统700和诸如非暂时性计算机记录介质704的非暂时性计算机可读记录介质能够实现以上参考图100所讨论的益处。
图8是根据一些实施例的IC制造系统800和与其相关的IC制造流程的框图。在一些实施例中，基于布局图，使用制造系统800制造(A)一个或多个半导体掩模或(B)半导体集成电路层中的至少一个部件中的至少一个。
在图8中，IC制造系统800包括在设计、开发和制造周期中彼此相互作用的实体(诸如设计室820、掩模室830和IC制造厂/制造者(“fab”)850)，和/或与制造IC器件860有关的服务。通过通信网络连接系统800中的实体。在一些实施例中，通信网络是单个网络。在一些实施例中，通信网络是诸如内联网和因特网的各种不同的网络。通信网络包括有线和/或无线通信信道。每个实体与一个或多个其他实体相互作用并向一个或多个其他实体提供服务和/或从一个或多个其他实体接收服务。在一些实施例中，设计室820、掩模室830和IC制造厂850中的两个或多个由单个较大公司拥有。在一些实施例中，设计室820、掩模室830和IC制造厂850中的两个或多个共存于共同设施中并且使用公共资源。
设计室(或设计团队)820基于以上参考图1至图6I所讨论的方法100而生成IC设计布局图822。IC设计布局图822包括各种几何图案，几何图案对应于构成要制造的IC器件860的各种部件的金属、氧化物或半导体层的图案。各层结合以形成各种IC部件。例如，IC设计布局图822的部分包括要形成在半导体衬底(诸如硅晶圆)中的各个IC部件，诸如有源区、栅电极、源极和漏极、层间互连的金属线或通孔和用于接合焊盘的开口，以及设置在半导体衬底上的各种材料层。设计室820实施以上参考图1至图6I所讨论的适当的设计过程以形成IC设计布局图822。设计过程包括逻辑设计、物理设计或放置和布线中的一个或多个。IC设计布局图822呈现为具有几何图案信息的一个或多个数据文件。例如，可以以GDSII文件格式或DFII文件格式表示IC设计布局图822。
掩模室830包括数据准备832和掩模制造844。掩模室830使用IC设计布局图822制造用于根据IC设计布局图822制造IC器件860的各个层的一个或多个掩模845。掩模室830实施掩模数据制备832，其中，IC设计布局图822转换为代表性数据文件(“RDF”)。掩模数据制备832向掩模制造844提供RDF。掩模制造844包括掩模写入器。掩模写入器将RDF转换为诸如掩模(掩模版)845或半导体晶圆853的衬底上的图像。IC设计布局图822由掩模数据制备832操作以符合掩模写入器的特定特性和/或IC制造者850的要求。在图8中，掩模数据制备832和掩模制造844示出为单独的元件。在一些实施例中，掩模数据制备832和掩模制造844可以统称为掩模数据制备。
在一些实施例中，掩模数据制备832包括光学邻近校正(OPC)，其使用光刻增强技术来补偿图像误差，诸如可能由衍射、干涉、其他工艺效应等引起的图像误差。OPC调整IC设计布局图822。在一些实施例中，掩模数据制备832还包括分辨率增强技术(RET)，诸如离轴照明、亚分辨率辅助特征、相移掩模、其他合适的技术等或它们的组合。在一些实施例中，还使用反向光刻技术(ILT)，其将OPC视为反向成像问题。
在一些实施例中，掩模数据制备832包括掩模规则检查器(MRC)，其中，该掩模规则检查器(MRC)利用包括特定的几何和/或连接限制的掩模创建规则组检查已经经历了OPC中的工艺的IC设计布局图822，以确保足够的裕度，从而解决半导体制造工艺中的变化性等。在一些实施例中，MRC修改IC设计布局图822以补偿掩模制造844期间的限制，这可以取消OPC实施的部分修改以满足掩模创建规则。
在一些实施例中，掩模数据制备832包括光刻工艺检查(LPC)，其模拟将由IC制造者850实施的处理以制造IC器件860。LPC基于IC设计布局图822模拟该处理以创建诸如IC器件860的模拟制造的器件。LPC模拟中的处理参数可以包括与IC制造周期的各个工艺相关的参数，与用于制造IC的工具相关的参数和/或制造工艺的其他方面。LPC考虑了各种因素，诸如空间图像对比度、焦点深度(“DOF”)、掩模误差增强因子(“MEEF”)、其他合适因素等或它们的组合。在一些实施例中，在通过LPC创建模拟制造的器件之后，如果模拟器件的形状不够接近而无法满足设计规则，则将重复OPC和/或MRC以进一步改进IC设计布局图822。
应当理解，为了简明，已经简化了掩模数据制备832的上述描述。在一些实施例中，数据制备832包括诸如逻辑操作(LOP)的额外的特征以根据制造规则修改IC设计布局图822。此外，可以以各种不同的顺序执行在数据制备832期间应用于IC设计布局图822的工艺。
在掩模数据制备832之后并且在掩模制造844期间，基于修改的IC设计布局图822制造掩模845或掩模组845。在一个实施例中，掩模制造844包括基于IC设计布局图822实施一个或多个光刻曝光。在一些实施例中，电子束(e束)或多个电子束的机制用于基于修改的IC设计布局图822在掩模(光掩模或掩模版)845上形成图案。可以采样各种技术来形成掩模845。在一些实施例中，使用二进制技术形成掩模845。在一些实施例中，掩模图案包括不透明区和透明区。用于曝光已经涂覆在晶圆上的图像敏感材料层(例如光刻胶)的辐射束(诸如紫外(UV)束)被不透明区阻挡并透过透明区。在一个实例中，掩模845的二元掩模版本包括透明衬底(例如，石英玻璃)和涂覆在二元掩模的不透明区中的不透明材料(例如，铬)。在另一实例中，使用相移技术形成掩模845。在掩模845的相移掩模(PSM)版本中，形成在相移掩模上的图案的各个部件配置为具有适当的相位差以提高分辨率和成像质量。在各个实例中，相移掩模可以是衰减型PSM或交替型PSM。通过掩模制造844所生成的掩模用于各个工艺中。例如，这种掩模可以用于离子注入工艺中以在半导体晶圆853中形成各种掺杂区，用于蚀刻工艺中以在半导体晶圆853中形成各种蚀刻区，和/或用于其他合适的工艺中。
IC制造者850包括晶圆制造852。IC制造者850是IC制造企业，其包括用于制造各种不同IC产品的一个或多个制造设备。在一些实施例中，IC制造者850是半导体代工厂。例如，可以存在用于多个IC产品的前段制造(前段制程(FEOL)制造)的制造设备，而第二制造设备可以提供用于IC产品的互连和封装的后段制造(后段制程(BEOL)制造)，以及第三制造设备可以为代工企业提供其他服务。
IC制造者850使用由掩模室830制造的掩模(或多个掩模)845来制造IC器件860。因此，IC制造者850至少间接地使用IC设计布局图822来制造IC器件860。在一些实施例中，使用掩模(或多个掩模)845由IC制造者850制造半导体晶圆853以形成IC器件860。在一些实施例中，IC制造包括至少间接基于IC设计布局图822执行一个或多个光刻曝光。半导体晶圆853包括具有形成在其上的材料层的硅衬底或其他适当的衬底。半导体晶圆853还包括各种掺杂区、介电部件、多层互连件等中的一个或多个(在后续的制造步骤中形成)。
例如，在以下专利中发现关于集成电路(IC)制造系统(例如，图8的系统800)以及与其相关联的IC制造流程的细节：于2016年2月9日授权的第9,256,709号美国专利、于2015年10月1日发表的美国预授权出版号为20150278429的美国专利、于2014年2月6日发表的美国预授权出版号为20140040838的美国专利以及于2007年8月21日授权的第7,260,442号美国专利，其每个专利的全部内容结合于此作为参考。
在一些实施例中，生成集成电路(IC)器件的网表的方法包括：提取所述集成电路器件的栅极区的尺寸，所述尺寸包括：所述栅极区的宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及距离，所述距离从所述宽度的第一末端至沿着所述宽度定位的栅极通孔；接收对应于所述栅极区的第一栅极电阻值；基于所述距离和所述宽度确定第二栅极电阻值；以及基于所述第一栅极电阻值和所述第二栅极电阻值更新所述网表。在一些实施例中，确定所述第二栅极电阻值包括所述第二栅极电阻值大于所述第一栅极电阻值，所述网表包括对应于沿着所述宽度的位置的第一栅极端节点，以及更新所述网表包括：添加对应于所述位置的第二栅极端节点；以及将电阻器添加在所述第一栅极端节点和所述第二栅极端节点之间。在一些实施例中，添加所述电阻器包括：添加具有基于从所述第二栅极电阻值减去所述第一栅极电阻值之差的电阻值的电阻器。在一些实施例中，接收所述第一栅极电阻值包括接收基于所述栅极区的直流(DC)模型的所述第一栅极电阻值。在一些实施例中，确定所述第二栅极电阻值包括基于所述栅极区的交流(AC)模型确定所述第二栅极电阻值。在一些实施例中，确定所述第二栅极电阻值包括基于所述距离访问电阻表。在一些实施例中，所述栅极通孔是第一栅极通孔，所述距离是第一距离，所述尺寸还包括从所述第一末端至沿着所述宽度定位的第二栅极通孔的第二距离，以及确定所述第二栅极电阻值包括进一步基于所述第二距离访问所述电阻表。在一些实施例中，所述栅极通孔是沿着所述宽度定位的多个栅极通孔中的第一栅极通孔，以及确定所述第二栅极电阻值进一步基于从所述第一末端至所述多个栅极通孔中的第二栅极通孔的另一距离。在一些实施例中，确定所述第二栅极电阻值包括：基于所述第一栅极通孔和所述第二栅极通孔是所述多个栅极通孔中的最接近沿着所述宽度的位置的栅极通孔并介于所述第一边缘和所述第二边缘之间，从所述多个栅极通孔中选择所述第一栅极通孔和所述第二栅极通孔。
在实施例中，确定所述第二栅极电阻值包括所述第二栅极电阻值大于所述第一栅极电阻值，所述网表包括对应于沿着所述宽度的位置的第一栅极端节点，以及更新所述网表包括：添加对应于所述位置的第二栅极端节点；以及将电阻器添加在所述第一栅极端节点和所述第二栅极端节点之间。
在实施例中，添加所述电阻器包括：添加具有基于从所述第二栅极电阻值减去所述第一栅极电阻值之差的电阻值的电阻器。
在实施例中，接收所述第一栅极电阻值包括接收基于所述栅极区的直流(DC)模型的所述第一栅极电阻值。
在实施例中，确定所述第二栅极电阻值包括基于所述栅极区的交流(AC)模型确定所述第二栅极电阻值。
在实施例中，确定所述第二栅极电阻值包括基于所述距离访问电阻表。
在实施例中，所述栅极通孔是第一栅极通孔，所述距离是第一距离，所述尺寸还包括从所述第一末端至沿着所述宽度定位的第二栅极通孔的第二距离，以及确定所述第二栅极电阻值包括进一步基于所述第二距离访问所述电阻表。
在实施例中，所述栅极通孔是沿着所述宽度定位的多个栅极通孔中的第一栅极通孔，以及确定所述第二栅极电阻值进一步基于从所述第一末端至所述多个栅极通孔中的第二栅极通孔的另一距离。
在实施例中，确定所述第二栅极电阻值包括：基于所述第一栅极通孔和所述第二栅极通孔是所述多个栅极通孔中的最接近沿着所述宽度的位置的栅极通孔并介于所述第一边缘和所述第二边缘之间，从所述多个栅极通孔中选择所述第一栅极通孔和所述第二栅极通孔。
在一些实施例中，一种集成电路(IC)布局图生成系统，包括：处理器；以及非暂时性计算机可读介质，包括用于一个或多个程序的计算机程序代码，所述非暂时性计算机可读介质和所述计算机程序代码配置为通过所述处理器使所述系统：接收集成电路器件的布局图，所述集成电路布局图包括：栅极区，具有宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及栅极通孔，沿着所述宽度定位在距所述栅极区的第一末端的距离处；基于所述栅极通孔沿着所述宽度的定位确定第一栅极电阻值；确定基于所述距离和所述宽度的第二栅极电阻值大于所述第一栅极电阻值；以及将电阻器添加至与所述栅极区相对应的网表，其中，所述电阻器具有基于所述第一栅极电阻值和所述第二栅极电阻值之间的差值的值。在一些实施例中，所述计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统通过假设沿着所述宽度的均匀电压分布来确定所述第一栅极电阻值。在一些实施例中，所述计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统配置为通过基于多个栅极通孔中的选择栅极通孔比未选择栅极通孔更接近沿着所述宽度的预定位置，从沿着所述宽度的所述多个栅极通孔中选择栅极通孔来确定所述第二栅极电阻值。在一些实施例中，所述计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统由以下步骤确定所述第二栅极电阻值：由所述距离与所述宽度的比率生成第一索引值；以及使用所述第一索引值从电阻表取回所述第二栅极电阻值。在一些实施例中，所述计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统由以下步骤确定所述第二栅极电阻值：由另一距离与所述宽度的比率生成第二索引值，其中，所述另一距离对应于另一栅极通孔沿着所述宽度的定位；以及使用所述第二索引值从所述电阻表取回所述第二栅极电阻值。在一些实施例中，所述计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统进一步由以下步骤确定所述第二栅极电阻值：生成与鳍数量相对应的第二索引值；使用所述第二索引值从所述电阻表取回所述第二栅极电阻值。在一些实施例中，所述第一电阻值是所述栅极通孔沿着所述宽度的定位相对于沿着所述宽度的预定位置的函数，以及所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统将所述电阻器添加至所述网表的预定位置处。
在实施例中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统通过假设沿着所述宽度的均匀电压分布来确定所述第一栅极电阻值。
在实施例中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统配置为通过基于多个栅极通孔中的选择栅极通孔比未选择栅极通孔更接近沿着所述宽度的预定位置，从沿着所述宽度的所述多个栅极通孔中选择栅极通孔来确定所述第二栅极电阻值。
在实施例中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统由以下步骤确定所述第二栅极电阻值：由所述距离与所述宽度的比率生成第一索引值；以及使用所述第一索引值从电阻表取回所述第二栅极电阻值。
在实施例中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统由以下步骤确定所述第二栅极电阻值：由另一距离与所述宽度的比率生成第二索引值，其中，所述另一距离对应于另一栅极通孔沿着所述宽度的定位；以及使用所述第二索引值从所述电阻表取回所述第二栅极电阻值。
在实施例中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统进一步由以下步骤确定所述第二栅极电阻值：生成与鳍数量相对应的第二索引值；使用所述第二索引值从所述电阻表取回所述第二栅极电阻值。
在实施例中，所述第一电阻值是所述栅极通孔沿着所述宽度的定位相对于沿着所述宽度的预定位置的函数，以及所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统将所述电阻器添加至所述网表的预定位置处。
在一些实施例中，一种生成集成电路(IC)器件的布局图的方法，所述方法包括：接收所述集成电路器件的布局图，集成电路布局图包括：栅极区，具有宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及栅极通孔，沿着所述宽度定位在距所述栅极区的第一末端的距离处；接收基于所述栅极通孔相对于沿着所述宽度的预定位置的定位的第一栅极电阻值；基于所述距离和所述宽度确定第二栅极电阻值；使用所述第一栅极电阻值和所述第二栅极电阻值确定所述集成电路布局图是否符合设计规范。在一些实施例中，确定所述第二栅极电阻值包括从参考电阻值取回所述第二栅极电阻值；以及所述方法还包括基于所述栅极区的交流(AC)模型生成所述参考电阻值。在一些实施例中，使用所述第一栅极电阻值和所述第二栅极电阻值包括：通过电阻差值确定所述第二栅极电阻值大于所述第一栅极电阻值；在与沿着所述宽度的预定位置相对应的网表节点处添加电阻器，所述电阻器具有基于所述电阻差值的值；以及执行所述集成电路器件的交流(AC)仿真，其中，所述交流仿真使用所述电阻器。在一些实施例中，使用所述第一栅极电阻值和所述第二栅极电阻值包括：还包括执行所述集成电路器件的直流(DC)仿真，其中，所述直流仿真与所述电阻器无关。
在实施例中，确定所述第二栅极电阻值包括从参考电阻值取回所述第二栅极电阻值；以及所述方法还包括基于所述栅极区的交流(AC)模型生成所述参考电阻值。
在实施例中，使用所述第一栅极电阻值和所述第二栅极电阻值包括：通过电阻差值确定所述第二栅极电阻值大于所述第一栅极电阻值；在与沿着所述宽度的预定位置相对应的网表节点处添加电阻器，所述电阻器具有基于所述电阻差值的值；以及执行所述集成电路器件的交流(AC)仿真，其中，所述交流仿真使用所述电阻器。
在实施例中，使用所述第一栅极电阻值和所述第二栅极电阻值包括：还包括执行所述集成电路器件的直流(DC)仿真，其中，所述直流仿真与所述电阻器无关。
上面论述了多个实施例的特征使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地以本公开为基础设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。

Claims (20)

1.一种生成集成电路器件的网表的方法，所述方法包括：
提取所述集成电路器件的栅极区的尺寸，所述尺寸包括：
所述栅极区的宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及
距离，所述距离从所述宽度的第一末端至沿着所述宽度定位的栅极通孔；
接收对应于所述栅极区的第一栅极电阻值；
基于所述距离和所述宽度确定第二栅极电阻值；以及
基于所述第一栅极电阻值和所述第二栅极电阻值更新所述网表。
2.根据权利要求1所述的方法，其中，
确定所述第二栅极电阻值包括所述第二栅极电阻值大于所述第一栅极电阻值，
所述网表包括对应于沿着所述宽度的位置的第一栅极端节点，以及
更新所述网表包括：
添加对应于所述位置的第二栅极端节点；以及
将电阻器添加在所述第一栅极端节点和所述第二栅极端节点之间。
3.根据权利要求2所述的方法，其中，添加所述电阻器包括：添加具有基于从所述第二栅极电阻值减去所述第一栅极电阻值之差的电阻值的电阻器。
4.根据权利要求1所述的方法，其中，接收所述第一栅极电阻值包括接收基于所述栅极区的直流模型的所述第一栅极电阻值。
5.根据权利要求1所述的方法，其中，确定所述第二栅极电阻值包括基于所述栅极区的交流模型确定所述第二栅极电阻值。
6.根据权利要求1所述的方法，其中，确定所述第二栅极电阻值包括基于所述距离访问电阻表。
7.根据权利要求6所述的方法，其中，
所述栅极通孔是第一栅极通孔，
所述距离是第一距离，
所述尺寸还包括从所述第一末端至沿着所述宽度定位的第二栅极通孔的第二距离，以及
确定所述第二栅极电阻值包括进一步基于所述第二距离访问所述电阻表。
8.根据权利要求1所述的方法，其中，
所述栅极通孔是沿着所述宽度定位的多个栅极通孔中的第一栅极通孔，以及
确定所述第二栅极电阻值进一步基于从所述第一末端至所述多个栅极通孔中的第二栅极通孔的另一距离。
9.根据权利要求8所述的方法，其中，确定所述第二栅极电阻值包括：基于所述第一栅极通孔和所述第二栅极通孔是所述多个栅极通孔中的最接近沿着所述宽度的位置的栅极通孔并介于所述第一边缘和所述第二边缘之间，从所述多个栅极通孔中选择所述第一栅极通孔和所述第二栅极通孔。
10.一种集成电路布局图生成系统，包括：
处理器；以及
非暂时性计算机可读介质，包括用于一个或多个程序的计算机程序代码，所述非暂时性计算机可读介质和所述计算机程序代码配置为通过所述处理器使所述系统：
接收集成电路器件的布局图，所述集成电路布局图包括：
栅极区，具有宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及
栅极通孔，沿着所述宽度定位在距所述栅极区的第一末端的距离处；
基于所述栅极通孔沿着所述宽度的定位确定第一栅极电阻值；
确定基于所述距离和所述宽度的第二栅极电阻值大于所述第一栅极电阻值；以及
将电阻器添加至与所述栅极区相对应的网表，
其中，所述电阻器具有基于所述第一栅极电阻值和所述第二栅极电阻值之间的差值的值。
11.根据权利要求10所述的集成电路布局图生成系统，其中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统通过假设沿着所述宽度的均匀电压分布来确定所述第一栅极电阻值。
12.根据权利要求10所述的集成电路布局图生成系统，其中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统配置为通过基于多个栅极通孔中的选择栅极通孔比未选择栅极通孔更接近沿着所述宽度的预定位置，从沿着所述宽度的所述多个栅极通孔中选择栅极通孔来确定所述第二栅极电阻值。
13.根据权利要求10所述的集成电路布局图生成系统，其中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统由以下步骤确定所述第二栅极电阻值：
由所述距离与所述宽度的比率生成第一索引值；以及
使用所述第一索引值从电阻表取回所述第二栅极电阻值。
14.根据权利要求13所述的集成电路布局图生成系统，其中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统由以下步骤确定所述第二栅极电阻值：
由另一距离与所述宽度的比率生成第二索引值，其中，所述另一距离对应于另一栅极通孔沿着所述宽度的定位；以及
使用所述第二索引值从所述电阻表取回所述第二栅极电阻值。
15.根据权利要求13所述的集成电路布局图生成系统，其中，所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统进一步由以下步骤确定所述第二栅极电阻值：
生成与鳍数量相对应的第二索引值；
使用所述第二索引值从所述电阻表取回所述第二栅极电阻值。
16.根据权利要求10所述的集成电路布局图生成系统，其中，
所述第一电阻值是所述栅极通孔沿着所述宽度的定位相对于沿着所述宽度的预定位置的函数，以及
所述非暂时性计算机可读存储介质和所述计算机程序代码配置为通过所述处理器使所述系统将所述电阻器添加至所述网表的预定位置处。
17.一种生成集成电路器件的布局图的方法，所述方法包括：
接收所述集成电路器件的布局图，集成电路布局图包括：
栅极区，具有宽度，所述宽度至少从有源区的第一边缘延伸至所述有源区的第二边缘；以及
栅极通孔，沿着所述宽度定位在距所述栅极区的第一末端的距离处；
接收基于所述栅极通孔相对于沿着所述宽度的预定位置的定位的第一栅极电阻值；
基于所述距离和所述宽度确定第二栅极电阻值；
使用所述第一栅极电阻值和所述第二栅极电阻值确定所述集成电路布局图是否符合设计规范。
18.根据权利要求17所述的方法，其中，
确定所述第二栅极电阻值包括从参考电阻值取回所述第二栅极电阻值；以及
所述方法还包括基于所述栅极区的交流模型生成所述参考电阻值。
19.根据权利要求17所述的方法，其中，使用所述第一栅极电阻值和所述第二栅极电阻值包括：
通过电阻差值确定所述第二栅极电阻值大于所述第一栅极电阻值；
在与沿着所述宽度的预定位置相对应的网表节点处添加电阻器，所述电阻器具有基于所述电阻差值的值；以及
执行所述集成电路器件的交流仿真，其中，所述交流仿真使用所述电阻器。
20.根据权利要求19所述的方法，其中，使用所述第一栅极电阻值和所述第二栅极电阻值包括：还包括执行所述集成电路器件的直流仿真，其中，所述直流仿真与所述电阻器无关。
CN201910367120.8A 2018-05-02 2019-05-05 集成电路器件网表生成方法及其布局图生成方法和系统 Active CN110442893B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862665660P 2018-05-02 2018-05-02
US62/665,660 2018-05-02
US16/389,679 US10846456B2 (en) 2018-05-02 2019-04-19 Integrated circuit modeling methods and systems
US16/389,679 2019-04-19

Publications (2)

Publication Number Publication Date
CN110442893A CN110442893A (zh) 2019-11-12
CN110442893B true CN110442893B (zh) 2022-10-18

Family

ID=68383837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910367120.8A Active CN110442893B (zh) 2018-05-02 2019-05-05 集成电路器件网表生成方法及其布局图生成方法和系统

Country Status (3)

Country Link
US (4) US10846456B2 (zh)
CN (1) CN110442893B (zh)
TW (1) TWI732208B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796059B2 (en) * 2018-03-22 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout generation method and system
US10846456B2 (en) * 2018-05-02 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit modeling methods and systems
US20200410153A1 (en) 2019-05-30 2020-12-31 Celera, Inc. Automated circuit generation
CN111931447B (zh) * 2020-07-22 2024-06-18 深圳市紫光同创电子有限公司 Fpga布局方法、装置、电子设备及存储介质
CN113553796B (zh) * 2021-07-30 2024-02-09 上海华虹宏力半导体制造有限公司 版图文件中通孔区位置的获取方法、系统及电子设备
US12009295B2 (en) * 2021-11-09 2024-06-11 Qualcomm Incorporated Comb / fishbone metal stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173485A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
CN1875363A (zh) * 2003-10-03 2006-12-06 松下电器产业株式会社 网表变换方法、网表变换装置、静止状态漏电流检测方法以及静止状态漏电流检测装置
JP2012113510A (ja) * 2010-11-25 2012-06-14 Nec Corp 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム
CN103810316A (zh) * 2012-11-06 2014-05-21 台湾积体电路制造股份有限公司 降低寄生失配的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10116557A1 (de) * 2001-04-03 2002-10-17 Infineon Technologies Ag Integrierte, abstimmbare Kapazität
US6728942B2 (en) * 2001-06-12 2004-04-27 Conexant Systems, Inc. Method and system for predictive MOSFET layout generation with reduced design cycle
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
JP4867157B2 (ja) * 2004-11-18 2012-02-01 ソニー株式会社 高周波トランジスタの設計方法、および、マルチフィンガーゲートを有する高周波トランジスタ
US7818158B2 (en) * 2005-09-21 2010-10-19 Synopsys, Inc. Method for symbolic simulation of circuits having non-digital node voltages
US20080273366A1 (en) * 2007-05-03 2008-11-06 International Business Machines Corporation Design structure for improved sram device performance through double gate topology
US7937678B2 (en) * 2008-06-11 2011-05-03 Infineon Technologies Ag System and method for integrated circuit planar netlist interpretation
US8392867B2 (en) * 2011-01-13 2013-03-05 International Business Machines Corporation System, method and program storage device for developing condensed netlists representative of groups of active devices in an integrated circuit and for modeling the performance of the integrated circuit based on the condensed netlists
US20130173214A1 (en) * 2012-01-04 2013-07-04 International Business Machines Corporation Method and structure for inline electrical fin critical dimension measurement
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US8819610B2 (en) * 2013-01-09 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and layout of an integrated circuit
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
US10140407B2 (en) * 2014-11-26 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method, device and computer program product for integrated circuit layout generation
TWI685088B (zh) * 2015-07-15 2020-02-11 聯華電子股份有限公司 靜態隨機存取記憶體單元結構以及靜態隨機存取記憶體佈局結構
US10169515B2 (en) * 2015-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Layout modification method and system
US10380315B2 (en) * 2016-09-15 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming an integrated circuit
US10482212B2 (en) * 2017-02-23 2019-11-19 Synopsys, Inc. Automated resistance and capacitance extraction and netlist generation of logic cells
US10796059B2 (en) * 2018-03-22 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout generation method and system
US10846456B2 (en) * 2018-05-02 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit modeling methods and systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875363A (zh) * 2003-10-03 2006-12-06 松下电器产业株式会社 网表变换方法、网表变换装置、静止状态漏电流检测方法以及静止状态漏电流检测装置
JP2006173485A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2012113510A (ja) * 2010-11-25 2012-06-14 Nec Corp 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム
CN103810316A (zh) * 2012-11-06 2014-05-21 台湾积体电路制造股份有限公司 降低寄生失配的方法

Also Published As

Publication number Publication date
CN110442893A (zh) 2019-11-12
US10846456B2 (en) 2020-11-24
TWI732208B (zh) 2021-07-01
US20220343054A1 (en) 2022-10-27
US20210073454A1 (en) 2021-03-11
TW202006575A (zh) 2020-02-01
US20190340328A1 (en) 2019-11-07
US11907636B2 (en) 2024-02-20
US11392749B2 (en) 2022-07-19
US20240160828A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
CN110442893B (zh) 集成电路器件网表生成方法及其布局图生成方法和系统
US20220246602A1 (en) Stack-gate circuit
US20240111935A1 (en) Integrated circuit layout generation method and system
US10936785B2 (en) Inter-cell leakage-reducing method of generating layout diagram and system for same
US11030372B2 (en) Method for generating layout diagram including cell having pin patterns and semiconductor device based on same
US11887978B2 (en) Power switch for backside power distribution
US20220164514A1 (en) Region based shrinking methodology for integrated circuit layout migration
US20240088126A1 (en) Cell structure having different poly extension lengths
US11636248B2 (en) Metal cut region location system
US20230014110A1 (en) Variable tracks and non-default rule routing
US11916017B2 (en) Signal conducting line arrangements in integrated circuits
US20220335193A1 (en) Circuit Layout
US11309311B2 (en) Methods of resistance and capacitance reduction to circuit output nodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant