CN104731987B - 一种早期版图的寄生电阻电容估算方法 - Google Patents

一种早期版图的寄生电阻电容估算方法 Download PDF

Info

Publication number
CN104731987B
CN104731987B CN201310693912.7A CN201310693912A CN104731987B CN 104731987 B CN104731987 B CN 104731987B CN 201310693912 A CN201310693912 A CN 201310693912A CN 104731987 B CN104731987 B CN 104731987B
Authority
CN
China
Prior art keywords
gauze
wiring
line
design
access group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310693912.7A
Other languages
English (en)
Other versions
CN104731987A (zh
Inventor
陆涛涛
魏洪川
唐晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201310693912.7A priority Critical patent/CN104731987B/zh
Publication of CN104731987A publication Critical patent/CN104731987A/zh
Application granted granted Critical
Publication of CN104731987B publication Critical patent/CN104731987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

由于超深亚微米工艺技术的发展,集成电路规模日益增大,芯片设计中的版图设计变得复杂耗时。影响芯片性能的关键因素“寄生效应”通常在版图设计完成后才能准确计算,版图验证工作才可进行。由此导致芯片整体设计时间过长。因此在版图早期阶段获得较准确的寄生效应可以大大缩短芯片设计周期。本文提出了一种用于早期版图的寄生电阻电容的估算方法,它基于设计约束和虚拟布线进行寄生电阻电容估算,采用了基于部分布线的虚拟布线技术,结合设计约束,提高了估算的准确性,有效实现了芯片早期版图验证,提高了设计效率。

Description

一种早期版图的寄生电阻电容估算方法
技术领域
混合信号设计早期版图的寄生电阻电容估算方法是EDA工具在混合信号芯片设计过程中的物理版图设计阶段通过基于约束和虚拟布线对线网的寄生电阻电容进行估算的方法。本发明属于EDA设计领域。
背景技术
随着半导体工艺进入超深亚微米阶段,集成电路设计日趋复杂,设计人员必须借助EDA(电子设计自动化)工具才可完成芯片设计。集成电路芯片中广泛存在宽度仅为纳米量级且多层分布的金属互连线,其电磁寄生效应已成为影响电路性能、乃至决定电路能否正常工作的关键因素。集成电路设计流程中,寄生电阻电容的准确计算已成为芯片物理设计中必不可少的一个环节。
随着电路规模的增大,芯片物理设计变得耗时和复杂。特别在混合信号芯片设计中,版图设计的质量将直接影响芯片的最终性能。版图设计往往需要耗费大量的设计时间,它包含了从芯片规划,版图布局,版图布线以及版图验证等多项步骤。版图验证需要对芯片的寄生电阻电容进行准确计算,而寄生电阻电容需要有实际的布线结果后才能较准确的计算。因此版图验证之前往往需要花费大量时间完成版图设计,如果寄生效应太大导致芯片不工作,则需要设计人员重新进行版图设计。如此一个迭代过程将导致整体的设计时间很长。因此如果能在版图设计早期阶段就能得到较准确的寄生电阻电容结果就可以大大缩短芯片的整体设计时间。
本文提出了一种用于混合信号设计早期版图寄生电阻电容的估算方法,它提供了一种基于设计约束和虚拟布线的寄生电阻电容估算方法,采用了基于部分布线的虚拟布线技术,大大提高了估算的准确性,保证了芯片早期版图设计的正确性,大大提高了设计效率。
发明内容
本发明提出一种早期版图寄生电阻电容的估算方法,这种方法根据早期版图已有的部分布线结果和单元器件的布局结果进行特定虚拟布线,然后根据线网的设计约束和虚拟布线结果进行电阻和电容估算。本文将详细阐述特定虚拟布线的方法,根据线网设计约束和布线结果进行电阻计算的方法,以及根据线网设计约束和布线结果进行电容计算的方法。
芯片早期版图中,每个线网都包含一些需要互相连接的端口(称为PIN)。虚拟布线需要把这些PIN通过几何连线连接起来。本文的虚拟布线中对于完全没有布线的线网采用生成标准Steiner树的方法。如图1所示。此方法是现有方法,这里不予详细介绍。而对于已有部分布线的线网,为了提高虚拟布线精度需要保留已有布线结果,需要采用特定的虚拟布线方法。本文采用如下方法形成虚拟布线:
第一步:根据物理连接关系把已有的布线进行分组,每组内部的线都是连在一起的。
第二步:每组内部根据线的拐点产生内部连接点。
第三步:根据每组线段所构成的边界矩形,找到位于最左上角的一组。
第四步:记录该组为访问过标志。从该组出发,计算其它所有未访问过的组中的所有连接点到当前组中所有线段的距离,找到最小距离的连接点P。点到线段的距离定义如下:点到线段的距离为点到线段上所有点的曼哈顿距离的最小值,如图2所示:点P到线段AB的最短距离为D,最短点为P’。从P到P’形成一段虚拟布线连接当前组和P点所在的组。
第五步:从P点所在的组出发,重复第四步。直至所有组都被访问到。
对于图2中所示的例子,整个过程如下:
1.图中已有的布线分成三组,分别为A组,B组,C组。
2.产生连接点。图中A组有三个连接点A1,A2,A3;B组有两个连接点B1和B2,C组有四个连接点C1,C2,C3,C4。
3.找到组A。
4.A组出发,找到其他组距离A组最近的点为C1。形成虚拟布线VR1。
5.C组出发,找到距离C组最近的点为B0,形成虚拟布线VR2。
当完成虚拟布线后,每条线网都有一组几何连线。接下来介绍根据虚拟布线生成的几何连线,如何估算线网电阻和电容。
假设有N个布线层,N-1层通孔,每个布线层根据设计规则,有优先布线方向,最小线宽W i ,最小间距SP i ,方块电阻为RSH i ,(i从1到N)。每个通孔层的电阻为RV i ,(i从1到N-1)。
首先介绍如何估算线网电阻。每条线网的电阻估算结果可以分为两部分:连线电阻和通孔电阻。
连线电阻估算方法如下:根据线网的设计约束,确定线网的可用布线层和布线宽度。根据虚拟布线的方向确定当前连线的可用布线层L1,L2,…,Lk。根据连线长度,宽度和布线层的方块电阻计算得到当前连线在不同布线层的电阻,取平均得到当前连线的电阻估算值。
R = ( len * Σ(RSH Lj /W Lj ) ) / k
通孔电阻估算方法如下:根据线网的设计约束,确定线网的可用通孔层V1,V2,…,Vk,对这些可用通孔层的通孔电阻取平均值得到单个通孔电阻值Rv = (ΣRV Vj )/ k。根据连线的几何拓扑确定拐点的数目M。通孔电阻估算值即为Rv * M。
把连线电阻和通孔电阻连接在一起,即可得到线网的电阻网络。
下面介绍如何估算线网电容。线网电容只需要估算连线电容即可。
连线电容估算方法如下:
1.根据线网的设计约束,确定线网的可用布线层和布线宽度。根据虚拟布线的方向确定当前连线的可用布线层L1,L2,…,Lk。
2.然后确定每个布线层连线的间距。布线层i的线宽为Wi,最小间距为SPi。如果线网设计约束包含shielding,则间距即取布线层的最小间距Minsp;否则,根据给定的布线密度Di计算间距为:
SPD i = (W i + SP i ) / D i – W i ;
由此连线在布线层i的间距为
SPACE i = SP i
SPD i
3.根据连线长度,宽度和间距,即可以通过查表法估算在布线层i上的连线电容值:
Ci = f (len, W i , SPACE i )
4.计算可用布线层的连线电容的平均值,即为当前线网连线电容的估算值。
C =(ΣC Lj ) / k
至此就完成了一条线网的寄生电阻电容估算。对于设计中所有的线网重复此方法,即可得到设计的整体寄生电阻电容。
附图说明:
图1 Steiner树虚拟布线
图2 基于部分布线的虚拟布线
具体实施步骤:
结合一个具体的实例说明混合信号设计早期版图的寄生电阻电容估算方法,操作流程步骤如下:
1)准备早期版图数据,单元库,器件库,有连接关系的电路网表数据,线网的约束定义
2)打开EDA版图工具,打开当前设计单元;
3)选择一条线网;
4)判断线网是否存在部分布线;
5)如果存在部分布线,进行部分布线的虚拟布线方法;否则进行steiner树虚拟布线;
6)根据虚拟布线结果,估算电阻,形成电阻网络
7)根据虚拟布线结果,估算电容,形成电容电阻网络,完成当前线网估算;
重复3-7,直至所有线网都完成。

Claims (2)

1.一种早期版图的寄生电阻电容估算方法,涉及到EDA设计工具,其特征在于,包括以下步骤:
(1)根据早期版图的线网信息和约束进行虚拟布线;
(2)根据虚拟布线结果,结合线网约束进行寄生电阻计算;
(3)根据虚拟布线结果,结合线网约束进行寄生电容计算;
其中,所述步骤(1)进一步包括以下步骤:
(11)按照连接关系对已有布线进行分组,选取第一访问组;
(12)从第一访问组出发,以连线的方式从剩余访问组中找到与第一访问组距离最近的组作为第二访问组,并将第一访问组及第二访问组之间的连线作为虚拟连线,将第二访问组从剩余访问组中移除,并作为新的第一访问组;
(13)重复执行步骤(12),直到所有的组都被访问到;
所述步骤(2)进一步包括以下步骤:
根据线网的设计约束,确定线网的可用布线层和布线宽度;根据虚拟布线的方向确定当前连线的可用布线层;根据连线长度、宽度和布线层的方块电阻计算得到当前连线在不同布线层的电阻,取平均得到当前连线的电阻估算值;根据线网的设计约束,确定线网的可用通孔层;对可用通孔层的通孔电阻取平均值得到单个通孔电阻值;根据连线的几何拓扑确定拐点的数目;单个通孔电阻值乘以拐点的数目即为通孔电阻估算值;
所述步骤(3)进一步包括以下步骤:
根据线网的设计约束,确定线网的可用布线层和布线宽度;确定每个布线层连线的间距;根据连线长度、宽度和间距,通过查表法估算在布线层上的连线电容值:计算可用布线层的连线电容的平均值,即为当前线网连线电容的估算值。
2.根据权利要求1所述早期版图的寄生电阻电容估算方法,其特征在于,所述步骤(12)进一步包括以下步骤:
将所有访问组连线中的拐点作为内部连接点,对剩余访问组中的所有连接点向第一访问组中的连接点做连线,曼哈顿距离最小的连线所在的访问组为与第一访问组距离最近的组,曼哈顿距离最小的连线为虚拟连线。
CN201310693912.7A 2013-12-18 2013-12-18 一种早期版图的寄生电阻电容估算方法 Active CN104731987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310693912.7A CN104731987B (zh) 2013-12-18 2013-12-18 一种早期版图的寄生电阻电容估算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310693912.7A CN104731987B (zh) 2013-12-18 2013-12-18 一种早期版图的寄生电阻电容估算方法

Publications (2)

Publication Number Publication Date
CN104731987A CN104731987A (zh) 2015-06-24
CN104731987B true CN104731987B (zh) 2018-01-19

Family

ID=53455873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310693912.7A Active CN104731987B (zh) 2013-12-18 2013-12-18 一种早期版图的寄生电阻电容估算方法

Country Status (1)

Country Link
CN (1) CN104731987B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253904B (zh) * 2016-08-04 2019-11-26 成都博思微科技有限公司 一种流水线adc系统中采样mom电容的版图设计方法
CN106934141B (zh) * 2016-12-30 2019-12-06 北京华大九天软件有限公司 一种基于长边切割计算电阻的加速方法
CN109117546B (zh) * 2018-08-08 2023-03-14 北方电子研究院安徽有限公司 一种显示互连线寄生电阻的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060101127A (ko) * 2005-03-17 2006-09-22 양세양 Esl 설계 방식에서의 효과적인 함수적 설계 검증 장치 및이를 이용한 검증 방법
CN101901288A (zh) * 2010-07-14 2010-12-01 北京华大九天软件有限公司 用于电路快速仿真的mosfet内部节点消去方法
CN102841960A (zh) * 2012-07-13 2012-12-26 北京华大九天软件有限公司 一种用于电路快速仿真的二极管内部结点消去方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243317B2 (en) * 2003-05-30 2007-07-10 Illinios Institute Of Technology Parameter checking method for on-chip ESD protection circuit physical design layout verification

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060101127A (ko) * 2005-03-17 2006-09-22 양세양 Esl 설계 방식에서의 효과적인 함수적 설계 검증 장치 및이를 이용한 검증 방법
CN101901288A (zh) * 2010-07-14 2010-12-01 北京华大九天软件有限公司 用于电路快速仿真的mosfet内部节点消去方法
CN102841960A (zh) * 2012-07-13 2012-12-26 北京华大九天软件有限公司 一种用于电路快速仿真的二极管内部结点消去方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
三维互连寄生电容器描述语言;陈瑞明;《贵州工业大学学报(自然科学版)》;20010831;第31卷(第4期);第57-60页 *
数字集成电路物理设计阶段寄生提取与时延计算;公维冰;《中国优秀硕士学位论文全文数据库 信息科技辑》;20101115(第11期);第I135-120页 *
超大规模集成电路中寄生电容的提取和快速解法研究;魏洪川;《中国优秀博硕士学位论文全文数据库 (硕士) 信息科技辑》;20060815(第8期);第I135-93页 *

Also Published As

Publication number Publication date
CN104731987A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
US6381730B1 (en) Method and system for extraction of parasitic interconnect impedance including inductance
TWI222147B (en) Method for evaluating interconnects layout and metal sheet resistance thereof
US9991249B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
JP2954894B2 (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
US20130174113A1 (en) Floorplan estimation
CN100461189C (zh) 电路设计方法及系统
US20130326447A1 (en) Method and system for layout parasitic estimation
US8954905B1 (en) Methods for physical layout estimation
TWI845737B (zh) 執行自動化整合扇出晶圓級封裝佈線的方法及系統、及其非暫時性電腦可讀媒體
US8601422B2 (en) Method and system for schematic-visualization driven topologically-equivalent layout design in RFSiP
CN104731987B (zh) 一种早期版图的寄生电阻电容估算方法
TW202219807A (zh) 用於電容值提取的系統、方法及儲存媒體
US6470479B1 (en) Method of verifying semiconductor integrated circuit reliability and cell library database
US8910105B1 (en) Routing process
US6684373B1 (en) Optimize global net timing with repeater buffers
CN104239600B (zh) 基于多商品流的大规模集成电路详细布线方法
Zhang et al. CROP: Fast and effective congestion refinement of placement
WO2006121042A1 (ja) 半導体集積回路の電源モデル作成方法、装置、およびプログラム
CN115510802A (zh) 用于预测详细布线拓扑和轨道使用的机器学习模型
TW202139049A (zh) 用於設計上下文感知電路的方法
US8161425B1 (en) Method and system for implementing timing aware metal fill
US20030088395A1 (en) Method and system for quantifying dynamic on-chip power disribution
US20090210849A1 (en) Accurate Parasitics Estimation for Hierarchical Customized VLSI Design
US8316336B1 (en) Method and mechanism for modeling interconnect structures for integrated circuits
US6701496B1 (en) Synthesis with automated placement information feedback

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 100102 Second Floor, Block A, No. 2, Lize Middle Road, Chaoyang District, Beijing

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 Second Floor, Block A, No. 2, Lize Middle Road, Chaoyang District, Beijing

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

CP01 Change in the name or title of a patent holder