CN111291531A - 集成电路的电学相关的设计规则检查方法及装置 - Google Patents

集成电路的电学相关的设计规则检查方法及装置 Download PDF

Info

Publication number
CN111291531A
CN111291531A CN201910081729.9A CN201910081729A CN111291531A CN 111291531 A CN111291531 A CN 111291531A CN 201910081729 A CN201910081729 A CN 201910081729A CN 111291531 A CN111291531 A CN 111291531A
Authority
CN
China
Prior art keywords
integrated circuit
electrically
drc
check
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910081729.9A
Other languages
English (en)
Inventor
汤雅权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN201910081729.9A priority Critical patent/CN111291531A/zh
Priority to EP19913417.2A priority patent/EP3920005A4/en
Priority to PCT/CN2019/077021 priority patent/WO2020155290A1/zh
Priority to US17/426,612 priority patent/US20220100946A1/en
Publication of CN111291531A publication Critical patent/CN111291531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开涉及一种集成电路的电学相关的设计规则检查方法及装置，所述方法包括：获取所述集成电路的寄生参数网表；接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查，由此能够自动进行动态的电学相关的DRC检查，并且能够精确定位出集成电路中电学相关的DRC检查出现错误的物理位置，从而能够大幅提升电学相关的DRC检查的速度和准确度、降低电学相关的DRC检查的假错、避免集成电路的过设计。

Description

集成电路的电学相关的设计规则检查方法及装置
技术领域
本公开涉及集成电路的物理验证技术领域，尤其涉及一种集成电路的电学相关的设计规则检查方法及装置。
背景技术
在集成电路的版图设计完成后，需要对集成电路版图进行物理验证(英文：Physical Verification)。物理验证通常包括设计规则检查(英文：Design Rule Check，简称：DRC)、版图与电路图一致性比对(英文：Layout Versus Schematic，简称：LVS)和电学规则检查(英文：Electrical Rule Check，简称：ERC)等。
相关技术中，在对集成电路进行物理验证的期间，由对电学相关的DRC检查熟悉但对电路设计不熟悉的物理设计工程师进行电学相关的DRC检查，因此易于造成检查的假错和过设计。另外，由于电学相关的DRC检查包括很多电学相关项的检查，特别在先进工艺下，检查条目越来越多且要求更加苛刻，因此耗时耗力且极易出错。
发明内容
有鉴于此，本公开提出了一种集成电路的电学相关的设计规则检查方法及装置。
根据本公开的第一方面，提供了一种集成电路的电学相关的设计规则检查方法，包括：
获取所述集成电路的寄生参数网表；
接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；
根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。
根据本公开的第二方面，提供了一种集成电路的电学相关的设计规则检查装置，包括：
获取模块，用于获取所述集成电路的寄生参数网表；
接收模块，用于接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；
检查模块，用于根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。
本公开的实施例提供的技术方案可以包括以下有益效果：获取集成电路的寄生参数网表并接收集成电路的电路仿真结果和电学相关的DRC规则，根据集成电路的寄生参数网表、电路仿真结果和电学相关的DRC规则对集成电路进行电学相关的DRC检查，由此，在无需操作人员手动编写代码的情况下，仅根据所获取的寄生参数网表以及所接收的电路仿真结果和电学相关的DRC规则这三者就能够自动进行动态的电学相关的DRC检查，并且能够精确定位出集成电路中电学相关的DRC检查出现错误的物理位置，从而能够大幅提升电学相关的DRC检查的速度和准确度、降低电学相关的DRC检查的假错、避免集成电路的过设计。
相比于现有技术中的进行电学相关的DRC检查的操作人员受限于对电学相关的DRC检查熟悉但对电路设计不熟悉的物理设计工程师，本公开可以降低进行电学相关的DRC检查的操作人员对电学相关的DRC检查的熟悉度的要求，由此，可由对电路设计熟悉的设计工程师来进行电学相关的DRC检查，从而极大地提高了集成电路的设计质量，并且由于由对电路设计熟悉的设计工程师来设计电路并进行电学相关的DRC检查，而无需再经由未进行电路设计的其他人员进行电学相关的DRC检查，因此可简化集成电路的设计流程，提升了集成电路的设计效率，使集成电路能够快速产品化并达到签核的标准。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1是根据一示例性实施例示出的一种集成电路的电学相关的设计规则检查方法的流程图。
图2是根据一示例性实施例示出的一种集成电路的电学相关的设计规则检查装置的框图。
图3是根据一示例性实施例示出的一种用于集成电路的电学相关的设计规则检查装置的硬件结构框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
图1是根据一示例性实施例示出的一种集成电路的电学相关的设计规则检查方法的流程图。在一种可能的实现方式中，本公开的电学相关的设计规则检查方法可应用在可靠性仿真平台，其中该可靠性仿真平台例如能够对集成电路进行可靠性分析并且可定位到集成电路中存在可靠性问题的物理位置，示例性的，该可靠性仿真平台例如为现有的晶体管级的可靠性仿真(签核(英文：Signoff))平台。其中，对集成电路进行的可靠性分析包括但不限于电源和信号线上的电压降(英文：Voltage-drop)和电迁移(英文：ElectricalMigration，简称：EM)的可靠性分析等。
如图1所示，本公开的电学相关的设计规则检查方法可以包括如下步骤。
在步骤S110中，获取所述集成电路的寄生参数网表。
本实施例中，可通过如下方式来获取集成电路的寄生参数网表：
方式一、获取集成电路的电路网表和集成电路的版图，通过对集成电路的电路网表和集成电路的版图进行物理抽取，来获取集成电路的寄生参数网表。
方式二、通过寄生参数提取工具或其它软件工具来提取集成电路的寄生参数，获取寄生参数提取工具对集成电路进行寄生参数提取后的提取结果，其中该提取结果为寄生参数网表。
在步骤S130中，接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则。
本实施例中，集成电路的电路仿真结果可为通过仿真工具对集成电路进行电路仿真的结果，可包括各种仿真输出的结果。示例性的，电路仿真结果可为诸如FSDB文件和PSF文件等的波形文件、诸如PWL文件、CSV文件和VCD文件等的文本文件。根据电路仿真结果，可确定在预定时间内集成电路的各元器件的输入端上的信号变化幅度、输出端上的信号变化幅度和各寄生元件上的信号变化幅度。因此，电路仿真结果是动态的检查结果。
电学相关的DRC规则可包括但不限于各芯片制造商所规定的电学规则。表1是根据一示例性实施例示出的一种电学相关的DRC规则的表。
表1一种电学相关的DRC规则的表
Figure BDA0001960579380000051
本领域技术人员应能够理解，表1中的M2.S.2、M2.S.18.0、M2.S.18.1、M2.S.18.2和M2.S.18.3表示电学相关的DRC规则的标识；表1中的“Space between M2”表示第二层金属中的两条金属线之间的间距。相应地，标识为M2.S.18.0的电学相关的DRC规则为：第二层金属中的两条金属线之间的电压降应大于(1.05V+10％)、并且两条金属线之间的间距应为0.042。
在步骤S150中，根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。
本实施例中，可根据集成电路的寄生参数网表、电路仿真结果和电学相关的DRC规则这三者来对集成电路进行电学相关的DRC检查。在一种可能的实现方式中，可根据集成电路的寄生参数网表和电学相关的DRC规则，确定集成电路是否符合电学相关的DRC规则；若确定为集成电路不符合电学相关的DRC规则，则表示集成电路的电学相关的DRC检查出现错误，再进一步根据电路仿真结果来确定集成电路中不符合电学相关的DRC规则的物理位置、即确定集成电路中电学相关的DRC检查出现错误的物理位置；反之，若确定为集成电路符合电学相关的DRC规则，则表示集成电路的电学相关的DRC检查没有出现错误。
本实施例的集成电路的电学相关的设计规则检查方法，获取集成电路的寄生参数网表并接收集成电路的电路仿真结果和电学相关的DRC规则，根据集成电路的寄生参数网表、电路仿真结果和电学相关的DRC规则对集成电路进行电学相关的DRC检查，由此，在无需操作人员手动编写代码的情况下，仅根据所获取的寄生参数网表以及所接收的电路仿真结果和电学相关的DRC规则这三者就能够自动进行动态的电学相关的DRC检查，并且能够精确定位出集成电路中电学相关的DRC检查出现错误的物理位置，从而能够大幅提升电学相关的DRC检查的速度和准确度、降低电学相关的DRC检查的假错、避免集成电路的过设计。
相比于现有技术中的进行电学相关的DRC检查的操作人员受限于对电学相关的DRC检查熟悉但对电路设计不熟悉的物理设计工程师，通过本实施例的集成电路的电学规则检查方法，可以降低进行电学相关的DRC检查的操作人员对电学相关的DRC检查的熟悉度的要求，由此，可由对电路设计熟悉的设计工程师来进行电学相关的DRC检查，从而极大地提高了集成电路的设计质量，并且由于由对电路设计熟悉的设计工程师来设计电路并进行电学相关的DRC检查，而无需再经由未进行电路设计的其他人员进行电学相关的DRC检查，因此可简化集成电路的设计流程，提升了集成电路的设计效率，使集成电路能够快速产品化并达到签核的标准。
在一种可能的实现方式中，上述集成电路的电学规则检查方法还可包括：
输出对所述集成电路进行所述电学相关的DRC检查的检查结果。
本实施例中，在完成对集成电路的电学相关的DRC检查后，可输出检查结果以供操作人员查阅检查结果以确定集成电路是否符合电学相关的DRC规则。
图2是根据一示例性实施例示出的一种集成电路的电学相关的设计规则检查装置的框图。如图2所示，该装置可以包括获取模块210、接收模块220和检查模块230。
获取模块210用于获取所述集成电路的寄生参数网表。
接收模块220用于接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则。
检查模块230与获取模块210和接收模块220连接，并且用于根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。
在一种可能的实现方式中，所述接收模块220还用于：
接收所述集成电路的版图；以及
接收所述集成电路的电路网表，
其中，所述获取模块210被配置为：
通过对所述电路网表和所述集成电路的版图进行物理抽取，来获取所述寄生参数网表。
在一种可能的实现方式中，所述检查模块230被配置为：
根据所述寄生参数网表和所述电学相关的DRC规则，确定所述集成电路是否符合所述电学相关的DRC规则；
在确定为所述集成电路不符合所述电学相关的DRC规则时，根据所述电路仿真结果确定所述集成电路中不符合所述电学相关的DRC规则的物理位置。
在一种可能的实现方式中，上述装置还可以包括：
输出模块(未示出)，用于输出对所述集成电路进行所述电学相关的DRC检查的检查结果。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
图3是根据一示例性实施例示出的一种用于集成电路的电学相关的设计规则检查装置的硬件结构框图。参照图3，该装置900可包括处理器901、存储有机器可执行指令的机器可读存储介质902。处理器901与机器可读存储介质902可经由系统总线903通信。并且，处理器901通过读取机器可读存储介质902中与集成电路的电学相关的设计规则检查的逻辑对应的机器可执行指令以执行上文所述的集成电路的电学相关的设计规则检查方法。
本文中提到的机器可读存储介质902可以是任何电子、磁性、光学或其它物理存储装置，可以包含或存储信息，如可执行指令、数据，等等。例如，机器可读存储介质可以是：RAM(Radom Access Memory，随机存取存储器)、易失存储器、非易失性存储器、闪存、存储驱动器(如硬盘驱动器)、固态硬盘、任何类型的存储盘(如光盘、dvd等)，或者类似的存储介质，或者它们的组合。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (8)

1.一种集成电路的电学相关的设计规则检查方法，其特征在于，包括：
获取所述集成电路的寄生参数网表；
接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；
根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。
2.根据权利要求1所述的方法，其特征在于，还包括：
接收所述集成电路的版图；以及
接收所述集成电路的电路网表，
其中，所述获取所述集成电路的寄生参数网表，包括：
通过对所述电路网表和所述集成电路的版图进行物理抽取，来获取所述寄生参数网表。
3.根据权利要求2所述的方法，其特征在于，根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查，包括：
根据所述寄生参数网表和所述电学相关的DRC规则，确定所述集成电路是否符合所述电学相关的DRC规则；
在确定为所述集成电路不符合所述电学相关的DRC规则时，根据所述电路仿真结果确定所述集成电路中不符合所述电学相关的DRC规则的物理位置。
4.根据权利要求1-3中任一项所述的方法，其特征在于，还包括：
输出对所述集成电路进行所述电学相关的DRC检查的检查结果。
5.一种集成电路的电学相关的设计规则检查装置，其特征在于，包括：
获取模块，用于获取所述集成电路的寄生参数网表；
接收模块，用于接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；
检查模块，用于根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。
6.根据权利要求5所述的装置，其特征在于，所述接收模块还用于：
接收所述集成电路的版图；以及
接收所述集成电路的电路网表，
其中，所述获取模块被配置为：
通过对所述电路网表和所述集成电路的版图进行物理抽取，来获取所述寄生参数网表。
7.根据权利要求6所述的装置，其特征在于，所述检查模块被配置为：
根据所述寄生参数网表和所述电学相关的DRC规则，确定所述集成电路是否符合所述电学相关的DRC规则；
在确定为所述集成电路不符合所述电学相关的DRC规则时，根据所述电路仿真结果确定所述集成电路中不符合所述电学相关的DRC规则的物理位置。
8.根据权利要求5-7中任一项所述的装置，其特征在于，还包括：
输出模块，用于输出对所述集成电路进行所述电学相关的DRC检查的检查结果。
CN201910081729.9A 2019-01-28 2019-01-28 集成电路的电学相关的设计规则检查方法及装置 Pending CN111291531A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910081729.9A CN111291531A (zh) 2019-01-28 2019-01-28 集成电路的电学相关的设计规则检查方法及装置
EP19913417.2A EP3920005A4 (en) 2019-01-28 2019-03-05 ELECTRICAL DESIGN RULES TESTING METHOD AND DEVICE FOR INTEGRATED CIRCUIT
PCT/CN2019/077021 WO2020155290A1 (zh) 2019-01-28 2019-03-05 集成电路的电学相关的设计规则检查方法及装置
US17/426,612 US20220100946A1 (en) 2019-01-28 2019-03-05 Electrical design rule checking method and device for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910081729.9A CN111291531A (zh) 2019-01-28 2019-01-28 集成电路的电学相关的设计规则检查方法及装置

Publications (1)

Publication Number Publication Date
CN111291531A true CN111291531A (zh) 2020-06-16

Family

ID=71025328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910081729.9A Pending CN111291531A (zh) 2019-01-28 2019-01-28 集成电路的电学相关的设计规则检查方法及装置

Country Status (4)

Country Link
US (1) US20220100946A1 (zh)
EP (1) EP3920005A4 (zh)
CN (1) CN111291531A (zh)
WO (1) WO2020155290A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131830A (zh) * 2020-09-25 2020-12-25 成都海光微电子技术有限公司 一种寄生参数验证方法、装置、电子设备和存储介质
CN117973309A (zh) * 2024-03-28 2024-05-03 芯耀辉科技有限公司 用于集成电路设计规则检查的方法、计算机设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866349A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 集成电路测试方法
CN104933214A (zh) * 2014-03-21 2015-09-23 台湾积体电路制造股份有限公司 集成电路设计方法和装置
US9684750B1 (en) * 2015-08-27 2017-06-20 Cadence Design Systems, Inc. Concurrent design process
US20170337314A1 (en) * 2016-05-20 2017-11-23 International Business Machines Corporation Enabling an incremental sign-off process using design data
CN109214023A (zh) * 2017-07-05 2019-01-15 中国科学院微电子研究所 一种工艺设计工具包的测试方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783999B2 (en) * 2008-01-18 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical parameter extraction for integrated circuit design
US8631382B2 (en) * 2012-03-08 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. LVS implementation for FinFET design
US8667450B2 (en) * 2012-05-14 2014-03-04 Encrip, Inc. Validation of integrated circuit designs built with encrypted silicon IP blocks
US20140032201A1 (en) * 2012-07-26 2014-01-30 Edward M. McCombs Method for optimizing sense amplifier timing
JP2015166981A (ja) * 2014-03-04 2015-09-24 株式会社ソシオネクスト レイアウト検証方法、検証装置、及び検証プログラム
US9223912B1 (en) * 2014-09-10 2015-12-29 Helic, Inc. Systems, methods and devices for providing RLCK parasitic extraction back-annotation in electronic design automation
US9747409B2 (en) * 2015-09-24 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of parameter extraction and system thereof
US11308253B2 (en) * 2017-07-27 2022-04-19 Synopsys, Inc. Partitioning in post-layout circuit simulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866349A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 集成电路测试方法
CN104933214A (zh) * 2014-03-21 2015-09-23 台湾积体电路制造股份有限公司 集成电路设计方法和装置
US9684750B1 (en) * 2015-08-27 2017-06-20 Cadence Design Systems, Inc. Concurrent design process
US20170337314A1 (en) * 2016-05-20 2017-11-23 International Business Machines Corporation Enabling an incremental sign-off process using design data
CN109214023A (zh) * 2017-07-05 2019-01-15 中国科学院微电子研究所 一种工艺设计工具包的测试方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ROBERT FISCHBACH 等: "Design Rule Check and Layout versus Schematic for 3D Integration and Advanced Packaging", 《2014 INTERNATIONAL 3D SYSTEMS INTEGRATION CONFERENCE (3DIC)》 *
吕江萍 等: "超深亚微米数字集成电路版图验证技术", 《电子与封装》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131830A (zh) * 2020-09-25 2020-12-25 成都海光微电子技术有限公司 一种寄生参数验证方法、装置、电子设备和存储介质
CN112131830B (zh) * 2020-09-25 2021-06-15 成都海光微电子技术有限公司 一种寄生参数验证方法、装置、电子设备和存储介质
CN117973309A (zh) * 2024-03-28 2024-05-03 芯耀辉科技有限公司 用于集成电路设计规则检查的方法、计算机设备及介质

Also Published As

Publication number Publication date
US20220100946A1 (en) 2022-03-31
EP3920005A4 (en) 2023-03-22
EP3920005A1 (en) 2021-12-08
WO2020155290A1 (zh) 2020-08-06

Similar Documents

Publication Publication Date Title
US6353904B1 (en) Method of automatically generating new test programs for mixed-signal integrated circuit based on reusable test-block templates according to user-provided driver file
CN112069754B (zh) 芯片设计方法、系统、设备以及存储介质
CN107133244B (zh) 一种数据库迁移的测试方法和装置
CN110990276A (zh) 接口字段自动化测试方法、装置和存储介质
CN111291531A (zh) 集成电路的电学相关的设计规则检查方法及装置
CN104933214A (zh) 集成电路设计方法和装置
US7406671B2 (en) Method for performing design rule check of integrated circuit
US7823101B2 (en) Device, method, and storage for verification scenario generation, and verification device
CN101017496A (zh) 基于最佳匹配测试结果类型自动格式化数据的方法和装置
JP2007094506A (ja) 回路検証システムと方法、及びプログラム
CN112567375A (zh) 形式验证方法、信息识别方法、设备和存储介质
CN111310912A (zh) 机器学习系统、域变换装置、及机器学习方法
CN112631852B (zh) 宏检查方法、装置、电子设备和计算机可读存储介质
US8341579B2 (en) Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
CN112749526B (zh) 电源轨设计方法、装置及其非瞬时计算机可读介质
CN114238143A (zh) 应用于接口测试的es数据造数方法、系统及存储介质
US20030136840A1 (en) Method and system for managing integrated circuit test programs using bar codes
CN106855894B (zh) 一种获取存储器中存储单元的位置信息的方法及装置
CN116522831B (zh) 门级网表的更正方法、装置、设备及存储介质
CN111046236A (zh) 一种应用于ic卡的个人化数据检查方法、装置及介质
US9983264B2 (en) Multiple defect diagnosis method and machine readable media
JP2012073148A (ja) 故障診断装置、故障診断方法、及び故障診断プログラム
JP2007026362A (ja) 論理回路の機能検証システム
CN112069752B (zh) 静态时序分析方法和装置
CN110501626B (zh) 电子装置测试数据库产生方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200616

RJ01 Rejection of invention patent application after publication