CN117973309A - 用于集成电路设计规则检查的方法、计算机设备及介质 - Google Patents

Abstract

本申请涉及计算机技术领域并提供一种用于集成电路设计规则检查的方法、计算机设备及介质。方法包括：从第一集成电路设计相关联的第一集成电路版图中提取第一物理参数；从第一集成电路设计相关联的第一仿真结果中提取与第一金属线对应的第一电压压降分布；基于第一集成电路设计规则检查，利用第一电压压降分布和第一物理参数，生成第一集成电路版图的第一设计规则检查结果。如此，实现了高效可靠地进行集成电路设计规则检查，不仅能够灵活地适配各种不同的电学相关的检查规则、不同版本的集成电路版图，而且节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误。

Description

用于集成电路设计规则检查的方法、计算机设备及介质

技术领域

本申请涉及计算机技术领域，尤其涉及一种用于集成电路设计规则检查的方法、计算机设备及介质。

背景技术

集成电路设计开发过程分成前端设计阶段和后端设计阶段。前端设计阶段是在规格定义和系统设计的基础上设计电路逻辑图，描述电路系统的硬件行为，生成寄存器传输级代码，最后通过逻辑综合工具来生成门级电路网表。后端设计阶段是将电路网表转化为电路版图，电路版图被提供给芯片制造厂商进行芯片生产。需要对集成电路版图进行多种规则下的验证和检查以便尽早检测出版图上的错误。随着半导体先进制程的推进，还有芯片设计复杂度的提升，对集成电路版图进行检查的要求越来越复杂且苛刻，且可能需要根据用户需求和前端设计的更改而做出对应调整，这些给现有技术中依赖验证工程师的方式带来了很大的挑战。

为此，本申请提供了一种用于集成电路设计规则检查的方法、计算机设备及介质，用于应对现有技术中的技术难题。

发明内容

第一方面，本申请提供了一种用于集成电路设计规则检查的方法。所述方法包括：从第一集成电路设计相关联的第一集成电路版图中提取第一物理参数，其中，所述第一物理参数包括所述第一集成电路版图中的第一金属线的几何参数；从所述第一集成电路设计相关联的第一仿真结果中提取与所述第一金属线对应的第一电压压降分布，其中，所述第一仿真结果采用动态电子迁移分析法并且基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，所述第一电压压降分布包括基于流经所述第一金属线的电流的变化确定的所述第一金属线与相邻金属线之间的电压压降的变化；基于第一集成电路设计规则检查，利用所述第一电压压降分布和所述第一物理参数，生成所述第一集成电路版图的第一设计规则检查结果，其中，所述第一集成电路设计规则检查定义了金属线间的电压压降与金属线间的间距之间的约束关系。

通过本申请的第一方面，实现了高效可靠地进行集成电路设计规则检查，不仅能够灵活地适配各种不同的电学相关的检查规则、不同版本的集成电路版图，而且节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误。

在本申请的第一方面的一种可能的实现方式中，所述第一金属线的几何参数包括所述第一金属线在所述第一金属线的多个位置上的与相邻金属线之间的多个间距，所述多个间距一一对应所述多个位置，所述第一电压压降分布包括所述第一金属线与相邻金属线之间的电压压降在所述多个位置上的各自的最大值和最小值。

在本申请的第一方面的一种可能的实现方式中，所述第一金属线的几何参数包括所述第一金属线在所述多个位置上的宽度和长度，所述第一电压压降分布是基于所述第一金属线在所述多个位置上的各自的宽度和长度确定。

在本申请的第一方面的一种可能的实现方式中，所述第一集成电路设计规则检查所定义的金属线间的电压压降与金属线间的间距之间的约束关系包括：多个电压压降范围和与所述多个电压压降范围一一对应的多个间距阈值，所述第一设计规则检查结果包括，所述多个间距中的每一个间距是否不小于所述多个间距阈值中与该间距对应的间距阈值，所述第一电压压降分布在所述多个位置上与该间距对应的位置上的电压压降的变化落入所述多个电压压降范围中与该间距对应的间距阈值所对应的电压压降范围。

在本申请的第一方面的一种可能的实现方式中，所述第一设计规则检查结果还包括置信分数分布，所述置信分数分布基于所述多个间距中的每一个间距与所述多个间距阈值中与该间距对应的间距阈值之间的偏差。

在本申请的第一方面的一种可能的实现方式中，所述方法还包括，在更新所述第一集成电路设计规则检查所定义的金属线间的电压压降与金属线间的间距之间的约束关系之后，更新所述置信分数分布，以及利用更新前的置信分数分布和更新后的置信分数分布，来更新所述第一设计规则检查结果。

在本申请的第一方面的一种可能的实现方式中，所述方法还包括：基于所述第一物理参数，切割所述第一金属线得到所述第一金属线的第一部分和所述第一金属线的第二部分，其中，所述第一电压压降分布包括所述第一金属线的所述第一部分与第二金属线之间的电压压降的变化以及所述第一金属线的所述第二部分与第三金属线之间的电压压降的变化。

在本申请的第一方面的一种可能的实现方式中，所述第一物理参数所包括的所述第一金属线的几何参数包括所述第一金属线的所述第一部分与所述第二金属线之间在第一参考方向上的间距以及所述第一金属线的所述第二部分与所述第三金属线之间在第二参考方向上的间距，所述第一参考方向不同于所述第二参考方向。

在本申请的第一方面的一种可能的实现方式中，利用所述第一电压压降分布和所述第一物理参数，生成所述第一集成电路版图的所述第一设计规则检查结果，包括：分别地利用所述第一金属线的所述第一部分与第二金属线之间的电压压降的变化和所述第一金属线的所述第一部分与所述第二金属线之间在所述第一参考方向上的间距，以及，利用所述第一金属线的所述第二部分与所述第三金属线之间的电压压降的变化和所述第一金属线的所述第二部分与所述第三金属线之间在所述第二参考方向上的间距，生成所述第一设计规则检查结果。

在本申请的第一方面的一种可能的实现方式中，所述第一仿真结果是基于电压动态传播算法。

在本申请的第一方面的一种可能的实现方式中，所述多个间距之间的至少两个间距不相等。

在本申请的第一方面的一种可能的实现方式中，所述第一金属线是所述第一集成电路版图所包括的多条金属线中的任一金属线，所述第一设计规则检查结果用于定位所述第一集成电路版图的错误。

第二方面，本申请实施例还提供了一种计算机设备，所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现根据上述任一方面的任一种实现方式的方法。

第三方面，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，当所述计算机指令在计算机设备上运行时使得所述计算机设备执行根据上述任一方面的任一种实现方式的方法。

第四方面，本申请实施例还提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的指令，当所述指令在计算机设备上运行时使得所述计算机设备执行根据上述任一方面的任一种实现方式的方法。

附图说明

为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种用于集成电路设计规则检查的方法的流程示意图；

图2为本申请实施例提供的第一种实施方式的根据图1所示的方法进行集成电路设计规则检查的示意图；

图3为本申请实施例提供的第二种实施方式的根据图1所示的方法进行集成电路设计规则检查的示意图；

图4为本申请实施例提供的一种计算设备的结构示意图。

具体实施方式

下面将结合附图对本申请实施例作进一步地详细描述。

应当理解的是，在本申请的描述中，“至少一个”指一个或一个以上，“多个”指两个或两个以上。另外，“第一”、“第二”等词汇，除非另有说明，否则仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

图1为本申请实施例提供的一种用于集成电路设计规则检查的方法的流程示意图。如图1所示，方法包括以下步骤。

步骤S110：从第一集成电路设计相关联的第一集成电路版图中提取第一物理参数，其中，所述第一物理参数包括所述第一集成电路版图中的第一金属线的几何参数。

步骤S120：从所述第一集成电路设计相关联的第一仿真结果中提取与所述第一金属线对应的第一电压压降分布，其中，所述第一仿真结果采用动态电子迁移分析法并且基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，所述第一电压压降分布包括基于流经所述第一金属线的电流的变化确定的所述第一金属线与相邻金属线之间的电压压降的变化。

步骤S130：基于第一集成电路设计规则检查，利用所述第一电压压降分布和所述第一物理参数，生成所述第一集成电路版图的第一设计规则检查结果，其中，所述第一集成电路设计规则检查定义了金属线间的电压压降与金属线间的间距之间的约束关系。

图1所示的用于集成电路设计规则检查的方法，可以应用于集成电路设计开发。集成电路设计开发过程分成前端设计阶段和后端设计阶段。前端设计阶段是在规格定义和系统设计的基础上设计电路逻辑图，描述电路系统的硬件行为，生成寄存器传输级代码，最后通过逻辑综合工具来生成门级电路网表。后端设计阶段是将电路网表转化为电路版图，电路版图被提供给芯片制造厂商进行芯片生产。需要对集成电路版图进行多种规则下的验证和检查以便尽早检测出版图上的错误，例如对集成电路版图进行物理验证如设计规则检查（Design Rule Check，DRC），版图电路图一致性比对（Layout Versus Schematic，LVS）和电学规则检查（Electrical Rule Check，ERC）等。其中，集成电路设计规则检查或者说DRC检查，意味着需要根据电学相关的检查规则来检查集成电路版图，判断集成电路版图是否符合电学相关的检查规则，并且帮助定位出现错误的物理位置，电学相关的检查规则可以是来自于芯片制造厂商所规定的有关规则还可以来自于用户需求或者其它任意合适的来源。在一款芯片产品的开发设计过程中，可能需要前端设计阶段与后端设计阶段之间的多次协调和反复修改，因此可能需要根据各种不同的电学相关的检查规则来对不同版本的集成电路版图进行集成电路设计规则检查；而且随着先进半导体制程工艺的演进，还有不同的芯片制造厂商各自所采取的具体工艺制程商的差异，这些都增加了集成电路设计规则检查的应用环境的复杂度，检查条目数量增加且要求更加复杂，从而增加了验证时间和成本，也就增加了芯片整体开发时间和成本，不利于快速响应市场需求。下面结合本申请具体实施例详细说明，图1所示的用于集成电路设计规则检查的方法，如何实现了高效可靠地进行集成电路设计规则检查，不仅能够灵活地适配各种不同的电学相关的检查规则、不同版本的集成电路版图，而且节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误。

参阅图1，在步骤S110，从第一集成电路设计相关联的第一集成电路版图中提取第一物理参数，然后，在步骤S120，从所述第一集成电路设计相关联的第一仿真结果中提取与所述第一金属线对应的第一电压压降分布。这里，所述第一物理参数包括所述第一集成电路版图中的第一金属线的几何参数。所述第一仿真结果采用动态电子迁移分析法并且基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，所述第一电压压降分布包括基于流经所述第一金属线的电流的变化确定的所述第一金属线与相邻金属线之间的电压压降的变化。如此，采用动态电子迁移分析法来获取所述第一仿真结果，并且，所述第一仿真结果基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，而所述第一电压压降分布包括基于流经所述第一金属线的电流的变化确定的所述第一金属线与相邻金属线之间的电压压降的变化。这样意味着，采用了动态检查方式来生成所述第一仿真结果，而且基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，这样有助于结合第一金属线的几何参数例如第一金属线的具体形状来确定第一金属线的不同布局节点上的与相邻金属线之间的电压压降的变化，例如可以记录不同布局节点上的与相邻金属线之间的电压压降的最大值和最小值。第一电压压降分布从第一仿真结果中提取，第一仿真结果可以包括例如各个元器件的输入端上的信号变化幅度，各个元器件的输出端上的信号变化幅度还有寄生元件上的信号变化幅度等，这些信息可以采用动态电子迁移分析法来获取。如此，利用第一仿真结果所包含的信息，基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，进而通过如波形分析、波形提取等工具从第一仿真结果中提取与所述第一金属线对应的第一电压压降分布。如此，针对集成电路版图设计和芯片制造中的关键因素也即金属线之间的间距相对于金属线之间的电压压降的关系，考虑到了金属线之间的电压压降不是固定值而是存在动态变化的基础，并且考虑到了先进半导体工艺制程要求尽可能充分利用设计面积，为此通过将动态电子迁移分析法应用于集成电路设计规则检查，基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，这样就可以结合如第一金属线在各个布局节点上的宽度、长度还有第一金属线的形状变化等，通过动态检查方式和动态算法来计算出第一金属线的不同布局节点上的与相邻金属线之间的电压压降的变化进而得到所述第一电压压降分布；如此得到的所述第一电压压降分布可以用于验证具有可变间距的物理设计，相比于在物理设计中的特定区域使用最大间距进行验证，所述第一电压压降分布可以与所述第一物理参数结合，检查具有一定几何形状的第一金属线与相邻金属线之间的间距变化是否符合第一金属线与相邻金属线之间的工作电压差的要求。

继续参阅图1，在步骤S130，基于第一集成电路设计规则检查，利用所述第一电压压降分布和所述第一物理参数，生成所述第一集成电路版图的第一设计规则检查结果。这里，所述第一集成电路设计规则检查定义了金属线间的电压压降与金属线间的间距之间的约束关系。如上所述，电学相关的检查规则可以是来自于芯片制造厂商所规定的有关规则还可以来自于用户需求或者其它任意合适的来源。所述第一集成电路设计规则检查代表了当前采用的用于成电路设计规则检查的电学相关的检查规则。金属线间的电压压降与金属线间的间距之间的约束关系可以通过各种标识和描述来指示所具体适用的金属线，例如可以规定第二层金属中的两条金属线之间的间距在该两条金属线的电压压降位于某个范围内时（例如大于或者等于1.65伏特）应该至少为0.044微米，又例如可以规定第五层金属中的两条金属线之间的间距在该两条金属线的电压压降位于某个范围内时（例如大于或者等于2.75伏特）应该至少为0.050微米。一般地，金属线之间的间距越大越好，这样有更好的隔离作用，也能有助于克服因为量子效应、过热等因素造成的干扰。随着先进半导体工艺制程的推进，芯片设计复杂度和密度的迅速增加，需要在有限的设计面积内部署尽量多的晶体管和其它器件，因此需要考虑在不同的金属线之间的电压压降下是否提供了足够大的金属线之间的间距也即满足了最小间距要求。当金属线之间的电压压降增加的时候，需要增加最小间距；当金属线之间的电压压降减小的时候，可以降低最小间距。上面提到，将动态电子迁移分析法应用于集成电路设计规则检查来获得所述第一仿真结果，基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，以及所述第一电压压降分布包括基于流经所述第一金属线的电流的变化确定的所述第一金属线与相邻金属线之间的电压压降的变化；如此，可以结合如第一金属线在各个布局节点上的宽度、长度还有第一金属线的形状变化等，通过动态检查方式和动态算法来计算出第一金属线的不同布局节点上的与相邻金属线之间的电压压降的变化（例如可以记录不同布局节点上的与相邻金属线之间的电压压降的最大值和最小值）进而得到所述第一电压压降分布；可以验证具有可变间距的物理设计，有利于充分利用设计面积，还可以实现第一电压压降分布与从第一集成电路版图中提取的第一物理参数之间的结合，例如可以提取具体的金属线的物理参数以及提取仿真结果中与该金属线相关的部分，有利于灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求；在采用动态电子迁移分析法获得所述第一仿真结果的基础上，可以灵活地适配各种不同的电学相关的检查规则，节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误。

总之，图1所示的用于集成电路设计规则检查的方法，实现了高效可靠地进行集成电路设计规则检查，不仅能够灵活地适配各种不同的电学相关的检查规则、不同版本的集成电路版图，而且节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误，可以确保集成电路设计的稳健性，降低对过早或灾难性的电气故障敏感性。

在一种可能的实施方式中，所述第一金属线的几何参数包括所述第一金属线在所述第一金属线的多个位置上的与相邻金属线之间的多个间距，所述多个间距一一对应所述多个位置，所述第一电压压降分布包括所述第一金属线与相邻金属线之间的电压压降在所述多个位置上的各自的最大值和最小值。如此，可以结合如第一金属线在各个布局节点上的宽度、长度还有第一金属线的形状变化等，通过动态检查方式和动态算法来计算出第一金属线的不同布局节点上的与相邻金属线之间的电压压降的变化（例如可以记录不同布局节点上的与相邻金属线之间的电压压降的最大值和最小值）进而得到所述第一电压压降分布；可以验证具有可变间距的物理设计，有利于充分利用设计面积，还可以实现第一电压压降分布与从第一集成电路版图中提取的第一物理参数之间的结合，例如可以提取具体的金属线的物理参数以及提取仿真结果中与该金属线相关的部分，有利于灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求；在采用动态电子迁移分析法获得所述第一仿真结果的基础上，可以灵活地适配各种不同的电学相关的检查规则，节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误。

在一些实施例中，所述第一金属线的几何参数包括所述第一金属线在所述多个位置上的宽度和长度，所述第一电压压降分布是基于所述第一金属线在所述多个位置上的各自的宽度和长度确定。如此，可以结合如第一金属线在各个布局节点上的宽度、长度还有第一金属线的形状变化等，通过动态检查方式和动态算法来计算出第一金属线的不同布局节点上的与相邻金属线之间的电压压降的变化（例如可以记录不同布局节点上的与相邻金属线之间的电压压降的最大值和最小值）进而得到所述第一电压压降分布；可以验证具有可变间距的物理设计，有利于充分利用设计面积，还可以实现第一电压压降分布与从第一集成电路版图中提取的第一物理参数之间的结合，例如可以提取具体的金属线的物理参数以及提取仿真结果中与该金属线相关的部分，有利于灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求；在采用动态电子迁移分析法获得所述第一仿真结果的基础上，可以灵活地适配各种不同的电学相关的检查规则，节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误。

在一些实施例中，所述第一集成电路设计规则检查所定义的金属线间的电压压降与金属线间的间距之间的约束关系包括：多个电压压降范围和与所述多个电压压降范围一一对应的多个间距阈值，所述第一设计规则检查结果包括，所述多个间距中的每一个间距是否不小于所述多个间距阈值中与该间距对应的间距阈值，所述第一电压压降分布在所述多个位置上与该间距对应的位置上的电压压降的变化落入所述多个电压压降范围中与该间距对应的间距阈值所对应的电压压降范围。电学相关的检查规则可以是来自于芯片制造厂商所规定的有关规则还可以来自于用户需求或者其它任意合适的来源。所述第一集成电路设计规则检查代表了当前采用的用于成电路设计规则检查的电学相关的检查规则。金属线间的电压压降与金属线间的间距之间的约束关系可以通过各种标识和描述来指示所具体适用的金属线。如此，通过多个电压压降范围和与所述多个电压压降范围一一对应的多个间距阈值，可以便利地判断在不同的金属线之间的电压压降下是否提供了足够大的金属线之间的间距也即满足了最小间距要求，有利于灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。

在一些实施例中，所述第一设计规则检查结果还包括置信分数分布，所述置信分数分布基于所述多个间距中的每一个间距与所述多个间距阈值中与该间距对应的间距阈值之间的偏差。置信分数体现了仿真分析结果与第一集成电路设计规则检查所定义的约束关系之间的偏离程度。例如，假设金属线间的电压压降与金属线间的间距之间的约束关系规定了，某一层金属中的两条金属线之间的间距在该两条金属线的电压压降位于某个范围内时（例如大于或者等于1.05伏特加上百分之十）应该至少为0.042微米，那么当所述多个间距中的给定间距为0.043微米且该给定间距应该满足这一至少为0.042微米的要求时，可以给该给定间距打上置信分数1分；可以理解的是，金属线之间的间距越大越好，这样有更好的隔离作用，也能有助于克服因为量子效应、过热等因素造成的干扰，因此该给定间距超过对应的间距阈值0.042微米的程度越高，则置信分数越高，例如该给定间距为0.045微米时，打上置信分数3分。如此，通过置信分数分布，可以更加便利地确定所述多个间距各自与对应的间距阈值之间的偏差，其中具有正数分数的置信分数的间距意味着超过了对应的间距阈值，且超过的越多则置信分数越高；相对的，具有负数分数或者零分的置信分数的间距则被视为不满足对应的间距阈值的要求，因此可能被识别为集成电路版图中出现错误的位置。利用所述第一设计规则检查结果所包括的置信分数分布，可以复用仿真分析结果并更灵活地适配各种不同的电学相关的检查规则以及用户需求。例如，当面临更严格的电学相关的检查规则时，可以复用先前的电学相关的检查规则下的仿真分析结果，通过置信分数分布，可以将置信分数低于一定分数（例如低于1分或者低于3分）的间距及对应的位置视为在新的电学相关的检查规则下的不符合最小阈值要求的位置，如此，可以复用仿真分析结果做出判断，而不需要再次进行仿真。芯片的工作电压可能发生变化，比如从10伏特增加到25V伏特，或者环境温度发生变化，供电条件发生变化如电涌等，为此需要考虑尺度不同的电学相关的检查规则，例如更宽松或者更严格的电学相关的检查规则，利用所述第一设计规则检查结果所包括的置信分数分布，可以更好地体现不同的电学相关的检查规则下的合规性检查结果，也能更便利地适用于各种情况。

在一些实施例中，所述方法还包括，在更新所述第一集成电路设计规则检查所定义的金属线间的电压压降与金属线间的间距之间的约束关系之后，更新所述置信分数分布，以及利用更新前的置信分数分布和更新后的置信分数分布，来更新所述第一设计规则检查结果。如此，可以复用仿真分析结果做出判断，而不需要再次进行仿真，利用所述第一设计规则检查结果所包括的置信分数分布，可以更好地体现不同的电学相关的检查规则下的合规性检查结果，也能更便利地适用于各种情况。

在一种可能的实施方式中，所述方法还包括：基于所述第一物理参数，切割所述第一金属线得到所述第一金属线的第一部分和所述第一金属线的第二部分，其中，所述第一电压压降分布包括所述第一金属线的所述第一部分与第二金属线之间的电压压降的变化以及所述第一金属线的所述第二部分与第三金属线之间的电压压降的变化。上面提到，可以结合如第一金属线在各个布局节点上的宽度、长度还有第一金属线的形状变化等，通过动态检查方式和动态算法来计算出第一金属线的不同布局节点上的与相邻金属线之间的电压压降的变化（例如可以记录不同布局节点上的与相邻金属线之间的电压压降的最大值和最小值）进而得到所述第一电压压降分布；可以验证具有可变间距的物理设计，有利于充分利用设计面积，还可以实现第一电压压降分布与从第一集成电路版图中提取的第一物理参数之间的结合，例如可以提取具体的金属线的物理参数以及提取仿真结果中与该金属线相关的部分，有利于灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。这里，考虑到第一金属线的自身构造、造型以及与相邻金属线之间的几何分布关系，可以基于第一物理参数，例如第一金属线的几何参数如第一金属线的造型，对第一金属线进行切割，并对切割得到的不同部分进行单独的动态电子迁移分析及判断。如此，有助于识别第一金属线上的高风险区域，通过切割来区分开高风险区域和低风险区域，可以更好地利用动态电子迁移分析法，通过动态检查方式和动态算法来得到第一金属线的不同部分与对应相邻金属线之间的电压压降分布，也即所述第一金属线的所述第一部分与第二金属线之间的电压压降的变化以及所述第一金属线的所述第二部分与第三金属线之间的电压压降的变化；这样有利于验证具有可变间距的物理设计，充分利用设计面积，灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。应当理解的是，第二金属线可以不同于第三金属线，或者，第二金属线可以与第三金属线属于同一个金属线的不同部分。

在一些实施例中，所述第一物理参数所包括的所述第一金属线的几何参数包括所述第一金属线的所述第一部分与所述第二金属线之间在第一参考方向上的间距以及所述第一金属线的所述第二部分与所述第三金属线之间在第二参考方向上的间距，所述第一参考方向不同于所述第二参考方向。如此，有利于验证具有可变间距的物理设计，充分利用设计面积，灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。在一些示例中，第一参考方向与第二参考方向正交。例如，第一金属线可以是英文大写字母“L”型的造型，第一参考方向和第二参考方向是该“L”型的造型的第一金属线的两个径向长度方向。

在一些实施例中，利用所述第一电压压降分布和所述第一物理参数，生成所述第一集成电路版图的所述第一设计规则检查结果，包括：分别地利用所述第一金属线的所述第一部分与第二金属线之间的电压压降的变化和所述第一金属线的所述第一部分与所述第二金属线之间在所述第一参考方向上的间距，以及，利用所述第一金属线的所述第二部分与所述第三金属线之间的电压压降的变化和所述第一金属线的所述第二部分与所述第三金属线之间在所述第二参考方向上的间距，生成所述第一设计规则检查结果。如此，有利于验证具有可变间距的物理设计，充分利用设计面积，灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。

在一种可能的实施方式中，所述第一仿真结果是基于电压动态传播算法。如此，通过动态检查方式和动态算法来计算出第一金属线的不同布局节点上的与相邻金属线之间的电压压降的变化（例如可以记录不同布局节点上的与相邻金属线之间的电压压降的最大值和最小值）进而得到所述第一电压压降分布；可以验证具有可变间距的物理设计，有利于充分利用设计面积，还可以实现第一电压压降分布与从第一集成电路版图中提取的第一物理参数之间的结合，例如可以提取具体的金属线的物理参数以及提取仿真结果中与该金属线相关的部分，有利于灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。

在一种可能的实施方式中，所述多个间距之间的至少两个间距不相等。如此，可以验证具有可变间距的物理设计，有利于充分利用设计面积，还可以实现第一电压压降分布与从第一集成电路版图中提取的第一物理参数之间的结合，例如可以提取具体的金属线的物理参数以及提取仿真结果中与该金属线相关的部分，有利于灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。

在一种可能的实施方式中，所述第一金属线是所述第一集成电路版图所包括的多条金属线中的任一金属线，所述第一设计规则检查结果用于定位所述第一集成电路版图的错误。如此，实现了高效可靠地进行集成电路设计规则检查，不仅能够灵活地适配各种不同的电学相关的检查规则、不同版本的集成电路版图，而且节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误，可以确保集成电路设计的稳健性，降低对过早或灾难性的电气故障敏感性。

图2为本申请实施例提供的第一种实施方式的根据图1所示的方法进行集成电路设计规则检查的示意图。如图2所示，第一金属线A210与相邻的第二金属线A220之间存在多个间距，图2中示意性示出了间距A202和间距B204。参考上述图1所示的用于集成电路设计规则检查的方法，从第一集成电路设计相关联的第一集成电路版图中提取第一物理参数，其中，所述第一物理参数包括所述第一集成电路版图中的第一金属线A210的几何参数。所述第一金属线A210的几何参数包括所述第一金属线A210在所述第一金属线A210的多个位置上的与相邻金属线之间的多个间距（图2中示意性示出了间距A202和间距B204）。所述多个间距（间距A202和间距B204）一一对应所述多个位置，所述第一电压压降分布包括所述第一金属线A210与相邻金属线之间的电压压降在所述多个位置上的各自的最大值和最小值。如此，实现了高效可靠地进行集成电路设计规则检查，不仅能够灵活地适配各种不同的电学相关的检查规则、不同版本的集成电路版图，而且节省了人工介入的损耗，有助于快速准确地定位集成电路版图中的错误，可以确保集成电路设计的稳健性，降低对过早或灾难性的电气故障敏感性。

图3为本申请实施例提供的第二种实施方式的根据图1所示的方法进行集成电路设计规则检查的示意图。如图3所示，第一金属线B310与第二金属线B320之间存在多个间距。图3中示意性示出了间距C302和间距D304。可以看出，第一金属线B310具有英文大写字母“L”型的造型。图3中示出了第一参考方向306和第二参考方向308。参考上述图1所示的用于集成电路设计规则检查的方法，从第一集成电路设计相关联的第一集成电路版图中提取第一物理参数，其中，所述第一金属线B310的几何参数包括所述第一金属线B310在所述第一金属线B310的多个位置上的与相邻金属线之间的多个间距（图3中示意性示出了间距C302和间距D304）。所述多个间距（间距C302和间距D304）一一对应所述多个位置，所述第一电压压降分布包括所述第一金属线B310与相邻金属线之间的电压压降在所述多个位置上的各自的最大值和最小值。并且，基于所述第一物理参数，切割所述第一金属线B310得到所述第一金属线B310的第一部分312和所述第一金属线B310的第二部分314。其中，所述第一电压压降分布包括第一金属线B310的第一部分312与第二金属线B320之间的电压压降的变化以及第一金属线B310的第二部分314与第三金属线之间的电压压降的变化。这里，第三金属线被认为是第二金属线B320的一部分。应当理解的是，第二金属线B320可以不同于第三金属线，或者，第二金属线B320可以与第三金属线属于同一个金属线的不同部分。

继续参阅图3，所述第一物理参数所包括的所述第一金属线B310的几何参数包括第一金属线B310的第一部分312与所述第二金属线B320之间在第一参考方向306上的间距（间距C302）以及第一金属线B310的第二部分314与所述第三金属线之间在第二参考方向308上的间距（间距D304），所述第一参考方向306不同于所述第二参考方向308。如此，有利于验证具有可变间距的物理设计，充分利用设计面积，灵活地适配不同版本的集成电路版图，更好地契合芯片产品的开发设计过程中的版本迭代和修改需求。

图4是本申请实施例提供的一种计算设备的结构示意图，该计算设备400包括：一个或者多个处理器410、通信接口420以及存储器430。所述处理器410、通信接口420以及存储器430通过总线440相互连接。可选地，该计算设备400还可以包括输入/输出接口450，输入/输出接口450连接有输入/输出设备，用于接收用户设置的参数等。该计算设备400能够用于实现上述的本申请实施例中设备实施例或者系统实施例的部分或者全部功能；处理器410还能够用于实现上述的本申请实施例中方法实施例的部分或者全部操作步骤。例如，该计算设备400执行各种操作的具体实现可参照上述实施例中的具体细节，如处理器410用于执行上述方法实施例中部分或者全部步骤或者上述方法实施例中的部分或者全部操作。再例如，本申请实施例中，计算设备400可用于实现上述装置实施例中一个或者多个部件的部分或者全部功能，此外通信接口420具体可用于为了实现这些装置、部件的功能所必须的通讯功能等，以及处理器410具体可用于为了实现这些装置、部件的功能所必须的处理功能等。

应当理解的是，图4的计算设备400可以包括一个或者多个处理器410，并且多个处理器410可以按照并行化连接方式、串行化连接方式、串并行连接方式或者任意连接方式来协同提供处理能力，或者多个处理器410可以构成处理器序列或者处理器阵列，或者多个处理器410之间可以分成主处理器和辅助处理器，或者多个处理器410之间可以具有不同的架构如采用异构计算架构。另外，图4所示的计算设备400，相关的结构性描述及功能性描述是示例性且非限制性的。在一些示例性实施例中，计算设备400可以包括比图4所示的更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者具有不同的部件布置。

处理器410可以有多种具体实现形式，例如处理器410可以包括中央处理器（central processing unit，CPU）、图形处理器（graphic processing unit，GPU）、神经网络处理器（neural-network processing unit，NPU）、张量处理器（tensor processingunit，TPU）或数据处理器（data processing unit，DPU）等一种或多种的组合，本申请实施例不做具体限定。处理器410还可以是单核处理器或多核处理器。处理器410可以由CPU和硬件芯片的组合。上述硬件芯片可以是专用集成电路（application-specific integratedcircuit，ASIC），可编程逻辑器件（programmable logic device，PLD）或其组合。上述PLD可以是复杂可编程逻辑器件（complex programmable logic device，CPLD），现场可编程逻辑门阵列（field-programmable gate array，FPGA），通用阵列逻辑（generic array logic，GAL）或其任意组合。处理器410也可以单独采用内置处理逻辑的逻辑器件来实现，例如FPGA或数字信号处理器（digital signal processor，DSP）等。通信接口420可以为有线接口或无线接口，用于与其他模块或设备进行通信，有线接口可以是以太接口、局域互联网络（local interconnect network，LIN）等，无线接口可以是蜂窝网络接口或使用无线局域网接口等。

存储器430可以是非易失性存储器，例如，只读存储器（read-only memory，ROM）、可编程只读存储器（programmable ROM，PROM）、可擦除可编程只读存储器（erasable PROM，EPROM）、电可擦除可编程只读存储器（electrically EPROM，EEPROM）或闪存。存储器430也可以是易失性存储器，易失性存储器可以是随机存取存储器（random access memory，RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器（static RAM，SRAM）、动态随机存取存储器（dynamic RAM，DRAM）、同步动态随机存取存储器（synchronous DRAM，SDRAM）、双倍数据速率同步动态随机存取存储器（double data rate SDRAM，DDR SDRAM）、增强型同步动态随机存取存储器（enhancedSDRAM，ESDRAM）、同步连接动态随机存取存储器（synchlink DRAM，SLDRAM）和直接内存总线随机存取存储器（direct rambus RAM，DR RAM）。存储器430也可用于存储程序代码和数据，以便于处理器410调用存储器430中存储的程序代码执行上述方法实施例中的部分或者全部操作步骤，或者执行上述设备实施例中的相应功能。此外，计算设备400可能包含相比于图4展示的更多或者更少的组件，或者有不同的组件配置方式。

总线440可以是快捷外围部件互连标准（peripheral component interconnectexpress，PCIe）总线，或扩展工业标准结构（extended industry standard architecture，EISA）总线、统一总线（unified bus，Ubus或UB）、计算机快速链接（compute express link，CXL）、缓存一致互联协议（cache coherent interconnect for accelerators，CCIX）等。总线440可以分为地址总线、数据总线、控制总线等。总线440除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，图4中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

本申请实施例提供的方法和设备是基于同一发明构思的，由于方法及设备解决问题的原理相似，因此方法与设备的实施例、实施方式、示例或实现方式可以相互参见，其中重复之处不再赘述。本申请实施例还提供一种系统，该系统包括多个计算设备，每个计算设备的结构可以参照上述所描述的计算设备的结构。该系统可实现的功能或者操作可以参照上述方法实施例中的具体实现步骤和/或上述装置实施例中所描述的具体功能，在此不再赘述。

本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机指令，当所述计算机指令在计算机设备（如一个或者多个处理器）上运行时可以实现上述方法实施例中的方法步骤。所述计算机可读存储介质的处理器在执行上述方法步骤的具体实现可参照上述方法实施例中所描述的具体操作和/或上述装置实施例中所描述的具体功能，在此不再赘述。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。本申请实施例可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载或执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线）或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。可用介质可以是磁性介质（如软盘、硬盘、磁带）、光介质、或者半导体介质。半导体介质可以是固态硬盘，也可以是随机存取存储器，闪存，只读存储器，可擦可编程只读存储器，电可擦可编程只读存储器，寄存器或任何其他形式的合适存储介质。

本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和/或方框图来描述。可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并或删减；本申请实施例系统中的模块可以根据实际需要进行划分、合并或删减。如果本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (14)

1.一种用于集成电路设计规则检查的方法，其特征在于，所述方法包括：

从第一集成电路设计相关联的第一集成电路版图中提取第一物理参数，其中，所述第一物理参数包括所述第一集成电路版图中的第一金属线的几何参数；

从所述第一集成电路设计相关联的第一仿真结果中提取与所述第一金属线对应的第一电压压降分布，其中，所述第一仿真结果采用动态电子迁移分析法并且基于所述第一金属线的几何参数确定流经所述第一金属线的电流的变化，所述第一电压压降分布包括基于流经所述第一金属线的电流的变化确定的所述第一金属线与相邻金属线之间的电压压降的变化；

基于第一集成电路设计规则检查，利用所述第一电压压降分布和所述第一物理参数，生成所述第一集成电路版图的第一设计规则检查结果，其中，所述第一集成电路设计规则检查定义了金属线间的电压压降与金属线间的间距之间的约束关系。

2.根据权利要求1所述的方法，其特征在于，所述第一金属线的几何参数包括所述第一金属线在所述第一金属线的多个位置上的与相邻金属线之间的多个间距，所述多个间距一一对应所述多个位置，所述第一电压压降分布包括所述第一金属线与相邻金属线之间的电压压降在所述多个位置上的各自的最大值和最小值。

3.根据权利要求2所述的方法，其特征在于，所述第一金属线的几何参数包括所述第一金属线在所述多个位置上的宽度和长度，所述第一电压压降分布是基于所述第一金属线在所述多个位置上的各自的宽度和长度确定。

4.根据权利要求3所述的方法，其特征在于，所述第一集成电路设计规则检查所定义的金属线间的电压压降与金属线间的间距之间的约束关系包括：多个电压压降范围和与所述多个电压压降范围一一对应的多个间距阈值，所述第一设计规则检查结果包括，所述多个间距中的每一个间距是否不小于所述多个间距阈值中与该间距对应的间距阈值，所述第一电压压降分布在所述多个位置上与该间距对应的位置上的电压压降的变化落入所述多个电压压降范围中与该间距对应的间距阈值所对应的电压压降范围。

5.根据权利要求4所述的方法，其特征在于，所述第一设计规则检查结果还包括置信分数分布，所述置信分数分布基于所述多个间距中的每一个间距与所述多个间距阈值中与该间距对应的间距阈值之间的偏差。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括，在更新所述第一集成电路设计规则检查所定义的金属线间的电压压降与金属线间的间距之间的约束关系之后，更新所述置信分数分布，以及利用更新前的置信分数分布和更新后的置信分数分布，来更新所述第一设计规则检查结果。

7.根据权利要求1所述的方法，其特征在于，所述方法还包括：

基于所述第一物理参数，切割所述第一金属线得到所述第一金属线的第一部分和所述第一金属线的第二部分，其中，所述第一电压压降分布包括所述第一金属线的所述第一部分与第二金属线之间的电压压降的变化以及所述第一金属线的所述第二部分与第三金属线之间的电压压降的变化。

8.根据权利要求7所述的方法，其特征在于，所述第一物理参数所包括的所述第一金属线的几何参数包括所述第一金属线的所述第一部分与所述第二金属线之间在第一参考方向上的间距以及所述第一金属线的所述第二部分与所述第三金属线之间在第二参考方向上的间距，所述第一参考方向不同于所述第二参考方向。

9.根据权利要求8所述的方法，其特征在于，利用所述第一电压压降分布和所述第一物理参数，生成所述第一集成电路版图的所述第一设计规则检查结果，包括：

分别地利用所述第一金属线的所述第一部分与第二金属线之间的电压压降的变化和所述第一金属线的所述第一部分与所述第二金属线之间在所述第一参考方向上的间距，以及，利用所述第一金属线的所述第二部分与所述第三金属线之间的电压压降的变化和所述第一金属线的所述第二部分与所述第三金属线之间在所述第二参考方向上的间距，生成所述第一设计规则检查结果。

10.根据权利要求1所述的方法，其特征在于，所述第一仿真结果是基于电压动态传播算法。

11.根据权利要求2所述的方法，其特征在于，所述多个间距之间的至少两个间距不相等。

12.根据权利要求1所述的方法，其特征在于，所述第一金属线是所述第一集成电路版图所包括的多条金属线中的任一金属线，所述第一设计规则检查结果用于定位所述第一集成电路版图的错误。

13.一种计算机设备，其特征在于，所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现根据权利要求1至12中任一项所述的方法。

14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，当所述计算机指令在计算机设备上运行时使得所述计算机设备执行根据权利要求1至12中任一项所述的方法。