JP2022124240A - 診断パターン生成方法及び計算機 - Google Patents
診断パターン生成方法及び計算機 Download PDFInfo
- Publication number
- JP2022124240A JP2022124240A JP2021021893A JP2021021893A JP2022124240A JP 2022124240 A JP2022124240 A JP 2022124240A JP 2021021893 A JP2021021893 A JP 2021021893A JP 2021021893 A JP2021021893 A JP 2021021893A JP 2022124240 A JP2022124240 A JP 2022124240A
- Authority
- JP
- Japan
- Prior art keywords
- node
- diagnostic
- diagnostic pattern
- processor
- neural network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000012545 processing Methods 0.000 claims abstract description 93
- 238000013528 artificial neural network Methods 0.000 claims abstract description 51
- 238000003745 diagnosis Methods 0.000 claims abstract description 51
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000001174 ascending effect Effects 0.000 claims 1
- 230000001629 suppression Effects 0.000 abstract 1
- 230000007717 exclusion Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000002405 diagnostic procedure Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003679 aging effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0012—Biomedical image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20084—Artificial neural networks [ANN]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Radiology & Medical Imaging (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Multimedia (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
Description
(*)ハードウェアを多重化して各ハードウェアによる演算結果を比較する方法
(*)同一のハードウェアを用いて行った複数の演算処理の演算結果を比較する方法
(*)演算結果を逆演算して元のデータに戻るか否かを確認する方法
(*)診断対象回路に対して診断パターンを定期的に入力し、診断対象回路の出力値を期待値と比較する方法(LBIST:Logic Built-In Self-Test)
などが知られている。
ニューラルネットワークによる演算処理を複数の演算コンポーネントを用いて実行するプロセッサを診断するための診断パターンを生成する診断パターン生成方法であって、
(A)前記ニューラルネットワークに含まれる複数のノードの部分集合による演算処理の処理結果の正誤を診断するための複数のデータセットを含む前記診断パターンを生成し、
(B)前記ノードと、前記ノードによる演算処理を実行する前記演算コンポーネントとの対応関係であるノード・コア関係を特定し、
(C)前記ノード・コア関係に基づいて、前記データセットの数を縮減する。
(*)複数のノードと、
(*)複数のノード間に設定された複数の重みパラメータと、
(*)複数のノードのそれぞれに設定されたバイアスパラメータと、
を含む。なお、学習済ニューラルネットワークは、図1では、学習済NNと表記されている。
(*)入力値が入力される入力ノードと、
(*)出力値を出力する出力ノードと、
(*)入力ノードと出力ノードとの間に設けられる中間ノードと、
を含む。また、少なくとも中間ノードは、複数ある。
(*)学習済ニューラルネットワーク11に入力する診断用入力値と、
(*)診断用入力値を学習済ニューラルネットワーク11に入力した場合に学習済ニューラルネットワーク11から出力される出力値の期待値と、
を含む。
(A)入力処理。入力処理は、対象の中間ノードに故障(例えば、縮退故障)が発生したと仮定して、対象のデータセットの診断用入力値を学習済ニューラルネットワーク11に入力する処理である。
(B)比較処理。比較処理は、学習済ニューラルネットワーク11からの出力値を対象の診断パターンの期待値と比較する処理である。
(C)特定処理。特定処理は、出力値と期待値とが一致していない場合、対象の中間ノードを診断可能ノードとして特定する処理である。
(1)実行処理。実行処理は、第2のプロセッサ37に対して、学習済ニューラルネットワークプログラムを読み込ませて、学習済ニューラルネットワーク11による演算処理を実行させる処理である。
(2)診断処理。診断処理は、所定のタイミングで縮減診断パターン17を第2のプロセッサ37にロードさせて、第2のプロセッサ37を診断する処理である。
(a)特定処理。特定処理は、中間ノード診断パターンデータセット13に基づいて、診断除外ノード集合56に含まれる診断除外ノードの演算処理の正誤だけを診断可能なデータデータセットを除外データセットとして特定する処理である。
(b)減縮処理。減縮処理は、診断パターン12から除外データセットを除外することで、診断パターン12に含まれるデータセットの数を縮減する処理である。
(c)生成処理。生成処理は、データセットの数を縮減した診断パターンを縮減診断パターン17として生成して出力する処理である。
Claims (8)
- ニューラルネットワークによる演算処理を複数の演算コンポーネントを用いて実行するプロセッサを診断するための診断パターンを生成する診断パターン生成方法であって、
(A)前記ニューラルネットワークに含まれる複数のノードの部分集合による演算処理の処理結果の正誤を診断するための複数のデータセットを含む前記診断パターンを生成し、
(B)前記ノードと、前記ノードによる演算処理を実行する前記演算コンポーネントとの対応関係であるノード・コア関係を特定し、
(C)前記ノード・コア関係に基づいて、前記データセットの数を縮減する、
診断パターン生成方法。 - 請求項1に記載の診断パターン生成方法において、
前記(C)では、
(C1)前記ノード・コア関係に基づいて、前記演算コンポーネントごとに、当該演算コンポーネントに対応する前記ノードの集合を特定し、
(C2)前記演算コンポーネントごとに、前記集合に含まれるノードのいずれかの演算処理の正誤を診断可能な前記データセットを選択し、
(C3)前記演算コンポーネントごとに、前記取得したデータセット以外の前記データセットを削除することで、前記データセットの数を縮減する、
診断パターン生成方法。 - 請求項2に記載の診断パターン生成方法において
前記データセットは、
(X1)前記ニューラルネットワークに入力する診断用入力値と、
(X2)前記診断用入力値を前記ニューラルネットワークに入力した場合に前記ニューラルネットワークから出力される出力値の期待値と、
を含み、
前記(C2)では、
(C21)前記診断用入力値及び前記期待値に基づいて、前記データセットと、当該データセットで演算処理の正誤の診断が可能な前記ノードとの対応関係であるノード・データ関係を特定し、
(C22)前記ノード・データ関係に基づいて、前記データセットのいずれかを選択する、
診断パターン生成方法。 - ニューラルネットワークによる演算処理を複数の演算コンポーネントを用いて実行するプロセッサを診断するための診断パターンを生成する診断パターン生成方法であって、
(A)前記ニューラルネットワークに含まれる複数のノードの部分集合による演算処理の処理結果の正誤を診断するための複数のデータセットを含む前記診断パターンを生成し、
(B)前記ニューラルネットワークの演算結果に対する各ノードの出力値の影響度を算出し、
(C)前記影響度に基づいて、前記データセットの数を縮減する、
診断パターン生成方法。 - 請求項4に記載の診断パターン生成方法において、
前記影響度は、前記ノードの出力値の各ビットの全てが誤りの場合に、前記演算結果の全ビットに対する誤りとなるビットが占める割合であるAVF(Architectural Vulnerability Factor)である、
診断パターン生成方法。 - 請求項5に記載の診断パターン生成方法において、
前記(C)では、
(C1)各ノードを含む集合から、前記ノードを前記AVFが小さい方から順に選択し、当該集合による診断カバー率が閾値よりも大きい場合、当該選択したノードを前記集合から削除し、
(C2)前記診断カバー率が前記閾値以下となった場合、前記集合の補集合に含まれるノードの演算処理の正誤だけを診断可能なデータセットを削除することで、前記データセットの数を縮減し、
前記診断カバー率は、以下の式(1)で表され、
診断パターン生成方法。 - 第1のプロセッサと、演算処理を行う複数の演算コンポーネントを含む第2のプロセッサと、記憶部と、を有する計算機であって、
前記記憶部は、
(A)前記第2のプロセッサに前記ニューラルネットワークの演算処理を実行させるためのニューラルネットワークプログラムと、
(B)請求項1に記載の診断パターン生成方法にて前記データセットの数が縮減された前記診断パターンと、
を記憶し、
前記第1のプロセッサは、
(1)前記第2のプロセッサに対して、前記ニューラルネットワークプログラムを読み込ませて前記演算処理を実行させ、
(2)所定のタイミングで前記診断パターンを前記第2のプロセッサにロードさせて、前記第1のプロセッサを診断する、
計算機。 - 請求項7に記載の計算機において、
前記第1のプロセッサは、
前記(1)では、前記第2のプロセッサに対して前記演算処理を実行させる処理と、前記演算処理の処理結果に基づいて、所定の機械を制御する機械制御処理とを交互に実行し、
前記(2)では、前記機械制御処理の実行中に、前記第2のプロセッサを診断する、
計算機。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021021893A JP2022124240A (ja) | 2021-02-15 | 2021-02-15 | 診断パターン生成方法及び計算機 |
DE102021130117.3A DE102021130117A1 (de) | 2021-02-15 | 2021-11-18 | Diagnosemuster-erzeugungsverfahren und computer |
US17/535,779 US20220261986A1 (en) | 2021-02-15 | 2021-11-26 | Diagnosis pattern generation method and computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021021893A JP2022124240A (ja) | 2021-02-15 | 2021-02-15 | 診断パターン生成方法及び計算機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022124240A true JP2022124240A (ja) | 2022-08-25 |
Family
ID=82610620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021021893A Pending JP2022124240A (ja) | 2021-02-15 | 2021-02-15 | 診断パターン生成方法及び計算機 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220261986A1 (ja) |
JP (1) | JP2022124240A (ja) |
DE (1) | DE102021130117A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10454803B2 (en) * | 2017-10-02 | 2019-10-22 | Salesforce.Com, Inc. | Inspecting network performance at diagnosis points |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016132468A1 (ja) | 2015-02-18 | 2016-08-25 | 株式会社日立製作所 | データ評価方法および装置、故障診断方法および装置 |
-
2021
- 2021-02-15 JP JP2021021893A patent/JP2022124240A/ja active Pending
- 2021-11-18 DE DE102021130117.3A patent/DE102021130117A1/de active Pending
- 2021-11-26 US US17/535,779 patent/US20220261986A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102021130117A1 (de) | 2022-08-18 |
US20220261986A1 (en) | 2022-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cousineau et al. | TLA+ proofs | |
US8997065B2 (en) | Automatic modularization of source code | |
US7500149B2 (en) | Generating finite state machines for software systems with asynchronous callbacks | |
JP2001318804A (ja) | 確率的な診断システム | |
US10275548B1 (en) | Interactive diagnostic modeling evaluator | |
US20210318379A1 (en) | System and method for optimizing fault coverage based on optimized test point insertion determinations for logical circuits | |
US20160335555A1 (en) | Making a prediction regarding development of a software product | |
CN110245085B (zh) | 利用在线模型检验的嵌入式实时操作系统验证方法及系统 | |
US8868381B2 (en) | Control system design simulation using switched linearization | |
US6339837B1 (en) | Hybrid method for design verification | |
CN111367786A (zh) | 一种符号执行方法、电子设备以及存储介质 | |
US20220261986A1 (en) | Diagnosis pattern generation method and computer | |
US9404972B2 (en) | Diagnosis and debug with truncated simulation | |
CN116663491B (zh) | 基于bdd求解功能覆盖组条件约束语句的方法、设备和介质 | |
JP2000235507A (ja) | システムの信頼性設計装置及び方法並びにシステムの信頼性設計用ソフトウェアを記録した記録媒体 | |
US6845440B2 (en) | System for preventing memory usage conflicts when generating and merging computer architecture test cases | |
US10747601B2 (en) | Failure estimation in circuits | |
JP2016085152A (ja) | 診断装置、診断プログラム及び診断方法 | |
Zamani et al. | Online missing/repeated gate faults detection in reversible circuits | |
CN114529001B (zh) | 量子算法的指标评估方法、装置、终端及存储介质 | |
CN113722143A (zh) | 一种程序流监控方法、装置、电子设备以及存储介质 | |
Biswas et al. | A formal approach to on-line monitoring of digital VLSI circuits: theory, design and implementation | |
US10523186B1 (en) | Vulnerability determination in circuits | |
Gupta et al. | Probabilistic error propagation modeling in logic circuits | |
JP7274063B2 (ja) | テストケース生成装置、テストケース生成方法及びテストケース生成プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240611 |