CN111753490A - 金属线版图设计规则检查方法 - Google Patents
金属线版图设计规则检查方法 Download PDFInfo
- Publication number
- CN111753490A CN111753490A CN202010576086.8A CN202010576086A CN111753490A CN 111753490 A CN111753490 A CN 111753490A CN 202010576086 A CN202010576086 A CN 202010576086A CN 111753490 A CN111753490 A CN 111753490A
- Authority
- CN
- China
- Prior art keywords
- metal
- voltage
- layer
- identification layer
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 344
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 344
- 238000013461 design Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004364 calculation method Methods 0.000 claims description 27
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 101000927793 Homo sapiens Neuroepithelial cell-transforming gene 1 protein Proteins 0.000 description 20
- 101001124937 Homo sapiens Pre-mRNA-splicing factor 38B Proteins 0.000 description 20
- 101000631937 Homo sapiens Sodium- and chloride-dependent glycine transporter 2 Proteins 0.000 description 20
- 101000639975 Homo sapiens Sodium-dependent noradrenaline transporter Proteins 0.000 description 20
- 102100028886 Sodium- and chloride-dependent glycine transporter 2 Human genes 0.000 description 20
- 238000004590 computer program Methods 0.000 description 16
- 101000643391 Homo sapiens Serine/arginine-rich splicing factor 11 Proteins 0.000 description 14
- 102100024991 Tetraspanin-12 Human genes 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000011295 pitch Substances 0.000 description 10
- 239000003550 marker Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 239000004429 Calibre Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012216 screening Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种金属线版图设计规则检查方法，首先获取所述金属线的电压信息，并判断待检查的两个所述金属线间是否存在同序识别层。若存在则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，若不存在则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，最后利用所述金属线版图的设计规则中相应电压差对应相应间距要求判断待检查的两个所述金属线的间距是否符合要求，从而实现待检查的两个所述金属线之间的设计规则检查。无需人工计算电压差值，极大地优化了代码用量并以高效和准确的方式自动计算电压差，实现不同金属线上图形间距的检查与限定。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种金属线版图设计规则检查方法。
背景技术
随着集成电路产业的发展，芯片集成度的不断提升，半导体的制造工艺日益复杂。在半导体制造版图设计过程中，设计规则检查(DRC)的重要性不断提高，利用DRC可以避免由于短路、断路造成的电路失效或由于寄生电容等因素引起的性能劣化问题，可有效保证芯片成品的可靠性与良率。
为了满足更复杂工艺制程的需求，同时避免由于栅极、源漏极以及金属线线宽和间距等关键尺寸越来越小导致发生电压击穿或金属线连接等性能损害问题。需要在金属线版图设计规则中增加了不同电压差图形间的设计规则检查，现有技术中的DRC方案需要技术人员人工计算不同电压差金属线之间的电压差值，代码量很大，且整个DRC方案的效率较低。
因此，需要提出一种可以简化代码量以及高效的方案。
发明内容
本发明的目的在于提供一种金属线版图设计规则检查方法，用于解决现有技术中需要技术人员人工计算不同电压差金属线之间的电压差值，代码量很大，且整个DRC方案的效率较低的问题。
为了解决上述技术问题，本发明提出一种金属线版图设计规则检查方法，所述金属线版图包括多个金属线，同一所述金属线包括具有连接关系的所有金属层；
所述金属线版图设计规则检查方法包括以下步骤：
获取每个所述金属线的电压信息；
判断待检查的两个所述金属线间是否存在同序识别层；
若存在所述同序识别层，则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第一间距要求；
若不存在所述同序识别层，则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第二间距要求；
获取待检查的两个所述金属线的间距，并基于所述第一间距要求或所述第二间距要求实现待检查的两个所述金属线之间的设计规则检查。
可选地，通过以下步骤获取每个所述金属线的电压信息：
设置类型各不相同的电压识别层，并建立所述金属层与所述电压识别层的连接关系，其中，所述电压识别层包含了所述金属层的电压信息，并将对应的电压信息赋值给每个所述金属线上对应的金属层；
设置每个所述金属线中所有所述金属层的连接关系；
将所述金属层与所述电压识别层的连接关系以及每个所述金属线中所有所述金属层的连接关系存储到第一变量中；
基于所述第一变量获取每个所述金属线的电压信息。
可选地，所述基于所述第一变量获取每个所述金属线的电压信息包括：
通过电压差检查命令调用所述第一变量，并获取每个所述金属线的电压信息。
可选地，基于每个所述金属线中所有所述金属层的连接关系，通过NET属性命令将所述电压识别层中的电压信息赋给对应的所述金属线。
可选地，若同一个所述金属线上存在至少两个所述电压信息，所述电压信息包括高压值以及低压值，则选择所有的所述高压值中的最大值以及所有的所述低压值中的最小值作为所述电压信息赋给对应的所述金属线。
可选地，通过以下方式判断待检查的两个所述金属线间是否存在同序识别层：
获取待检查的两个所述金属线的同序标志位；
若所述同序标志位为1，则判定待检查的两个所述金属线间存在同序识别层；
若所述同序标志位为0，则判定待检查的两个所述金属线间不存在同序识别层。
可选地，所述第一变量还包括所述同序标志位。
可选地，所述电压识别层包括文本电压识别层、金属电压识别层以及器件电压识别层，所述电压信息包括高压值以及低压值；
其中，所述金属电压识别层以及所述器件电压识别层中包含的低压值均为0。
可选地，所述文本电压识别层、所述金属电压识别层以及所述器件电压识别层的优先级依次递减；
通过以下方式将对应的电压信息赋值给每个所述金属线上对应的金属层：
判断所述金属层上是否有所述文本电压识别层；
若是，则将所述文本电压识别层中的高压值以及低压值赋给所述金属层；
若否，则判断所述金属层上是否有所述金属电压识别层；
若是，则将所述金属电压识别层中的高压值赋给所述金属层，并将0作为低压值赋给所述金属层；
若否，则判断所述金属层上是否有所述器件电压识别层；
若是，则将所述器件电压识别层中的高压值赋给所述金属层，并将0作为低压值赋给所述金属层；
若否，则将0作为高压值赋给所述金属层，并将0作为低压值赋给所述金属层。
可选地，所述同序电压差计算方法包括：
ΔV＝Max(|V1high-V2high|，|V1low-V2low|)；
所述异序电压差计算方法包括：
ΔV＝Max(|V1high-V2low|，|V2high-V1low|)；
其中，所述ΔV为待检查的两个所述金属线间的电压差，V1high为待检查的两个所述金属线中的一个金属线的高压值，V2high为另一个金属线的高压值，V1low为待检查的两个所述金属线中的一个金属线的低压值，V2low为另一个金属线的低压值。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的一种金属线版图设计规则检查方法，首先获取所述金属线的电压信息，并判断待检查的两个所述金属线间是否存在同序识别层。若存在则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，若不存在则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，最后利用所述金属线版图的设计规则中相应电压差对应相应间距要求判断待检查的两个所述金属线的间距是否符合要求，从而实现待检查的两个所述金属线之间的设计规则检查。无需人工计算电压差值，极大地优化了代码用量并以高效和准确的方式自动计算电压差，实现不同金属线上图形间距的检查与限定。
2、通过设置类型各不相同的电压识别层，所述电压识别层包含了所述金属层的电压信息，所述电压信息包含了金属层的高压值以及低压值，并建立所述金属层与所述电压识别层的连接关系，将这些信息全部存储到第一变量中，无需人工筛选就可直接利用所述第一变量获得金属层的高压值以及低压值，进一步优化了代码用量以及提高了效率。
3、设置金属线的同序标志位，将所述同序标志位也一并存储到所述第一变量中，通过调用所述第一变量即可获取待检查的两个所述金属线间是否存在同序识别层，更进一步优化了代码用量以及提高了效率。
附图说明
图1为本发明实施例提供的一种金属线版图设计规则检查方法的流程示意图；
图2为图1中步骤S1的流程示意图；
图3为利用同序电压差计算方法计算电压差的金属层间的最小间距检查通过的示意图；
图4为利用同序电压差计算方法计算电压差的金属层间的最小间距检查未通过的示意图；
图5为利用异序电压差计算方法计算电压差的金属层间的最小间距检查通过的示意图；
图6为利用异序电压差计算方法计算电压差的金属层间的最小间距检查未通过的示意图；
图7为本发明实施例提供的一种金属线版图设计规则检查的流程示意图；
图8为本发明另一实施例提供的一种金属线版图设计规则检查装置的示意图；
其中，图8中：10-金属线版图设计规则检查装置，100-电压信息获取模块，101-所述同序识别层判断模块，102-所述电压差计算与处理模块，103-规则检查模块。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
请参考图1，本发明实施例提出一种金属线版图设计规则检查方法，所述金属线版图包括多个金属线，同一所述金属线包括具有连接关系的所有金属层；
所述金属线版图设计规则检查方法包括以下步骤：
S1：获取每个所述金属线的电压信息；
S2：判断待检查的两个所述金属线间是否存在同序识别层；
S3：若存在所述同序识别层，则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第一间距要求；
S4：若不存在所述同序识别层，则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第二间距要求；
S5：获取待检查的两个所述金属线的间距，并基于所述第一间距要求或所述第二间距要求实现待检查的两个所述金属线之间的设计规则检查。
与现有技术不同之处在于，本发明实施例提供的一种金属线版图设计规则检查方法，首先获取所述金属线的电压信息，并判断待检查的两个所述金属线间是否存在同序识别层。若存在则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，若不存在则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，最后利用所述金属线版图的设计规则中相应电压差对应相应间距要求判断待检查的两个所述金属线的间距是否符合要求，从而实现待检查的两个所述金属线之间的设计规则检查。无需人工计算电压差值，极大地优化了代码用量并以高效和准确的方式自动计算电压差，实现不同金属线上图形间距的检查与限定。需要注意的是，本发明中所述第一间距以及所述第二间距可以是相邻金属层图形之间的间距，金属层图形与通孔图形之间的间距，通孔图形之间的间距或器件上Poly层图形和Active层图形间及与金属层间的间距限定等，在此不做限制。
进一步地，请参考图2，通过以下步骤获取每个所述金属线的电压信息，也即所述S1步骤具体包括：
S100：设置类型各不相同的电压识别层，并建立所述金属层与所述电压识别层的连接关系，其中，所述电压识别层包含了所述金属层的电压信息，并将对应的电压信息赋值给每个所述金属线上对应的金属层；
S101：设置每个所述金属线中所有所述金属层的连接关系；
S102：将所述金属层与所述电压识别层的连接关系以及每个所述金属线中所有所述金属层的连接关系存储到第一变量中；
S103：基于所述第一变量获取每个所述金属线的电压信息。
通过设置类型各不相同的电压识别层，所述电压识别层包含了所述金属层的电压信息，并建立所述金属层与所述电压识别层的连接关系，将这些信息全部存储到第一变量中，无需人工筛选就可直接利用所述第一变量获得金属层的电压信息，进一步优化了代码用量以及提高了效率。
优选地，所述基于所述第一变量获取每个所述金属线的电压信息包括(也即所述S103步骤)：
通过电压差检查命令调用所述第一变量，并获取每个所述金属线的电压信息。
需要注意的是，本发明实施例提供的技术方案可利用EDA物理验证工具calibre实现，利用calibre编辑相应的代码文件，所述电压差检查命令为calibre内部的命令，可利用所述电压差检查命令调用所述第一变量，可以理解的是，除了利用calibre来实现本发明提供的技术方案外，在本发明其它实施例中还可利用其它EDA物理验证工具实现，例如还可利用candence实现，其实现方法与calibre相同，在此不做赘述，为了便于说明，在本发明实施例中均以calibre为例来具体说明。而所述第一变量则可通过NET属性命令设置，所述NET属性命令也是calibre的命令，所述NET属性命令的作用还有：基于每个所述金属线中所有所述金属层的连接关系，通过NET属性命令将所述电压识别层中的电压信息赋给对应的所述金属线。
特别地，在本发明一些实施例中，同一个所述金属线上可能存在不止一个所述电压信息，可能会存在两个所述电压信息或三个所述电压信息。而所述电压信息包括高压值以及低压值，此时，一个所述金属线上的高压值以及低压值按照以下方式选择：选择所有的所述高压值中的最大值以及所有的所述低压值中的最小值作为所述电压信息赋给对应的所述金属线。请参考图3，从图3中可以看出金属线NET1与金属线NET2上分别具有M1(Metal1)、M2(Metal2)、M3(Metal3)三层金属层，在本发明实施例中，金属线NET1和金属线NET2上仅在金属层M1上有电压信息，因此，金属线NET1和金属线NET2的电压信息就是金属层M1上对应的电压信息。如果，在本发明其它实施例中，金属线NET1的金属层M1具有一个高压值和一个低压值，金属层M2具有另一个高压值和另一个低压值，那么选择金属层M1和金属层M2的高压值中较大的一个赋给金属线NET1作为其高压值，选择金属层M1和金属层M2的低压值中较小的一个赋给金属线NET1作为其低压值。当然在其它实施例中，金属层M3也有可能有相应的高压值和低压值，选择方式与上述相同，在此不做赘述。金属线NET2的情况与金属线NET1相同，也不做赘述。
优选地，所述S2步骤中通过以下方式判断待检查的两个所述金属线间是否存在同序识别层：
S201：获取待检查的两个所述金属线的同序标志位；
S202：若所述同序标志位为1，则判定待检查的两个所述金属线间存在同序识别层；
S203：若所述同序标志位为0，则判定待检查的两个所述金属线间不存在同序识别层。
更进一步地，所述第一变量还包括所述同序标志位，也即将同序标志位也一并存储进所述第一变量中，通过调用所述第一变量即可获取待检查的两个所述金属线间是否存在同序识别层，更进一步优化了代码用量以及提高了效率。请参考图3和图5，其中，图3中金属线NET1与金属线NET2间存在同序识别层，那么此时对应的同序标志位为1，此时，只要直接调用所述第一变量就可以获得金属线NET1和金属线NET2相应的高压值、低压值以及同序标志位，并且可以判定金属线NET1和金属线NET2间存在同序识别层。与此同时，利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第一间距要求。所述同序电压差计算方法包括：
ΔV＝Max(|V1high-V2high|，|V1low-V2low|)；
其中，所述ΔV为待检查的两个所述金属线间的电压差，V1high为待检查的两个所述金属线NET1中的一个金属线的高压值，V2high为另一个金属线NET2的高压值，V1low为待检查的两个所述金属线中的一个金属线NET1的低压值，V2low为另一个金属线NET2的低压值。从图3中可以看出，金属线NET1的高压值V1high＝1.8V，金属线NET1的低压值V1low＝0.2V，金属线NET2的高压值V2high＝0.5V，金属线NET2的低压值V2low＝0.1V，且同序标志位sync_ID＝1，则电压差ΔV＝Max(1.8-0.5，0.2-0.1)＝1.3V，此时，金属线NET1与金属线NET2的金属层M1的间距为0.041um，若该金属线版图设计规则中要求：当ΔV>1.1V时，M1的间距需满足>0.040um的设计规则。由此可见，图3中金属层M1的间距符合要求，通过设计规则检查。本领域技术人员可以理解的是，上述设计规则要求仅是为了便于理解和说明本发明的技术方案所提供的示例，并非对本发明的限制。具体应用时，需根据实际工艺要求来选择合适的设计规则，在此不做限制。
图5中金属线NET1与金属线NET2间不存在同序识别层，那么此时对应的同序标志位为0，此时，只要直接调用所述第一变量就可以获得金属线NET1和金属线NET2相应的高压值、低压值以及同序标志位，并且可以判定金属线NET1和金属线NET2间不存在同序识别层。用异序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第二间距要求。所述异序电压差计算方法包括：
ΔV＝Max(|V1high-V2low|，|V2high-V1low|)；
其中，所述ΔV为待检查的两个所述金属线间的电压差，V1high为待检查的两个所述金属线NET1中的一个金属线的高压值，V2high为另一个金属线NET2的高压值，V1low为待检查的两个所述金属线中的一个金属线NET1的低压值，V2low为另一个金属线NET2的低压值。从图5中可以看出，金属线NET1的高压值V1high＝1.8V，金属线NET1的低压值V1low＝0.2V，金属线NET2的高压值V2high＝0.5V，金属线NET2的低压值V2low＝0.1V，且同序标志位sync_ID＝0，则电压差ΔV＝Max(1.8-0.1，0.5-0.2)＝1.7V，此时，金属线NET1与金属线NET2的金属层M1的间距为0.052um，若该金属线版图设计规则中要求：当ΔV>1.65V时，M1的间距需满足>0.052um的设计规则。由此可见，图5中金属层M1的间距也符合要求，通过设计规则检查。本领域技术人员可以理解的是，上述设计规则要求仅是为了便于理解和说明本发明的技术方案所提供的示例，并非对本发明的限制。具体应用时，需根据实际工艺要求来选择合适的设计规则，在此不做限制。
优选地，请参考图7，所述电压识别层包括文本电压识别层Text marker、金属电压识别层Metal marker以及器件电压识别层Device marker，所述电压信息包括高压值以及低压值；
其中，所述金属电压识别层以及所述器件电压识别层中包含的低压值均为0。
进一步地，所述文本电压识别层、所述金属电压识别层以及所述器件电压识别层的优先级依次递减；
通过以下方式将对应的电压信息赋值给每个所述金属线上对应的金属层：
判断所述金属层上是否有所述文本电压识别层；
若是，则将所述文本电压识别层中的高压值以及低压值赋给所述金属层；
若否，则判断所述金属层上是否有所述金属电压识别层；
若是，则将所述金属电压识别层中的高压值赋给所述金属层，并将0作为低压值赋给所述金属层；
若否，则判断所述金属层上是否有所述器件电压识别层；
若是，则将所述器件电压识别层中的高压值赋给所述金属层，并将0作为低压值赋给所述金属层；
若否，则将0作为高压值赋给所述金属层，并将0作为低压值赋给所述金属层。
为了便于说明本发明的技术方案，以下提供一种更为具体的实施方式：
请参考图3至图6，本实施例依然采用EDA物理验证工具calibre，编辑代码文件，具体实施方法的流程请继续参考图7，以文本电压识别层Text marker作为电压识别层，检查不同电压差的金属层之间的最小间距为例，具体实施步骤如下：
第一步：定义文本电压识别层Textmarker，建立金属线上每一层金属层与其文本电压识别层Textmarker之间的连接关系。如图3至图6所示，金属线NET1与金属线NET2上分别具有Metal1(M1)，Metal2(M2)和Metal3(M3)三层金属层，在此，编辑代码将包含M1电压信息的文本电压识别层voltage high text、voltage low text与M1建立连接关系，将M1的高压值和低压值赋给M1，将包含M2电压信息的文本电压识别层voltage high text、voltagelow text与M2建立连接关系，将M2的高压值和低压值赋给M2，将包含M2电压信息的文本电压识别层voltage high text、voltage low text与M3建立连接关系，将M3的高压值和低压值赋给M3。在图3至图6中，仅存在M1的voltage high text以及voltage low text，因此，金属线NET1上M1的V1high＝1.8，V1low＝0.2，金属线NET2上M1的V2high＝0.5，V1low＝0.1。
第二步：设置NET上各金属层之间的连接关系。
如图3至图6所示，设置连接关系如下：金属层M1与金属层M2通过过孔Via1(V1)连接，金属层M2再通过过孔Via2(V2)连接金属层M3，从而连接为整条NET线。
第三步：通过NET属性命令设置第一变量net_vol_assign。
①将第一步中有关文本电压识别层信息以及第二步中金属线的金属层连接关系信息存储到变量net_vol_assign中，并将M1的高压值和低压值赋予整条金属线，因此，此时整条金属线(包含所有层)的高压值与低压值即为M1的值，也即金属线NET1：V1high＝1.8V，V1low＝0.2V；金属线NET2：V2high＝0.5V，V1low＝0.1V。
②检查金属线上是否存在同序识别层(synchronous marker)
检查sync marker的存在性，如图3和图4所示，金属层M3上存在M3 sync marker，则赋值同序标志位sync_ID＝1，并通过连接关系将sync_ID的性质赋予整条金属线，金属线上所有层的电压差均按同序电压差计算方法计算；如图5和图6所示，金属线上任意金属层上均不存在sync marker，则赋值同序标志位sync_ID为0，金属线上所有金属层的电压差均按异序电压差计算方法计算。
第四步：设置检查的电压差以及所对应的间距值，通过电压差检查命令调用第一变量net_vol_assign中的高压值、低压值以及“sync_ID”信息，计算电压差并实现间距的检查与限定：
①如图3所示，金属线NET1：V1high＝1.8，V1low＝0.2；金属线：NET2V2high＝0.5，V1low＝0.1，且同序标志位＝1，因此，电压差ΔV＝Max(1.8-0.5，0.2-0.1)＝1.3V，金属层M1的间距space＝0.041um，满足当ΔV>1.1V时，M1间距>0.040um的设计规则，因此，设计规则检查通过；
②如图4所示，金属线NET1：V1high＝1.8，V1low＝0.2；金属线：NET2V2high＝0.5，V1low＝0.1，且同序标志位＝1，因此，电压差ΔV＝Max(1.8-0.5，0.2-0.1)＝1.3V，而此时金属层M1间距＝0.039um，违反当ΔV>1.1V时，M1间距>0.040um的设计规则，故设计规则检查未通过，同时被标记；
③如图5所示，金属线NET1：V1high＝1.8，V1low＝0.2；金属线：NET2V2high＝0.5，V1low＝0.1，且同序标志位＝0，因此，电压差ΔV＝Max(1.8-0.1，0.5-0.2)＝1.7V，金属层M1的间距＝0.052um，满足当ΔV>1.65V时，M1间距>0.051um的设计规则，因此，设计规则检查通过；
④如图6所示，金属线NET1：V1high＝1.8，V1low＝0.2；金属线：NET2V2high＝0.5，V1low＝0.1，且同序标志位＝0，因此，电压差ΔV＝Max(1.8-0.1，0.5-0.2)＝1.7V，而此时金属层M1的间距＝0.050um，违反当ΔV>1.65V时，M1间距>0.051um的设计规则，故设计规则检查未通过，同时被标记。
由以上步骤可见，本发明提供了一种不需要人工筛选出高压值，低压值以及计算电压差值，即可自动识别电压值和计算电压差来实现不同电压差版图图形的间距检查方法，满足一些更复杂工艺制造设计规则检查的需要。
通过上述实施例描述可以看出，本发明提供技术方案主要是：公开了一种金属线版图设计规则检查方法，其中金属线版图可为不同电压差的金属线，本发明针对版图设计规则(Layout Design Rule)中对不同电压差金属线(NET)图形之间的间距进行相关检查的情况，首先定义不同类型的代表不同电压值的识别层并赋值予金属线上的对应金属层，然后建立连接关系并通过NET属性命令设置第一变量，识别电压值并赋予整条金属线，同时通过检查金属线上是否存在同序识别层(synchronous marker)，判断并选择电压差的计算方法，如存在同序识别层，则电压差按同序方式计算，否则电压差按异序方式计算，最后通过电压差检查命令调用电压值和同序识别层的信息，计算电压差并检查出特定电压差下违反间距限定的两条金属线上的图形，从而实现不同电压差金属线之间间距的检查与限定。
请参考图8，基于同一发明构思，本发明另一实施例还提出一种金属线版图设计规则检查装置10，所述金属线版图包括多个金属线，同一所述金属线包括具有连接关系的所有金属层；
所述金属线版图设计规则检查装置10包括：
电压信息获取模块100，其被配置为获取每个所述金属线的电压信息；
同序识别层判断模块101，其被配置为判断待检查的两个所述金属线间是否存在同序识别层；
电压差计算与处理模块102，其被配置为若存在所述同序识别层，则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第一间距要求，以及
若不存在所述同序识别层，则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第二间距要求；
规则检查模块103，其被配置为获取待检查的两个所述金属线的间距，并基于所述第一间距要求或所述第二间距要求实现待检查的两个所述金属线之间的设计规则检查。
可以理解的是，所述电压信息获取模块100、所述同序识别层判断模块101、所述电压差计算与处理模块102以及所述规则检查模块103可以合并在一个装置中实现，或者其中的任意一个模块可以被拆分成多个子模块，或者，所述电压信息获取模块100、所述同序识别层判断模块101、所述电压差计算与处理模块102以及所述规则检查模块103中的多个模块的至少部分功能可以与其他模块的至少部分功能相结合，并在一个功能模块中实现。根据本发明的实施例，所述电压信息获取模块100、所述同序识别层判断模块101、所述电压差计算与处理模块102以及所述规则检查模块103中的至少一个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)，或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式的适当组合来实现。或者，所述电压信息获取模块100、所述同序识别层判断模块101、所述电压差计算与处理模块102以及所述规则检查模块103中的至少一个可以至少被部分地实现为计算机程序模块，当该程序被计算机运行时，可以执行相应模块的功能。
基于同一发明构思，本发明又一实施例还提出一种可读存储介质，其上存储有计算机程序，所述计算机程序被一处理器执行时能实现上述特征描述中任一项所述的金属线版图设计规则检查方法。所述可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备，例如可以是但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所描述的计算机程序可以从可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收所述计算机程序，并转发该计算机程序，以供存储在各个计算/处理设备中的可读存储介质中。用于执行本发明操作的计算机程序可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。所述计算机程序可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机程序的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、系统和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序实现。这些计算机程序可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些程序在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的多个方框中规定的功能/动作的装置。也可以把这些计算机程序存储在可读存储介质中，这些计算机程序使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有该计算机程序的可读存储介质则包括一个制造品，其包括实现流程图和/或框图中的多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机程序加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的计算机程序实现流程图和/或框图中的多个方框中规定的功能/动作。
综上所述，本发明具有以下有益效果：
1、本发明提供的一种金属线版图设计规则检查方法，首先获取所述金属线的电压信息，并判断待检查的两个所述金属线间是否存在同序识别层。若存在则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，若不存在则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，最后利用所述金属线版图的设计规则中相应电压差对应相应间距要求判断待检查的两个所述金属线的间距是否符合要求，从而实现待检查的两个所述金属线之间的设计规则检查。无需人工计算电压差值，极大地优化了代码用量并以高效和准确的方式自动计算电压差，实现不同金属线上图形间距的检查与限定。
2、通过设置类型各不相同的电压识别层，所述电压识别层包含了所述金属层的电压信息，所述电压信息包含了金属层的高压值以及低压值，并建立所述金属层与所述电压识别层的连接关系，将这些信息全部存储到第一变量中，无需人工筛选就可直接利用所述第一变量获得金属层的高压值以及低压值，进一步优化了代码用量以及提高了效率。
3、设置金属线的同序标志位，将所述同序标志位也一并存储到所述第一变量中，通过调用所述第一变量即可获取待检查的两个所述金属线间是否存在同序识别层，更进一步优化了代码用量以及提高了效率。
本发明提出的一种金属线版图设计规则检查装置以及可读存储介质，与所述金属线版图设计规则检查方法属于同一发明构思，因此，具有相同的有益效果。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种金属线版图设计规则检查方法，其特征在于，所述金属线版图包括多个金属线，同一所述金属线包括具有连接关系的所有金属层；
所述金属线版图设计规则检查方法包括以下步骤：
获取每个所述金属线的电压信息；
判断待检查的两个所述金属线间是否存在同序识别层；
若存在所述同序识别层，则利用同序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第一间距要求；
若不存在所述同序识别层，则利用异序电压差计算方法计算待检查的两个所述金属线间的电压差，并基于所述金属线版图的设计规则获取对应的第二间距要求；
获取待检查的两个所述金属线的间距，并基于所述第一间距要求或所述第二间距要求实现待检查的两个所述金属线之间的设计规则检查。
2.如权利要求1所述的金属线版图设计规则检查方法，其特征在于，通过以下步骤获取每个所述金属线的电压信息：
设置类型各不相同的电压识别层，并建立所述金属层与所述电压识别层的连接关系，其中，所述电压识别层包含了所述金属层的电压信息，并将对应的电压信息赋值给每个所述金属线上对应的金属层；
设置每个所述金属线中所有所述金属层的连接关系；
将所述金属层与所述电压识别层的连接关系以及每个所述金属线中所有所述金属层的连接关系存储到第一变量中；
基于所述第一变量获取每个所述金属线的电压信息。
3.如权利要求2所述的金属线版图设计规则检查方法，其特征在于，所述基于所述第一变量获取每个所述金属线的电压信息包括：
通过电压差检查命令调用所述第一变量，并获取每个所述金属线的电压信息。
4.如权利要求2所述的金属线版图设计规则检查方法，其特征在于，基于每个所述金属线中所有所述金属层的连接关系，通过NET属性命令将所述电压识别层中的电压信息赋给对应的所述金属线。
5.如权利要求4所述的金属线版图设计规则检查方法，其特征在于，若同一个所述金属线上存在至少两个所述电压信息，所述电压信息包括高压值以及低压值，则选择所有的所述高压值中的最大值以及所有的所述低压值中的最小值作为所述电压信息赋给对应的所述金属线。
6.如权利要求2所述的金属线版图设计规则检查方法，其特征在于，通过以下方式判断待检查的两个所述金属线间是否存在同序识别层：
获取待检查的两个所述金属线的同序标志位；
若所述同序标志位为1，则判定待检查的两个所述金属线间存在同序识别层；
若所述同序标志位为0，则判定待检查的两个所述金属线间不存在同序识别层。
7.如权利要求6所述的金属线版图设计规则检查方法，其特征在于，所述第一变量还包括所述同序标志位。
8.如权利要求2所述的金属线版图设计规则检查方法，其特征在于，所述电压识别层包括文本电压识别层、金属电压识别层以及器件电压识别层，所述电压信息包括高压值以及低压值；
其中，所述金属电压识别层以及所述器件电压识别层中包含的低压值均为0。
9.如权利要求8所述的金属线版图设计规则检查方法，其特征在于，所述文本电压识别层、所述金属电压识别层以及所述器件电压识别层的优先级依次递减；
通过以下方式将对应的电压信息赋值给每个所述金属线上对应的金属层：
判断所述金属层上是否有所述文本电压识别层；
若是，则将所述文本电压识别层中的高压值以及低压值赋给所述金属层；
若否，则判断所述金属层上是否有所述金属电压识别层；
若是，则将所述金属电压识别层中的高压值赋给所述金属层，并将0作为低压值赋给所述金属层；
若否，则判断所述金属层上是否有所述器件电压识别层；
若是，则将所述器件电压识别层中的高压值赋给所述金属层，并将0作为低压值赋给所述金属层；
若否，则将0作为高压值赋给所述金属层，并将0作为低压值赋给所述金属层。
10.如权利要求1所述的金属线版图设计规则检查方法，其特征在于，所述同序电压差计算方法包括：
ΔV＝Max(|V1high-V2high|，|V1low-V2low|)；
所述异序电压差计算方法包括：
ΔV＝Max(|V1high-V2low|，|V2high-V1low|)；
其中，所述ΔV为待检查的两个所述金属线间的电压差，V1high为待检查的两个所述金属线中的一个金属线的高压值，V2high为另一个金属线的高压值，V1low为待检查的两个所述金属线中的一个金属线的低压值，V2low为另一个金属线的低压值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010576086.8A CN111753490B (zh) | 2020-06-22 | 2020-06-22 | 金属线版图设计规则检查方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010576086.8A CN111753490B (zh) | 2020-06-22 | 2020-06-22 | 金属线版图设计规则检查方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111753490A true CN111753490A (zh) | 2020-10-09 |
| CN111753490B CN111753490B (zh) | 2023-11-03 |
Family
ID=72675827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010576086.8A Active CN111753490B (zh) | 2020-06-22 | 2020-06-22 | 金属线版图设计规则检查方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111753490B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112800716A (zh) * | 2021-02-04 | 2021-05-14 | 北京华大九天科技股份有限公司 | 一种集成电路版图布线中线网开路检测方法 |
| CN117973309A (zh) * | 2024-03-28 | 2024-05-03 | 芯耀辉科技有限公司 | 用于集成电路设计规则检查的方法、计算机设备及介质 |
| CN118150990A (zh) * | 2024-05-12 | 2024-06-07 | 中茵微电子(南京)有限公司 | 一种芯片关键节点电压差检查方法及系统 |
| CN118504519A (zh) * | 2024-07-12 | 2024-08-16 | 悦芯科技股份有限公司 | 一种hv电路检查方法 |
| CN118504519B (zh) * | 2024-07-12 | 2024-09-24 | 悦芯科技股份有限公司 | 一种hv电路检查方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080184178A1 (en) * | 2007-01-29 | 2008-07-31 | United Microelectronics Corp. | Method for checking design rule of layout and computer readable recording medium for storing program thereof |
| CN105740486A (zh) * | 2014-12-09 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 版图设计规则检查的方法及系统 |
| CN108830003A (zh) * | 2018-06-26 | 2018-11-16 | 上海华力微电子有限公司 | 集成电路版图的检查方法 |
| US20190102505A1 (en) * | 2017-09-29 | 2019-04-04 | International Business Machines Corporation | Semiconductor package floating metal checks |
-
2020
- 2020-06-22 CN CN202010576086.8A patent/CN111753490B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080184178A1 (en) * | 2007-01-29 | 2008-07-31 | United Microelectronics Corp. | Method for checking design rule of layout and computer readable recording medium for storing program thereof |
| CN105740486A (zh) * | 2014-12-09 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 版图设计规则检查的方法及系统 |
| US20190102505A1 (en) * | 2017-09-29 | 2019-04-04 | International Business Machines Corporation | Semiconductor package floating metal checks |
| CN108830003A (zh) * | 2018-06-26 | 2018-11-16 | 上海华力微电子有限公司 | 集成电路版图的检查方法 |
Non-Patent Citations (2)
| Title |
|---|
| 王仁平;于映;: "用Calibre工具对FFT芯片进行物理验证", 电子科技, no. 03 * |
| 王翠霞, 范学峰, 许维胜, 余有灵, 王子君: "Cadence版图设计环境的建立及设计规则的验证", 现代电子技术, no. 15 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112800716A (zh) * | 2021-02-04 | 2021-05-14 | 北京华大九天科技股份有限公司 | 一种集成电路版图布线中线网开路检测方法 |
| CN112800716B (zh) * | 2021-02-04 | 2022-03-01 | 北京华大九天科技股份有限公司 | 一种集成电路版图布线中线网开路检测方法 |
| CN117973309A (zh) * | 2024-03-28 | 2024-05-03 | 芯耀辉科技有限公司 | 用于集成电路设计规则检查的方法、计算机设备及介质 |
| CN117973309B (zh) * | 2024-03-28 | 2024-07-02 | 芯耀辉科技有限公司 | 用于集成电路设计规则检查的方法、计算机设备及介质 |
| CN118150990A (zh) * | 2024-05-12 | 2024-06-07 | 中茵微电子(南京)有限公司 | 一种芯片关键节点电压差检查方法及系统 |
| CN118150990B (zh) * | 2024-05-12 | 2024-08-02 | 中茵微电子(南京)有限公司 | 一种芯片关键节点电压差检查方法及系统 |
| CN118504519A (zh) * | 2024-07-12 | 2024-08-16 | 悦芯科技股份有限公司 | 一种hv电路检查方法 |
| CN118504519B (zh) * | 2024-07-12 | 2024-09-24 | 悦芯科技股份有限公司 | 一种hv电路检查方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111753490B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111753490A (zh) | 金属线版图设计规则检查方法 | |
| US8327306B2 (en) | Method for optimizing location and number of power/ground pads on power/ground distribution network with multiple voltage domains | |
| JP3183728B2 (ja) | 集積回路解析方法および装置 | |
| US6769099B2 (en) | Method to simplify and speed up design rule/electrical rule checks | |
| US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
| US10949600B2 (en) | Semiconductor package floating metal checks | |
| US6769103B2 (en) | Line width check in layout database | |
| US8234594B2 (en) | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
| US7398485B2 (en) | Yield optimization in router for systematic defects | |
| CN105278966B (zh) | 基于失效模式分析的卫星星载制导与导航软件的设计与测试方法 | |
| US11055465B2 (en) | Fill techniques for avoiding Boolean DRC failures during cell placement | |
| US8352890B2 (en) | Method for reading polygon data into an integrated circuit router | |
| CN116976274A (zh) | 设计规则检查方法及设备 | |
| US10546096B2 (en) | Semiconductor package via stack checking | |
| US6892364B2 (en) | Method of analyzing an integrated electric circuit, computer program utilizing the method, data carrier including the method, and method for downloading the program | |
| US20190065660A1 (en) | Identifying root cause of layout versus schematic errors | |
| US9996656B2 (en) | Detecting dispensable inverter chains in a circuit design | |
| US10885260B1 (en) | Fin-based fill cell optimization | |
| US11106850B2 (en) | Flexible constraint-based logic cell placement | |
| CN115587569B (zh) | 芯片版图的设计规则检查方法、系统及存储介质 | |
| US7770141B2 (en) | Computer recording medium for storing program of checking design rule of layout | |
| US7290235B2 (en) | Method and system for embedding wire model objects in a circuit schematic design | |
| CN112749526B (zh) | 电源轨设计方法、装置及其非瞬时计算机可读介质 | |
| US9213787B1 (en) | Simulation based system and method for gate oxide reliability enhancement | |
| US8826219B2 (en) | Method and apparatus used for the physical validation of integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |