CN112800716B - 一种集成电路版图布线中线网开路检测方法 - Google Patents

一种集成电路版图布线中线网开路检测方法 Download PDF

Info

Publication number
CN112800716B
CN112800716B CN202110155308.3A CN202110155308A CN112800716B CN 112800716 B CN112800716 B CN 112800716B CN 202110155308 A CN202110155308 A CN 202110155308A CN 112800716 B CN112800716 B CN 112800716B
Authority
CN
China
Prior art keywords
net
wiring
graphs
array
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110155308.3A
Other languages
English (en)
Other versions
CN112800716A (zh
Inventor
李强
张亚东
李起宏
刘伟平
陆涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing Empyrean Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Empyrean Technology Co Ltd filed Critical Beijing Empyrean Technology Co Ltd
Priority to CN202110155308.3A priority Critical patent/CN112800716B/zh
Publication of CN112800716A publication Critical patent/CN112800716A/zh
Application granted granted Critical
Publication of CN112800716B publication Critical patent/CN112800716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路版图布线中线网开路检测方法，包括以下步骤：收集线网中的布线图形数据，并制作成元件存储到元件数组中；收集所述元件数组中的图形数据并进行排序；从排序后的图形数据中获取成对的相交图形并进行合并；根据合并成对的相交图形的数量，确定线网是否存在开路。本发明的集成电路版图布线中线网开路检测方法，可以在详细布线过程中对线网布线结果进行检测，保证布线结果的正确性，同时可以将检测出的开路线网信息返回给布线器，指导布线器重新对该线网进行布线。

Description

一种集成电路版图布线中线网开路检测方法
技术领域
本发明涉及集成电路设计自动化技术领域。特别涉及一种集成电路版图布线中线网开路检测方法。
背景技术
随着超深亚微米工艺的需求不断增加，集成电路设计流程中的后端物理设计变得越来越复杂，使得应用EDA(电子设计自动化)工具成为后端物理设计的不可或缺的辅助手段。
在超大规模集成电路VLSI(Very Large Scale Integration超大规模集成电路)详细布线阶段，一个线网往往有多个等待连接的端口图形，布线阶段需要将这些等待连接的端口图形进行连接，在连接的同时需要满足众多设计规则约束，而不断增加的工艺需求导致越来越多的新的设计约束被要求满足，这又增加了布线阶段的复杂程度。所以，当今主流版图布线工具的一个基本目标是能够自动、快速地生成满足设计规则要求的线网图形连接，而在这众多设计规则要求当中，线网的连接性完整、不存在开路又是最基本的设计规则之一，而现有版图布线工具中缺少对版图布线中线网开路进行检测的相应手段，当布线线网出现开路时，无法指导布线器重新对该线网进行布线。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路版图布线中线网开路检测方法，在详细布线阶段中，对每个线网的布线图形数据进行检测，判断每个线网在布线之后是否存在开路的情况。
为实现上述目的，本发明提供的集成电路版图布线中线网开路检测方法，包括以下步骤：
收集线网中的布线图形数据，并制作成元件存储到元件数组中；
收集所述元件数组中的图形数据并进行排序；
从排序后的图形数据中获取成对的相交图形并进行合并；
根据合并成对的相交图形的数量，确定线网是否存在开路。
进一步地，所述收集线网中的布线图形数据，并制作成元件存储到元件数组中的步骤，还包括，
收集线网中所有金属线的图形数据，将每一条金属线作为一个元件，其图形数据记录在该元件上的图形数组中；
收集所有通孔图形数据，将每一个通孔作为一个元件，其图形数据记录在该元件上的图形数组中；
收集所有引脚图形数据，将每一个引脚图形视为一个元件，其图形数据记录在该元件上的图形数组中；
将所有元件的图形数据记录在线网的元件数组中。
进一步地，所述收集所述元件数组中的图形数据并进行排序的步骤，还包括，遍历该线网上的元件数组，获取元件数组中每个元件上存储的图形，将所有图形按照左下角顶点的横坐标从小到大的顺序排序，当左下角顶点的横坐标相等时，依次按右上角顶点横坐标，左下角顶点纵坐标，右上角顶点纵坐标从小到大的顺序排序。
进一步地，所述从排序后的图形数据中获取成对的相交图形并进行合并的步骤，还包括，根据图形数据的坐标关系每次取出两个相交图形并进行合并。
进一步地，所述根据图形数据的坐标关系每次取出两个相交图形并进行合并的步骤，还包括，
取出排序后图形数据中的两个相邻图形；
根据坐标关系判断两个图形是否相交；
取出两个相交的图形并进行合并。
更进一步地，所述根据合并成对后的图形的数量，确定线网是否存在开路的步骤，
如果判断合并成对后的图形的数量大于1，则确定线网存在开路情况；
如果判断合并成对后的图形的数量等于1，则确定线网不存在开路情况。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述集成电路版图布线中线网开路检测方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述集成电路版图布线中线网开路检测方法的步骤。
本发明的技术方案具有如下优点：
本可以在详细布线过程中对线网布线结果进行检测，保证布线结果的正确性，同时可以将检测出的开路线网信息返回给布线器，指导布线器重新对该线网进行布线。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的集成电路版图布线中线网开路检测方法流程图；
图2为根据本发明的线网上图形数据排序后示意图；
图3为根据本发明的取出排序后相交图形流程图；
图4为待检测版图示意图；
图5为根据本发明的待检测版图经过开路检测后效果示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的集成电路版图布线中线网开路检测方法流程图，下面将参考图1，对本发明的集成电路版图布线中线网开路检测方法进行详细描述。
首先，在步骤101，收集线网中所有的布线图形数据，并制作成元件存储到元件数组中。
本发明实施例中，收集线网中每一条金属线图形数据、每一个通孔图形数据和每一个引脚图形数据，将线网上的每一条金属线，每一个通孔和每一个引脚图形数据记为一个元件；收集所有线网中元件对应的图形数据，将其记录在对应的元件上的图形数组中。
本发明实施例中，遍历所有金属线图形数据，每一条金属线视为一个元件，其图形数据记录在该元件上的图形数组中；
本发明实施例中，遍历所有通孔图形数据，每一通孔视为一个元件，其图形数据记录在该元件上的图形数组中；
本发明实施例中，遍历所有引脚图形数据，每一个引脚图形视为一个元件，其图形数据记录在该元件上的图形数组中；
本发明实施例中，将所有元件的图形数据记录在此线网的元件数组中。
在步骤102，收集元件数组中所有图形数据并进行排序。
本发明实施例中，遍历该线网上的元件数组，获取元件数组中每个元件上存储的图形，将所有图形按照左下角顶点的横坐标从小到大的顺序排序，当左下角顶点的横坐标相等时，依次按右上角顶点横坐标，左下角顶点纵坐标，右上角顶点纵坐标从小到大的顺序排序。线网中排序后图形数据如图2所示。
在步骤103，从元件数组中的图形数据中取出相交图形。
本发明实施例中，按照排序后所有元件的图形坐标关系，从元件数组中的图形数据中取出相交图形。
在步骤104，合并两个相交的图形，重复该步骤，直至完成所有取出的相交图形。
在步骤105，计算合并后的图形个数，如果图形数量等于1，则转到步骤107，若图形数量大于1，则进行下一步骤。
在步骤106，确定该线网中存在多个互不相通的连通分量，即存在开路。
在步骤107，确定线网中的所有图形都属于同一个连通分量，即不存在开路。
图3为根据本发明的取出排序后相交图形流程图，下面将参考图3，对本发明的取出排序后相交图形流程进行详细描述。
首先，在步骤301，取出排序后图形数据中第n个图形。
在步骤302，判断取出的第n个图形是否为最后一个图形，如果是则结束，否则进行下一步骤。
在步骤303，取出排序后图形数据中第n+1个图形。
在步骤304，根据坐标判断第n+1个图形是否与第n个图形相交，如果相交则进行下一步骤，如果不相交则转到步骤306。
在步骤305，取出第n个图形和第n+1个图形。
在步骤306，将n加1返回步骤301重新进行相交图形的获取。
本发明的集成电路版图布线中线网开路检测方法，在检测前，对线网上的布线图形数据进行预处理，将线网上的每一条金属线，每一个通孔和每一个引脚图形记为一个元件，收集所有线网上元件对应的图形，并对图形数据按照左下角顶点的横坐标从小到大的顺序排序，当左下角顶点的横坐标相等时，依次按右上角顶点横坐标，左下角顶点纵坐标,右上角顶点纵坐标从小到大的顺序排序，即排序后的图形按照位置上的从左到右排序，这样可以减少在后续过程中对数据坐标进行判断并取出相交图形时的计算量。
检测时，从排序后的所有元件的图形数据中取出数据进行判断，取出数据的方法为：根据图形数据的坐标关系每次取出两个相交图形，然后合并这两个相交图形，重复此过程，直到无法从所有图形数据中取出未判断过的相交图形，最终判断经过合并操作后的图形数量，如果图形数量大于1则说明该线网存在开路。
本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的集成电路版图布线中线网开路检测方法的步骤，所述检查模型连续性方法参见前述部分的介绍，不再赘述。
本发明的一个实施例中，还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路版图布线中线网开路检测方法的步骤，所述检查模型连续性方法参见前述部分的介绍，不再赘述。
图4为待检测版图示意图，图5为根据本发明的待检测版图经过开路检测后效果示意图，如图4和5所示，在经过本发明的集成电路版图布线中线网开路检测方法对待检测版图进行检测后，能够检测出线网具体的开路位置。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种集成电路版图布线中线网开路检测方法，包括以下步骤：
收集线网中的布线图形数据，并制作成元件存储到元件数组中；
收集所述元件数组中的图形数据并进行排序；
从排序后的图形数据中获取成对的相交图形并进行合并；
根据合并成对的相交图形的数量，确定线网是否存在开路。
2.根据权利要求1所述的集成电路版图布线中线网开路检测方法，其特征在于，所述收集线网中的布线图形数据，并制作成元件存储到元件数组中的步骤，还包括，
收集线网中所有金属线的图形数据，将每一条金属线作为一个元件，其图形数据记录在该元件上的图形数组中；
收集所有通孔图形数据，将每一个通孔作为一个元件，其图形数据记录在该元件上的图形数组中；
收集所有引脚图形数据，将每一个引脚图形视为一个元件，其图形数据记录在该元件上的图形数组中；
将所有元件的图形数据记录在线网的元件数组中。
3.根据权利要求1所述的集成电路版图布线中线网开路检测方法，其特征在于，所述收集所述元件数组中的图形数据并进行排序的步骤，还包括，遍历该线网上的元件数组，获取元件数组中每个元件上存储的图形，将所有图形按照左下角顶点的横坐标从小到大的顺序排序，当左下角顶点的横坐标相等时，依次按右上角顶点横坐标，左下角顶点纵坐标，右上角顶点纵坐标从小到大的顺序排序。
4.根据权利要求1所述的集成电路版图布线中线网开路检测方法，其特征在于，所述从排序后的图形数据中获取成对的相交图形并进行合并的步骤，还包括，根据图形数据的坐标关系每次取出两个相交图形并进行合并。
5.根据权利要求4所述的集成电路版图布线中线网开路检测方法，其特征在于，所述根据图形数据的坐标关系每次取出两个相交图形并进行合并的步骤，还包括，
取出排序后图形数据中的两个相邻图形；
根据坐标关系判断两个图形是否相交；
取出两个相交的图形并进行合并。
6.根据权利要求1所述的集成电路版图布线中线网开路检测方法，其特征在于，所述根据合并成对后的图形的数量，确定线网是否存在开路的步骤，
如果判断合并成对后的图形的数量大于1，则确定线网存在开路情况；
如果判断合并成对后的图形的数量等于1，则确定线网不存在开路情况。
7.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至6任一项所述的集成电路版图布线中线网开路检测方法的步骤。
8.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至6任一项所述的集成电路版图布线中线网开路检测方法的步骤。
CN202110155308.3A 2021-02-04 2021-02-04 一种集成电路版图布线中线网开路检测方法 Active CN112800716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110155308.3A CN112800716B (zh) 2021-02-04 2021-02-04 一种集成电路版图布线中线网开路检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110155308.3A CN112800716B (zh) 2021-02-04 2021-02-04 一种集成电路版图布线中线网开路检测方法

Publications (2)

Publication Number Publication Date
CN112800716A CN112800716A (zh) 2021-05-14
CN112800716B true CN112800716B (zh) 2022-03-01

Family

ID=75814220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110155308.3A Active CN112800716B (zh) 2021-02-04 2021-02-04 一种集成电路版图布线中线网开路检测方法

Country Status (1)

Country Link
CN (1) CN112800716B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113591430B (zh) * 2021-08-04 2022-05-24 北京华大九天科技股份有限公司 检测版图布线线网违例的方法
CN114062894A (zh) * 2021-10-21 2022-02-18 深圳市共进电子股份有限公司 电路元器件检测方法、检测装置、终端设备和存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041018A1 (fr) * 2000-11-17 2002-05-23 Oht Inc. Appareil d'inspection et procede d'inspection pour carte de circuit
CN102539993A (zh) * 2010-10-04 2012-07-04 英特赛尔美国股份有限公司 检测集成电路和多单元电池组之间的开路连接的系统和方法
CN103399250A (zh) * 2013-07-30 2013-11-20 重庆长安汽车股份有限公司 一种数字电路开路故障诊断的方法及系统
CN106487457A (zh) * 2015-09-02 2017-03-08 黑龙江省康格尔科技有限公司 一种网络综合布线测试技术的测试方法
CN106681064A (zh) * 2016-11-25 2017-05-17 厦门天马微电子有限公司 阵列基板及显示面板
CN109712181A (zh) * 2018-12-26 2019-05-03 西安电子科技大学 集成电路版图线网上开路关键面积的提取方法
WO2020103385A1 (zh) * 2018-11-23 2020-05-28 上海望友信息科技有限公司 Pcb设计版图的开短路检查方法、检测系统及电子设备
CN111753490A (zh) * 2020-06-22 2020-10-09 上海华力微电子有限公司 金属线版图设计规则检查方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10372864B2 (en) * 2016-10-14 2019-08-06 International Business Machines Corporation Global routing in circuit design

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041018A1 (fr) * 2000-11-17 2002-05-23 Oht Inc. Appareil d'inspection et procede d'inspection pour carte de circuit
CN102539993A (zh) * 2010-10-04 2012-07-04 英特赛尔美国股份有限公司 检测集成电路和多单元电池组之间的开路连接的系统和方法
CN103399250A (zh) * 2013-07-30 2013-11-20 重庆长安汽车股份有限公司 一种数字电路开路故障诊断的方法及系统
CN106487457A (zh) * 2015-09-02 2017-03-08 黑龙江省康格尔科技有限公司 一种网络综合布线测试技术的测试方法
CN106681064A (zh) * 2016-11-25 2017-05-17 厦门天马微电子有限公司 阵列基板及显示面板
WO2020103385A1 (zh) * 2018-11-23 2020-05-28 上海望友信息科技有限公司 Pcb设计版图的开短路检查方法、检测系统及电子设备
CN109712181A (zh) * 2018-12-26 2019-05-03 西安电子科技大学 集成电路版图线网上开路关键面积的提取方法
CN111753490A (zh) * 2020-06-22 2020-10-09 上海华力微电子有限公司 金属线版图设计规则检查方法

Also Published As

Publication number Publication date
CN112800716A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
CN110992317B (zh) 一种基于语义分割的pcb板缺陷检测方法
CN112800716B (zh) 一种集成电路版图布线中线网开路检测方法
US7353482B2 (en) Routing display facilitating task of removing error
US8516406B1 (en) Methods, systems, and articles of manufacture for smart pattern capturing and layout fixing
JP2003100826A (ja) 検査データ解析プログラムと検査装置と検査システム
US10997332B1 (en) System and method for computing electrical over-stress of devices associated with an electronic design
CN113591430B (zh) 检测版图布线线网违例的方法
CN114861581B (zh) 基于图像识别的可编程逻辑器件的辅助编程设计方法
KR100873885B1 (ko) 설계 검증 장치, 설계 검증 방법 및 ｃａｄ 시스템
JP4190748B2 (ja) 半導体不良解析用のｃａｄツール及び半導体不良解析方法
US20080028344A1 (en) Pattern correction apparatus, pattern optimization apparatus, and integrated circuit design apparatus
US8185858B2 (en) Apparatus, method, and program for predicting layout wiring congestion
US6334199B1 (en) Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method
US20050193354A1 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
CN112560388A (zh) 一种版图设计中的对称布局布线方法
JP2005149273A (ja) 半導体集積回路のフロアプラン装置及びフロアプラン方法
JP2004119963A (ja) 経験的データに基づく試験最適化方法
CN109684770A (zh) 一种pcb中差分过孔的检查方法及相关装置
CN112347723B (zh) 基于版图的rom代码提取验证方法及装置
CN111429426B (zh) 一种检测对象缺陷图案的提取装置、提取方法及存储介质
CN110083942B (zh) 基于物理信息的信号电迁移批量修复方法、系统及介质
US7278127B2 (en) Overlapping shape design rule error prevention
JPH03120485A (ja) 半導体集積回路の故障個所推定方式
CN109558684B (zh) 一种删除Net金属连线的DRC处理方法
JP2003030264A (ja) Ｌｓｉの配置方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant