CN116976274A - 设计规则检查方法及设备 - Google Patents
设计规则检查方法及设备 Download PDFInfo
- Publication number
- CN116976274A CN116976274A CN202210434358.XA CN202210434358A CN116976274A CN 116976274 A CN116976274 A CN 116976274A CN 202210434358 A CN202210434358 A CN 202210434358A CN 116976274 A CN116976274 A CN 116976274A
- Authority
- CN
- China
- Prior art keywords
- circuit
- node
- layout
- schematic diagram
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 267
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000010586 diagram Methods 0.000 claims abstract description 181
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 238000007689 inspection Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开实施例提供了一种设计规则检查方法及设备,涉及半导体技术领域,包括:确定电路原理图中目标节点的位置,根据目标节点在电路原理图中的位置,确定目标节点在电路原理图对应的电路版图中的目标位置;获取目标节点对应的版图设计规则,并检查电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则。本公开实施例可以有效提高半导体器件的性能和良率。
Description
技术领域
本公开实施例涉及半导体技术领域,尤其涉及一种设计规则检查方法及设备。
背景技术
目前,一般的芯片设计都会采用签核(sign off)流程,即设计完成时,通过设计规则检查(design rule check,简称DRC),来检查当前设计是否违反设计规则。
然而,为了提高半导体器件的性能和良率,版图设计会有一些特殊的要求,例如电路中会出现有高压节点,这些高压节点在版图设计时会有特殊的规则要求,因此亟需提供一种新的设计规则检查方法,来应对版图设计中的一些特殊需求,进而提高半导体器件的性能和良率。
发明内容
本公开实施例提供了一种设计规则检查方法及设备,可以提高半导体器件的性能和良率。
第一方面,本公开实施例提供了一种设计规则检查方法,该方法包括:
确定电路原理图中目标节点的位置,所述电路原理图中的节点为所述电路原理图中各器件之间的连接点;
根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置;
获取所述目标节点对应的版图设计规则,并检查所述电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则。
在一种可行的实施方式中,所述确定电路原理图中目标节点的位置之前,还包括:
在所述电路原理图中的各个节点添加对应的标记;
检查所述各个节点对应的标记是否满足预设的节点设计规则;
当存在标记不满足所述节点设计规则的第一节点时,根据所述节点设计规则,修改所述第一节点对应的标记,并重新检查所述各个节点对应的标记是否满足所述节点设计规则,直至所述各个节点对应的标记均满足所述节点设计规则。
在一种可行的实施方式中,所述确定电路原理图中目标节点的位置,包括:
根据所述目标节点对应的标记在所述电路原理图中的位置,确定所述目标节点在所述电路原理图中的位置。
在一种可行的实施方式中,所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置之前,还包括:
利用LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图未通过所述一致性检查时,根据所述电路原理图修改所述电路版图,并重新利用所述LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图通过所述一致性检查时,继续执行所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置。
在一种可行的实施方式中,所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置,包括:
利用所述LVS工具,根据所述目标节点在所述电路原理图中的位置,确定出所述目标节点在所述电路版图中的目标位置。
在一种可行的实施方式中,所述目标节点为高压节点,所述高压节点在所述电路版图中的目标位置布设有半导体器件;
所述获取所述目标节点对应的版图设计规则,包括:
获取所述高压节点对应的版图设计规则,所述高压节点对应的版图设计规则中包括所述半导体器件以下设计参数中的至少一种设计参数的取值范围:器件宽度、器件面积,以及所述半导体器件中不同半导体结构之间的距离、包含关系与延伸关系。
在一种可行的实施方式中,所述检查所述电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则,包括:
检查所述电路版图中所述半导体器件的设计参数是否满足所述高压节点对应的版图设计规则;
当所述电路版图中所述半导体器件的设计参数不满足所述高压节点对应的版图设计规则时,根据所述高压节点对应的版图设计规则修改所述电路版图中所述半导体器件的设计参数;
当所述电路版图中所述半导体器件的设计参数满足所述高压节点对应的版图设计规则时,输出所述电路版图。
第二方面,本公开实施例提供了一种设计规则检查装置,该装置包括:
确定模块,用于确定电路原理图中目标节点的位置,所述电路原理图中的节点为所述电路原理图中各器件之间的连接点;
定位模块,用于根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置;
第一检查模块,用于获取所述目标节点对应的版图设计规则,并检查所述电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则。
在一种可行的实施方式中,还包括标记模块与第二检查模块;所述标记模块用于:
在所述电路原理图中的各个节点添加对应的标记;
所述第二检查模块用于:
检查所述各个节点对应的标记是否满足预设的节点设计规则;
当存在标记不满足所述节点设计规则的第一节点时,根据所述节点设计规则,修改所述第一节点对应的标记,并重新检查所述各个节点对应的标记是否满足所述节点设计规则,直至所述各个节点对应的标记均满足所述节点设计规则。
在一种可行的实施方式中,所述确定模块具体用于:
根据所述目标节点对应的标记在所述电路原理图中的位置,确定所述目标节点在所述电路原理图中的位置。
在一种可行的实施方式中,还包括第三检查模块,用于:
利用LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图未通过所述一致性检查时,根据所述电路原理图修改所述电路版图,并重新利用所述LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图通过所述一致性检查时,继续执行所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置。
在一种可行的实施方式中,所述定位模块用于:
利用所述LVS工具,根据所述目标节点在所述电路原理图中的位置,确定出所述目标节点在所述电路版图中的目标位置。
在一种可行的实施方式中,所述目标节点为高压节点,所述高压节点在所述电路版图中的目标位置布设有半导体器件;
所述第一检查模块具体还用于:
获取所述高压节点对应的版图设计规则,所述高压节点对应的版图设计规则中包括所述半导体器件以下设计参数中的至少一种设计参数的取值范围:器件宽度、器件面积,以及所述半导体器件中不同半导体结构之间的距离、包含关系与延伸关系。
在一种可行的实施方式中,所述第一检查模块具体用于:
检查所述电路版图中所述半导体器件的设计参数是否满足所述高压节点对应的版图设计规则;
当所述电路版图中所述半导体器件的设计参数不满足所述高压节点对应的版图设计规则时,根据所述高压节点对应的版图设计规则修改所述电路版图中所述半导体器件的设计参数;
当所述电路版图中所述半导体器件的设计参数满足所述高压节点对应的版图设计规则时,输出所述电路版图。
第三方面,本公开实施例提供了一种电子设备,包括:至少一个处理器和存储器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如第一方面提供的设计规则检查方法。
第四方面,本公开实施例提供了一种计算机可读存储介质,该计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如第一方面提供的设计规则检查方法。
第五方面,本公开实施例提供了一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时,实现如第一方面提供的设计规则检查方法。
本公开实施例提供的设计规则检查方法及设备,通过确定电路原理图中目标节点的位置,根据目标节点在电路原理图中的位置,确定目标节点在电路原理图对应的电路版图中的目标位置;获取目标节点对应的版图设计规则,并检查电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则,可以应对版图设计中的一些特殊需求,从而有效提高半导体器件的性能和良率。
附图说明
图1为本公开实施例中提供的一种设计规则检查方法的步骤流程示意图;
图2为本公开实施例中提供的两种电路原理图标记示意图;
图3为本公开实施例中提供的一种半导体器件的电路版图;
图4为本公开实施例中提供的另一种设计规则检查方法的步骤流程示意图;
图5为本公开实施例中提供的一种设计规则检查装置的程序模块示意图;
图6为本公开实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。此外,虽然本公开中公开内容按照示范性一个或几个实例来介绍,但应理解,可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
需要说明的是,本公开中对于术语的简要说明,仅是为了方便理解接下来描述的实施方式,而不是意图限定本公开的实施方式。除非另有说明,这些术语应当按照其普通和通常的含义理解。
本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体,而不必然意味着限定特定的顺序或先后次序,除非另外注明。应该理解这样使用的用语在适当情况下可以互换,例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖但不排他的包含,例如,包含了一系列组件的产品或设备不必限于清楚地列出的那些组件,而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
本公开实施例中使用的术语“模块”,是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合,能够执行与该元件相关的功能。
本公开实施例可以应用于半导体领域,例如可以应用于半导体版图设计环节中。
在半导体领域中,一般的芯片设计都会采用签核(sign off)流程,即芯片设计完成后,会通过设计规则检查(design rule check,简称DRC),来检查当前的设计是否违反设计规则。
普通的版图设计通过LVS和一般的DRC,即可保证设计的电路图和版图一致,从而保证半导体器件的功能可以正常实现。然而,为了提高半导体器件的性能和良率,版图设计会有一些特殊的要求,例如电路中会出现有高压节点,这些高压节点在版图设计时会有特殊的规则要求,因此亟需提供一种新的设计规则检查方法,来应对版图设计中的一些特殊需求,进而提高半导体器件的性能和良率。
面对上述技术问题,本公开实施例提供了一种设计规则检查方法,根据目标节点在电路原理图中的位置,确定目标节点在电路原理图对应的电路版图中的目标位置;获取目标节点对应的版图设计规则,并检查电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则,由此可以对应对版图设计中的一些特殊需求,确保版图设计的准确性,提高半导体器件的性能和良率。
参照图1,图1为本公开实施例中提供的一种设计规则检查方法的步骤流程示意图。在本公开一些实施例中,上述设计规则检查方法包括:
S101、确定电路原理图中目标节点的位置。
其中,上述电路原理图也可以称之为电子电路图或电路图,它是用约定的符号绘制的一种表示电路结构的图形,可以反映电子产品中各元器件的电气连接情况和工作原理,通常应用于设计、分析电路中。在分析电路时,通过识别电路原理图上所绘制的各种电路元件符号,以及它们之间的连接方式,就可以了解电路的工作原理。
在一些实施例中,电路原理图可以由元件符号、连线、节点等组成。元件符号表示实际电路中的元器件,它的形状与实际的元件不一定相似,甚至完全不一样,但是它一般都表示出了元器件的特点,而且引脚的数目都和实际元件保持一致。连线表示的是实际电路中的导线,在原理图中虽然是一根线,但在常用的芯片或印刷电路板中往往不是线而是各种形状的金属导线。节点表示几个元器件引脚或几条导线之间相互的连接关系。所有和节点相连的元器件引脚、导线,不论数目多少,都是导通的。
在一种可行的实施方式中,在进行设计规则检查时,先确定电路原理图中需要进行设计规则检查的各个目标节点的位置。可选的,上述电路原理图中可以具有一个目标节点,也可以具有多个目标节点,本公开实施例中不做限制。
S102、根据目标节点在电路原理图中的位置,确定目标节点在电路原理图对应的电路版图中的目标位置。
其中,上述电路版图也可以称之为集成电路版图,电路版图设计是将电路原理图或电路描述语言映射到物理描述层面,从而可以将设计好的电路映射到晶圆上生产。
其中,电路版图中通常包含集成电路的器件类型、器件尺寸、器件之间的相对位置以及各个器件之间的连接关系等相关物理信息。
在本公开一些实施例中,在上述电路原理图设计完成之后,可以基于该电路原理图生成其对应的电路版图。
当确定上述电路原理图中目标节点的位置之后,基于目标节点在上述电路原理图中的位置,确定出目标节点在上述电路原理图对应的电路版图中的目标位置。
S103、获取目标节点对应的版图设计规则,并检查电路版图中目标位置处布设的器件的设计参数是否满足所述版图设计规则。
在本公开一些实施例中,可以预先获取各个目标节点对应的版图设计规则,该版图设计规则可以包括如器件尺寸、器件之间的相对位置以及各个器件之间的连接关系等设计参数。
在确定出目标节点在电路版图中的目标位置之后,即可检查该目标位置处布设的器件的设计参数是否满足目标节点对应的版图设计规则。
例如,当目标位置处布设的器件之间相对位置的间距小于目标节点对应的版图设计规则中规定的最小间距时,可以确定目标位置处布设的器件的设计参数不满足目标节点对应的版图设计规则。
在本公开一些实施例中,当检查出上述目标位置处布设的器件的设计参数不满足目标节点对应的版图设计规则时,还可以基于目标节点对应的版图设计规则,修改上述目标位置处布设的器件的设计参数,使得上述目标位置处布设的器件的设计参数能够满足目标节点对应的版图设计规则,由此来提高版图设计的准确性。
本公开实施例提供的设计规则检查方法,根据目标节点在电路原理图中的位置,确定目标节点在电路原理图对应的电路版图中的目标位置;获取目标节点对应的版图设计规则,并检查电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则,由此可以对应对版图设计中的一些特殊需求,从而有效提高半导体器件的性能和良率。
基于上述实施例中所描述的内容,在本公开一些实施例中,还可以预先在电路原理图中的各个节点添加对应的标记。例如,可以根据电路原理图中的各节点的电压特性,在各个节点添加电压标记,如超高压标记、高压标记、低压标记等。
在本公开一些实施例中,在电路原理图中的各个节点添加对应的标记之后,还可以检查各个节点对应的标记是否满足预设的节点设计规则,即检查各个节点添加的标记是否正确。
在本公开一些实施例中,上述节点设计规则可以是根据电路原理编写出来的代码,这个代码会遍历电路原理图中的标记,并检查每个标记的位置的正确性。
假设电路原理图中可以添加以下三种标记:
标记1:表示超高电压,且为正电压;标记2:表示高电压,且为正电压;标记3:表示低电压,且为负电压。
且假设节点设计规则包括:一个节点不能同时添加两个正电压标记或者同时添加两个负电压标记;一个节点可以同时添加一个正电压标记和一个负电压标记。
参照图2,图2为本公开实施例中提供的两种电路原理图标记示意图。
示例性的,图2中所示的电路原理图(a)与电路原理图(b)中均包括多个MOS管。
其中,在电路原理图(a)中,由于节点Q同时添加了标记2和标记3,因此,可以确定电路原理图(a)中的节点Q不满足上述节点设计规则;而电路原理图(b)中的节点Q同时添加了标记3和标记1,则可以确定电路原理图(b)中的各节点均满足上述节点设计规则。
在本公开一些实施例中,当存在标记不满足节点设计规则的节点时,根据节点设计规则,修改该节点对应的标记,并重新检查各个节点对应的标记是否满足上述节点设计规则,直至各个节点对应的标记均满足上述节点设计规则为止。
在本公开一些实施例中,在确定电路原理图中的各个节点上添加的标记均满足节点设计规则时,即可根据目标节点对应的标记在电路原理图中的位置,确定出目标节点在电路原理图中的位置。
例如,可以根据“标记2”在电路原理图中的位置,确定出高电压节点在电路原理图中的位置。
本公开实施例提供的设计规则检查方法,通过在电路原理图中的各个节点添加对应的标记,并检查各个节点对应的标记是否满足预设的节点设计规则,当存在标记不满足节点设计规则的节点时,根据节点设计规则,修改该节点对应的标记,从而能够确保各个节点添加的标记均满足节点设计规则,进而可以根据目标节点对应的标记在电路原理图中的位置,准确的确定出目标节点在电路原理图中的位置。
基于上述实施例中所描述的内容,在本公开一些实施例中,在基于上述电路原理图生成对应的电路版图之后,还可以利用LVS工具,对上述电路原理图和电路版图进行一致性检查。
其中,LVS(Layout Versus Schematics)工具是一种用来验证电路版图和电路原理图是否一致的一种工具。
其中,LVS可以验证的错误类型大体可以分为两类:不一致的点和失配器件。其中,不一致的点可分为节点不一致和器件不一致。节点不一致是指电路版图和电路原理图中各有一节点,这两个节点所连器件的情况相似,但是又不完全相同。器件不一致是指电路版图和电路原理图中各有一器件,这两个器件相同,所连接的节点情况很相似,但又不完全相同。其中,失配器件是指所有的器件在电路原理图中有而在电路版图中没有,或在电路版图中有而在电路原理图中没有。
另外,LVS也还可以验证器件的衬底类型(例如CMOS电路中的NMOS和PMOS)和一些器件参数,本公开实施例中不做限制。
在本公开一些实施例中,当上述电路原理图和电路版图未通过LVS工具的一致性检查时,可以根据电路原理图修改上述电路版图,并重新利用LVS工具,对电路原理图和修改后的电路版图进行一致性检查,直至上述电路原理图和电路版图通过LVS工具的一致性检查。
在本公开一些实施例中,在上述电路原理图和电路版图通过LVS工具的一致性检查之后,可以利用LVS工具,基于目标节点在电路原理图中的位置,确定出目标节点在电路版图中的目标位置。
本公开实施例提供的设计规则检查方法,在基于上述电路原理图生成对应的电路版图之后,通过利用LVS工具,对上述电路原理图和电路版图进行一致性检查,可以保障上述电路原理图与上述电路版图的一致性,进而根据目标节点在电路原理图中的位置,可以准确确定出目标节点在电路版图中的目标位置。
基于上述实施例中所描述的内容,在本公开一些实施例中,假设上述目标节点为高压节点,且该高压节点在电路版图中的目标位置布设有半导体器件。
其中,上述高压节点为工作电压接近电源电压或高于电源电压的节点。
在对上述目标位置处布设的器件的设计参数进行检查之前,可以预先获取高压节点对应的版图设计规则,该版图设计规则中可以包括上述半导体器件的器件宽度、器件面积,以及上述半导体器件中不同半导体结构之间的距离、包含关系与延伸关系等,本公开实施例中不做限制。
在本公开一些实施例中,上述高压节点对应的版图设计规则相较于一般节点对应的版图设计规则更加严格。
示例性的,参照图3,图3为本公开实施例中提供的一种半导体器件的电路版图。
如图3所示,图3为一种MOS器件的电路版图,该MOS器件包括N+掺杂区、栅极(GATE)、接触结构1及接触结构2,其中,接触结构1与接触结构2用于形成源极与漏极。
其中,正常情况下,d1符合版图设计规则的最小取值为0.024个长度单位,d2符合版图设计规则的最小取值为0.027个长度单位。而在高电压情况下,d1与d2符合版图设计规则的最小取值则均为0.04个长度单位。
其中,d1与d2为接触结构的边缘与临近的N+掺杂区的边缘之间的间距。
另外,正常情况下,栅极距离接触结构1与接触结构2的距离相同,但是在高电压情况下,栅极距离接触结构1的距离需要大于与接触结构2的距离。
在本公开一些实施例中,在获取高压节点对应的版图设计规则之后,检查电路版图中上述目标位置布设的半导体器件的设计参数是否满足高压节点对应的版图设计规则;若不满足,则根据上述高压节点对应的版图设计规则修改电路版图中上述半导体器件的设计参数;若满足,则可以输出上述电路版图。
本公开实施例提供的设计规则检查方法,通过利用高压节点对应的版图设计规则,对电路版图中目标位置处布设的器件的设计参数进行检查,可以更好的应对版图设计中对于高压节点的设计需求,进而提高半导体器件的性能和良率。
基于上述实施例中描述的内容,参照图4,图4为本公开实施例中提供的另一种设计规则检查方法的步骤流程示意图。在本公开一些实施例中,上述设计规则检查方法包括:
S401、在电路原理图中的各个节点添加对应的标记。
示例性的,可以根据电路原理图中的各节点的电压特性,在各个节点添加电压标记,如超高压标记、高压标记、低压标记等。
其中,上述节点表示几个元器件引脚或几条导线之间相互的连接关系。所有和节点相连的元器件引脚、导线,不论数目多少,都是导通的。
S402、检查各个标记的位置是否正确。
在本公开一些实施例中,在电路原理图中的各个节点添加对应的标记之后,获取预设的节点设计规则,根据该节点设计规则,检查各个节点对应的标记是否正确。
当存在标记不正确的节点时,根据节点设计规则,修改该节点对应的标记,并重新检查各个节点对应的标记是否正确,直至各个节点对应的标记均满足上述节点设计规则时,继续执行S403。
在本公开一些实施例中,上述节点设计规则可以是根据电路原理编写的检查代码,该检查代码会遍历电路原理图中的标记,并检查每个标记的位置的正确性。
示例性的,上述节点设计规则可以包括:一个节点不能同时添加两个正电压标记或者同时添加两个负电压标记;一个节点可以同时添加一个正电压标记和一个负电压标记等。
S403、确定LVS检查是否报错。
在本公开一些实施例中,可以利用LVS工具,对上述电路原理图和电路版图进行一致性检查。当上述电路原理图和电路版图未通过LVS工具的一致性检查时,可以根据电路原理图修改上述电路版图,并重新利用LVS工具,对电路原理图和修改后的电路版图进行一致性检查,直至上述电路原理图和电路版图通过LVS工具的一致性检查时,继续执行S404。
S404、确定目标节点在电路原理图中的位置。
在本公开一些实施例中,可以根据目标节点对应的标记在电路原理图中的位置,确定出目标节点在电路原理图中的位置。
可选的,上述电路原理图中可以具有一个目标节点,也可以具有多个目标节点,本公开实施例中不做限制。
S405、根据目标节点在电路原理图中的位置,确定出目标节点在电路版图中的目标位置。
在本公开一些实施例中,可以利用LVS工具,基于目标节点在电路原理图中的位置,确定出目标节点在电路版图中的目标位置。
在本公开一些实施例中,可以先确定目标节点对应的标记在电路原理图中的位置,然后利用LVS工具,确定该位置在电路版图中对应的目标位置。
S406、检查目标位置处布设的器件的设计参数是否正确。
在本公开一些实施例中,可以获取目标节点对应的版图设计规则,并检查电路版图中目标位置处布设的器件的设计参数是否满足上述版图设计规则;若上述目标位置处布设的器件的设计参数满足上述版图设计规则,则输出上述电路版图;若上述目标位置处布设的器件的设计参数不满足上述版图设计规则,则根据上述版图设计规则修改电路版图中上述目标位置处布设的器件的设计参数后,重新检查目标位置处布设的器件的设计参数是否正确。
在本公开一些实施例中,上述目标节点可以为高压节点,该高压节点为工作电压接近电源电压或高于电源电压的节点。
可选的,版图设计规则中可以包括上述半导体器件的器件宽度、器件面积,以及上述半导体器件中不同半导体结构之间的距离、包含关系与延伸关系等,本公开实施例中不做限制。
在本公开一些实施例中,上述高压节点对应的版图设计规则相较于节点对应的版图设计规则更加严格。
可以理解的是,在电路原理图中的各个节点添加对应的标记后,电路版图中并不会体现该标记,因此普通的DRC检查并不能保证版图的正确性。
在本公开实施例中,利用节点设计规则,可以确保电路原理图中添加的所有标记的位置是正确的,版图设计工程师在版图设计时,会根据相应的标记,按照不同的版图设计规则去设计电路版图。在电路版图设计完之后,根据电路原理图中添加的标记的位置,利用LVS找到电路版图中相应的位置,并检查该位置的版图设计是否符合版图设计规则。
本公开实施例提供的设计规则检查方法,通过在电路原理图中的各个节点添加标记的方式,可以根据目标节点对应的标记在电路原理图中的位置,准确的确定出目标节点在电路原理图中的位置;同时,利用LVS工具,对上述电路原理图和电路版图进行一致性检查,可以保障上述电路原理图与上述电路版图的一致性,进而根据目标节点在电路原理图中的位置,可以准确确定出目标节点在电路版图中的目标位置;利用目标节点对应的版图设计规则,对电路版图中目标位置处布设的器件的设计参数进行检查,可以更好的应对版图设计中对于特殊节点的设计需求,进而提高半导体器件的性能和良率。
基于上述实施例中所描述的内容,本公开实施例中还提供一种设计规则检查装置。参照图5,图5为本公开实施例中提供的一种设计规则检查装置的程序模块示意图,该设计规则检查装置包括:
确定模块501,用于确定电路原理图中目标节点的位置,所述电路原理图中的节点为所述电路原理图中各器件之间的连接点。
定位模块502,用于根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置。
第一检查模块503,用于获取所述目标节点对应的版图设计规则,并检查所述电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则。
在本公开一些实施例中,上述设计规则检查装置还包括标记模块与第二检查模块。
所述标记模块用于:
在所述电路原理图中的各个节点添加对应的标记。
所述第二检查模块用于:
检查所述各个节点对应的标记是否满足预设的节点设计规则;当存在标记不满足所述节点设计规则的第一节点时,根据所述节点设计规则,修改所述第一节点对应的标记,并重新检查所述各个节点对应的标记是否满足所述节点设计规则,直至所述各个节点对应的标记均满足所述节点设计规则。
在本公开一些实施例中,确定模块501具体用于:
根据所述目标节点对应的标记在所述电路原理图中的位置,确定所述目标节点在所述电路原理图中的位置。
在本公开一些实施例中,上述设计规则检查装置还包括第三检查模块,用于:
利用LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图未通过所述一致性检查时,根据所述电路原理图修改所述电路版图,并重新利用所述LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图通过所述一致性检查时,继续执行所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置。
在本公开一些实施例中,定位模块502用于:
利用所述LVS工具,根据所述目标节点在所述电路原理图中的位置,确定出所述目标节点在所述电路版图中的目标位置。
在本公开一些实施例中,所述目标节点为高压节点,所述高压节点在所述电路版图中的目标位置布设有半导体器件;
第一检查模块503具体还用于:
获取所述高压节点对应的版图设计规则,所述高压节点对应的版图设计规则中包括所述半导体器件以下设计参数中的至少一种设计参数的取值范围:器件宽度、器件面积,以及所述半导体器件中不同半导体结构之间的距离、包含关系与延伸关系。
在本公开一些实施例中,第一检查模块503具体用于:
检查所述电路版图中所述半导体器件的设计参数是否满足所述高压节点对应的版图设计规则;
当所述电路版图中所述半导体器件的设计参数不满足所述高压节点对应的版图设计规则时,根据所述高压节点对应的版图设计规则修改所述电路版图中所述半导体器件的设计参数;
当所述电路版图中所述半导体器件的设计参数满足所述高压节点对应的版图设计规则时,输出所述电路版图。
本公开实施例提供的设计规则检查装置,根据目标节点在电路原理图中的位置,确定目标节点在电路原理图对应的电路版图中的目标位置;获取目标节点对应的版图设计规则,并检查电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则,由此可以对应对版图设计中的一些特殊需求,从而有效提高半导体器件的性能和良率。
需要说明的是,本公开实施例中确定模块501、定位模块502及第一检查模块503具体执行的内容可以参阅图1至图4所示实施例中相关内容,此处不做赘述。
进一步的,基于上述实施例中所描述的内容,本公开实施例中还提供了一种电子设备,该电子设备包括至少一个处理器和存储器;其中,存储器存储计算机执行指令;上述至少一个处理器执行存储器存储的计算机执行指令,以实现如上述实施例中描述的设计规则检查方法中的各个步骤,本实施例此处不再赘述。
为了更好的理解本公开实施例,参照图6,图6为本公开实施例提供的一种电子设备的硬件结构示意图。
如图6所示,本实施例的电子设备60包括:处理器601以及存储器602;其中:
存储器602,用于存储计算机执行指令;
处理器601,用于执行存储器存储的计算机执行指令,以实现上述实施例中描述的设计规则检查方法中的各个步骤,具体可以参见前述方法实施例中的相关描述。
可选地,存储器602既可以是独立的,也可以跟处理器601集成在一起。
当存储器602独立设置时,该设备还包括总线603,用于连接所述存储器602和处理器601。
进一步的,基于上述实施例中所描述的内容,本公开实施例中还提供了一种计算机可读存储介质,该计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,以实现如上述实施例中描述的设计规则检查方法中的各个步骤,本实施例此处不再赘述。
进一步的,基于上述实施例中所描述的内容,本公开实施例中还提供了一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时,实现如上述实施例中描述的设计规则检查方法中的各个步骤,本实施例此处不再赘述。
在本公开所提供的几个实施例中,应该理解到,所揭露的设备和方法,可以通过其它的方式实现。例如,以上所描述的设备实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本公开各个实施例中的各功能模块可以集成在一个处理单元中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个单元中。上述模块集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块,可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(英文:processor)执行本公开各个实施例所述方法的部分步骤。
应理解,上述处理器可以是中央处理单元(英文:Central Processing Unit,简称:CPU),还可以是其他通用处理器、数字信号处理器(英文:Digital Signal Processor,简称:DSP)、专用集成电路(英文:Application Specific Integrated Circuit,简称:ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本公开所公开的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器,也可能还包括非易失性存储NVM,例如至少一个磁盘存储器,还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture,ISA)总线、外部设备互连(Peripheral Component,PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture,EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示,本公开附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的存储介质耦合至处理器,从而使处理器能够从该存储介质读取信息,且可向该存储介质写入信息。当然,存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits,简称:ASIC)中。当然,处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本公开的技术方案,而非对其限制;尽管参照前述各实施例对本公开进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (17)
1.一种设计规则检查方法,其特征在于,所述方法包括:
确定电路原理图中目标节点的位置,所述电路原理图中的节点为所述电路原理图中各器件之间的连接点;
根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置;
获取所述目标节点对应的版图设计规则,并检查所述电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则。
2.根据权利要求1所述的方法,其特征在于,所述确定电路原理图中目标节点的位置之前,还包括:
在所述电路原理图中的各个节点添加对应的标记;
检查所述各个节点对应的标记是否满足预设的节点设计规则;
当存在标记不满足所述节点设计规则的第一节点时,根据所述节点设计规则,修改所述第一节点对应的标记,并重新检查所述各个节点对应的标记是否满足所述节点设计规则,直至所述各个节点对应的标记均满足所述节点设计规则。
3.根据权利要求2所述的方法,其特征在于,所述确定电路原理图中目标节点的位置,包括:
根据所述目标节点对应的标记在所述电路原理图中的位置,确定所述目标节点在所述电路原理图中的位置。
4.根据权利要求2所述的方法,其特征在于,所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置之前,还包括:
利用LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图未通过所述一致性检查时,根据所述电路原理图修改所述电路版图,并重新利用所述LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图通过所述一致性检查时,继续执行所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置。
5.根据权利要求4所述的方法,其特征在于,所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置,包括:
利用所述LVS工具,根据所述目标节点在所述电路原理图中的位置,确定出所述目标节点在所述电路版图中的目标位置。
6.根据权利要求1至5任一项所述的方法,其特征在于,所述目标节点为高压节点,所述高压节点在所述电路版图中的目标位置布设有半导体器件;
所述获取所述目标节点对应的版图设计规则,包括:
获取所述高压节点对应的版图设计规则,所述高压节点对应的版图设计规则中包括所述半导体器件以下设计参数中的至少一种设计参数的取值范围:器件宽度、器件面积,以及所述半导体器件中不同半导体结构之间的距离、包含关系与延伸关系。
7.根据权利要求6所述的方法,其特征在于,所述检查所述电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则,包括:
检查所述电路版图中所述半导体器件的设计参数是否满足所述高压节点对应的版图设计规则;
当所述电路版图中所述半导体器件的设计参数不满足所述高压节点对应的版图设计规则时,根据所述高压节点对应的版图设计规则修改所述电路版图中所述半导体器件的设计参数;
当所述电路版图中所述半导体器件的设计参数满足所述高压节点对应的版图设计规则时,输出所述电路版图。
8.一种设计规则检查装置,其特征在于,所述装置包括:
确定模块,用于确定电路原理图中目标节点的位置,所述电路原理图中的节点为所述电路原理图中各器件之间的连接点;
定位模块,用于根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置;
第一检查模块,用于获取所述目标节点对应的版图设计规则,并检查所述电路版图中所述目标位置处布设的器件的设计参数是否满足所述版图设计规则。
9.根据权利要求8所述的装置,其特征在于,还包括标记模块与第二检查模块;所述标记模块用于:
在所述电路原理图中的各个节点添加对应的标记;
所述第二检查模块用于:
检查所述各个节点对应的标记是否满足预设的节点设计规则;
当存在标记不满足所述节点设计规则的第一节点时,根据所述节点设计规则,修改所述第一节点对应的标记,并重新检查所述各个节点对应的标记是否满足所述节点设计规则,直至所述各个节点对应的标记均满足所述节点设计规则。
10.根据权利要求9所述的装置,其特征在于,所述确定模块具体用于:
根据所述目标节点对应的标记在所述电路原理图中的位置,确定所述目标节点在所述电路原理图中的位置。
11.根据权利要求9所述的装置,其特征在于,还包括第三检查模块,用于:
利用LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图未通过所述一致性检查时,根据所述电路原理图修改所述电路版图,并重新利用所述LVS工具,对所述电路原理图和所述电路版图进行一致性检查;
当所述电路原理图和所述电路版图通过所述一致性检查时,继续执行所述根据所述目标节点在所述电路原理图中的位置,确定所述目标节点在所述电路原理图对应的电路版图中的目标位置。
12.根据权利要求11所述的装置,其特征在于,所述定位模块用于:
利用所述LVS工具,根据所述目标节点在所述电路原理图中的位置,确定出所述目标节点在所述电路版图中的目标位置。
13.根据权利要求8至12任一项所述的装置,其特征在于,所述目标节点为高压节点,所述高压节点在所述电路版图中的目标位置布设有半导体器件;
所述第一检查模块具体还用于:
获取所述高压节点对应的版图设计规则,所述高压节点对应的版图设计规则中包括所述半导体器件以下设计参数中的至少一种设计参数的取值范围:器件宽度、器件面积,以及所述半导体器件中不同半导体结构之间的距离、包含关系与延伸关系。
14.根据权利要求13所述的装置,其特征在于,所述第一检查模块具体用于:
检查所述电路版图中所述半导体器件的设计参数是否满足所述高压节点对应的版图设计规则;
当所述电路版图中所述半导体器件的设计参数不满足所述高压节点对应的版图设计规则时,根据所述高压节点对应的版图设计规则修改所述电路版图中所述半导体器件的设计参数;
当所述电路版图中所述半导体器件的设计参数满足所述高压节点对应的版图设计规则时,输出所述电路版图。
15.一种电子设备,其特征在于,包括:至少一个处理器和存储器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如权利要求1至7任一项所述的设计规则检查方法。
16.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如权利要求1至7任一项所述的设计规则检查方法。
17.一种计算机程序产品,包括计算机程序,其特征在于,所述计算机程序被处理器执行时,实现权利要求1至7任一项所述的设计规则检查方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210434358.XA CN116976274A (zh) | 2022-04-24 | 2022-04-24 | 设计规则检查方法及设备 |
PCT/CN2022/096467 WO2023206706A1 (zh) | 2022-04-24 | 2022-05-31 | 设计规则检查方法及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210434358.XA CN116976274A (zh) | 2022-04-24 | 2022-04-24 | 设计规则检查方法及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116976274A true CN116976274A (zh) | 2023-10-31 |
Family
ID=88471872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210434358.XA Pending CN116976274A (zh) | 2022-04-24 | 2022-04-24 | 设计规则检查方法及设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116976274A (zh) |
WO (1) | WO2023206706A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117272910A (zh) * | 2023-11-22 | 2023-12-22 | 江山季丰电子科技有限公司 | 一种集成电路老化电路板的模块化设计方法及装置 |
CN118068235A (zh) * | 2024-04-19 | 2024-05-24 | 全芯智造技术有限公司 | 用于晶圆测试结构的检测方法、电子设备及存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009964A (ja) * | 2006-05-31 | 2008-01-17 | Toshiba Corp | 半導体集積回路のレイアウト作成装置及び作成方法 |
CN103186690A (zh) * | 2011-12-30 | 2013-07-03 | 北京华大九天软件有限公司 | 一种集成电路版图验证中短路路径的识别方法 |
CN105574270B (zh) * | 2015-12-16 | 2018-09-11 | 北京时代民芯科技有限公司 | 一种抗单粒子加固电路单元布局布线方法 |
CN107390112B (zh) * | 2017-07-05 | 2019-12-24 | 上海华虹宏力半导体制造有限公司 | 检测有源区软连接节点的方法 |
-
2022
- 2022-04-24 CN CN202210434358.XA patent/CN116976274A/zh active Pending
- 2022-05-31 WO PCT/CN2022/096467 patent/WO2023206706A1/zh unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117272910A (zh) * | 2023-11-22 | 2023-12-22 | 江山季丰电子科技有限公司 | 一种集成电路老化电路板的模块化设计方法及装置 |
CN117272910B (zh) * | 2023-11-22 | 2024-02-23 | 江山季丰电子科技有限公司 | 一种集成电路老化电路板的模块化设计方法及装置 |
CN118068235A (zh) * | 2024-04-19 | 2024-05-24 | 全芯智造技术有限公司 | 用于晶圆测试结构的检测方法、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2023206706A1 (zh) | 2023-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116976274A (zh) | 设计规则检查方法及设备 | |
US11699009B2 (en) | Integrated circuit design method and system | |
CN111124479B (zh) | 配置文件的解析方法、系统及电子设备 | |
US11972186B2 (en) | Integrated circuit device design method and system | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
CN112800705A (zh) | 设计规则检查方法、装置及存储介质 | |
CN108304614B (zh) | 集成电路版图引脚的设置方法及装置 | |
US9378325B2 (en) | Method and apparatus for performing integrated circuit layout verification | |
US6907587B2 (en) | System and method for correcting connectivity errors in a mask layout file | |
CN114861578A (zh) | 保持时间违例修复方法、装置、设备及存储介质 | |
US8191027B2 (en) | Validation of an integrated circuit for electro static discharge compliance | |
CN103425812A (zh) | 半导体器件设计系统及其使用方法 | |
US20130195368A1 (en) | Scalable pattern matching between a pattern clip and a pattern library | |
CN108140059B (zh) | 用于基于布局的检查的分析过程参数的可视化 | |
CN108228953B (zh) | 一种保护集成电路版图的方法 | |
US20080172640A1 (en) | Method for comparing two designs of electronic circuits | |
US7073148B1 (en) | Antenna violation correction in high-density integrated circuits | |
CN111753490A (zh) | 金属线版图设计规则检查方法 | |
CN115587569B (zh) | 芯片版图的设计规则检查方法、系统及存储介质 | |
US10509887B2 (en) | Must-join pin sign-off method | |
CN115859897A (zh) | 模型的生成方法、版图面积预测方法、装置及相关设备 | |
US20180203952A1 (en) | Non-transitory computer-readable recording medium recording detour wiring check program, detour wiring check method, and information processing apparatus | |
US7290235B2 (en) | Method and system for embedding wire model objects in a circuit schematic design | |
CN114520504A (zh) | 用于检查牺牲器件上的静电放电效应的自动化方法 | |
CN114841116A (zh) | 在设计自动化平台上进行电压规则检查的计算机实施方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |