CN108228953B - 一种保护集成电路版图的方法 - Google Patents

Abstract

本发明公开了一种使用计算机中至少一个处理器执行集成电路版图的加密或解密的方法。加密方法包含从数据库获得集成电路版图物件的一个记录。将所述集成电路版图物件的数据转换为第一字节数组。上述第一字节数组被加密为第二字节数组。将所述第二字节数组的每一个字节定义为一个加密值以产生多个加密值。最后，具有多个加密值的加密对象即产生于一特定层的上面。

Description

一种保护集成电路版图的方法

技术领域

本发明涉及一种集成电路设计的方法，更详而言之，其为一种透过加解密从而保护集成电路版图的方法。

背景技术

一般来说，集成电路(integrated circuit,IC)可以被视为一种由包含晶体管组件与电阻组件所组成的图形。这样的图形通常被称为电路图网表(netlist)。每种不同的组件被对映为一或多种二维架构的版图对象，并排列成矩形、多边形或线形的结构。接下来，这些版图物件用于定义半导体晶粒内的区域，其使用不同的处理步骤，例如掺杂或布植，以在集成电路制造时产生N型或P型区域。每一个版图对象必须能符合其几何形状的要求以满足对象与对象之间的相对关系。通过设定好的制造规则，使最终集成电路产品符合规格的可能性增加。其优点举例来说可使所制造出来的版图对象所占之面积最小化，以在固定空间中尽可能容纳最多的版图对象，上述优点仅为举例，熟悉此领域之技术人员当知其优点不以此为限。

一般而言，电路设计工程师通常以电路图网表的形式进行集成电路设计，其需参考设计中的电路所欲连接之处。设计工程师于设计时间通常会使用自动化辅助设计软件(electronic design automation，EDA)协助集成电路版图。所述软件通常提供了创建、编辑与分析集成电路设计版图。工程师于设计集成电路时，通常使用位置与路径工具(placement and routing tool，P&R tool)以描述电路图网表集成电路并自动产生所含组件模块集成电路内每个装置的位置和排列，并且形成装置终端互相连接的内部布线，每当设计出一个新的集成电路版图时，P&R tool将每个装置视为具有预定版图的单独单元，接着P&R tool运行其内部的算法进行其版图的迭代演算，直到满足预先设定的设计条件限制，例如其于集成电路基板上的尺寸大小与长宽比例、信号路径延迟(signal pathdelays)、组件模块宽度和间距、所消耗的功率或其他的限制考虑。

自动化辅助设计软件通过上述程序创建出集成电路电路图网表，有些于物理设计(Physical Design，PD)阶段时需要将网表转换为集成电路版图时的操作包括：(1)组件于集成电路中的位置；(2)物件于集成电路中的布线；(3)为了完成集成电路图所需的操作，例如设计基板/孔洞的接触表面与电源/接地的布线。上述物理设计的结果即为集成电路的版图。

因为邻近之间的组件可能有不可预期的交互作用的关系，较为先进或新兴的集成电路制程于制造过程中不可随意的于基板上印刷电路。

知识产权模块(Intellectual Property(IP)block)的发展，其各式种类的设计可被应用在广泛和多样的系统里面。例如高阶编码、标准组件模块数据库与版图等等，其于应用时于所设计目标的系统需经过整合与测试。例如一个集成电路设计团队将某个IP模块置入所述团队的设计中以进行确效验证，而此验证阶段则会衍伸出IP模块电路版图保护的问题。

为了解决IP于验证阶段时电路版图保护的问题，先前技术使用一种较为直观的方式：自动化辅助设计软件可以分析IP的设计。此种方法在设计时间时可以被用在物理与逻辑验证。例如Verilog或Spice两个设计软件如今都支持此功能。一个IP提供者可将一个已经加密的模块给予设计团队。

当一个集成电路设计团队将某个硬IP置入集成电路版图时，经常会出现无法匹配的层讯息和在边缘处不兼容的物理版图，导致其设计规范验证(Design Rules Check,DRC)错误与效能下降的问题。故于集成电路设计时间时IP的选择至关重要。除此之外，即便不把集成电路设计失败时的风险考虑在内，外部的IP的整合成本也会增加IP成本的二至三倍。因此，IC设计公司虽然被迫接受与使用外部的IP，但若能在设计流程中对其进行智能财产的保护，即可维持其价值于不坠，问题在于，没有一种方法能做到将如此多种的IP于开发流程时进行完整的保护。

发明内容

本发明的目的在于提供一种使用计算机中至少一个处理器执行集成电路版图的加密或解密的方法。

为达到上述目的，本发明采用以下技术方案：

一种使用计算机中至少一个处理器执行集成电路版图的加密方法，包含从数据库获得集成电路版图物件的一个记录。将所述集成电路版图物件的数据转换为第一字节数组。上述第一字节数组被加密为第二字节数组。将所述第二字节数组的每一个字节定义为一个加密值以产生多个加密值。最后，具有多个加密值的加密对象即产生于一特定层的上面。

根据本发明之另一态样，其中所述集成电路版图对象数据的格式由一特定编码程序产生，而所述集成电路版图对象数据格式为二进制的，且字节数组在二进制下为字节字符串。

根据本发明一态样所述，所述集成电路版图对象数据还包含：集成电路的层编号与二维坐标。

根据本发明一态样所述，所述第二字节数组更包含用于验证的一验证码和加密的字节字符串。所述验证码更可包含一侦错码、一循环冗余校验码(Clclic RedundancyCheck，CRC)与校验和(Checksum)代码。

根据本发明一态样所述，加密值包含几何图形的数据或内存的层，其包含层编号与多个二维坐标的信息，且多个加密值的每一个具有第一坐标中的一个值和其余坐标相对应的固定偏移。

根据本发明一态样所述，其中加密的对象内容具有不规则形状、规则形状、具有编码字符串的文本、具有编码字符串的属性或上述的组合。

一种透过一计算机中的至少一处理器以执行集成电路版图的解密的方法，其特征在于，包含：从数据库获得一特定层上的一加密物件，将所述加密物件转换为第一字节数组，然后辨识一验证码和一加密字节数组，接着将所述第一字节数组解密为一第二字节数组，并且随后使用所述验证码进行验证，然后识别所述集成电路版图物件的层和坐标，最后重现原来的所述集成电路版图，并将所还原的集成电路版图对象储存在数据库中。

附图说明

图1为IP模块于集成电路版图数据加密与解密的概念示意图。

图2为本发明集成电路版图数据加密方法的流程方块图。

图3为本发明集成电路版图数据的加密算法示意图。

图4为本发明集成电路版图数据的加密算法示意图。

图5为本发明集成电路版图数据的加密选择模式示意图。

图6为本发明集成电路版图数据解密方法的流程方块图。

图7为本发明集成电路版图数据的解密算法示意图。

主要组件符号说明：

10：实际的集成电路版图

20：加密的集成电路版图

100、110、120、130、140、150、160：加密方法的流程步骤

200、210、220、230、240、250、260、270、280：解密方法的流程步骤

102：集成电路版图的版图形状

具体实施方式

以下通过特定的具体实施例说明本发明之实施方式，熟悉此技术之人士可通过本说明书所揭示之内容轻易地了解本发明之功效性与其优点。且本发明亦可通过其他具体实施例加以运用及实施，本说明书所阐述之各项细节亦可基于不同需求而应用，且在不悖离本发明之精神下进行各种不同的修饰或变更。本发明将以较佳实施例及观点加以叙述，此类叙述是解释本发明之结构，仅用以说明而非用以限制本发明之申请专利范围。因此，除说明书中之较佳实施例之外，本发明亦可广泛实行于其他实施例中。

图1为集成电路版图之IP保护与回复流程密之示意图。如图1所示，标示10之图示被称为「晶视图」(cell view)。一个晶胞(cell)可以为所布置几何形状之组合。而每一个晶胞则包含至少一层。在集成电路版图之设计中，晶胞内每一颜色代表一不同层。而一个集成电路可以包含数万种特定的晶胞和相同晶胞的重复组合。前述标示10表示一个实际的集成电路版图。在加密的流程里，所述实际的集成电路版图10被一个所指定的工具加密以形成一加密的集成电路版图20，其隐藏了实际的集成电路版图而依然提供了重要的信息。亦即，透过实际集成电路版图10的加密处理来完成实际集成电路版图之IP保护。在解密的流程中，所述加密的集成电路版图20可被上述所指定的工具于解密后还原成原来的实际的集成电路版图。因此，加密的集成电路版图20可以100﹪解构为与原来的实际的集成电路版图10相同。原来的实际的集成电路版图10与加密的集成电路版图20可以被任何工具加载/储存。上述的加密与解密的流程可透过计算机或计算装置所执行。

在本发明中，加密阶段产生具有加密的嵌入式实际版图之抽象晶胞(abstractcell)，其可以执行选择性的操作，例如压缩阶层、移除某些特性等等，而解密阶取代具有加密数据的抽象晶胞之内容。

如图2所示，其为本发明的集成电路版图的加密方法的流程图。首先，于步骤100中，从数据库(DB)160中取得一集成电路版图对象的一个记录。所述数据库160可以被储存在计算机中。集成电路版图对象的格式为二进制的格式，并由一个特定型式的编码程序产生。举例而言，集成电路版图对象的格式可以是图形设计系统II(Graphical DesignSystem-II，GDS-II)格式、OASIS格式或其他标准格式。此纪录定义了OASIS格式里的主要数据部分。标准GDS-II串流IP追踪格式允许晶圆代工厂使用单一工具以检查芯片数据库并取得按本标准规定存在和标注的所有IP的报告。GDS-II流格式为一数据库文件格式，其事实上是产业界标准用在集成电路或集成电路版图原图的数据交换。GDS-II流格式为二进制的文件格式，以表示平面几何形状、文字标记和关于阶层式形式版图的其他数据。这些数据可以用来重建原图的部分或全部以用于分享版图、在不同工具间转换原图或制作光罩(photomasks)。开放原图系统交换标准(Open Artwork System Interchange Standard，OASIS)则用于集成电路设计和制造期间表示和表达电子图案。OASIS的语言定义了几何形状(例如多边形、矩形、梯形、线形或圆形等等)和层与资料类型的内在属性所需的编码。其定义了每一个具有的特性类型，它们如何被组织成包含由这些形状所形成的图案的晶胞，并且定义它们在设计版图中的位置。此特性定义了一注解部分，包含一名称加上一可选用值的列表，提供有关于档案或其组件之一的特性的描述性的信息。在OASIS的档案中的每个晶胞可使用gzip-like算法将之独立的压缩。此晶胞定义了一版图阶层中的名称对象，包含原本的几何信息、批注信息、及/或其他晶包的版图位置。所述版图位置定义了参考的一个规格，每个晶胞的一个复制被版图在一特定的位置、方向与尺寸大小的另一晶胞的坐标空间。晶胞版图为集成电路版图中最基本的机制，其能够使OASIS档案内的阶层化成为可能。

OASIS表示的每一行包含了(从左侧)一纪录号码和一记录类型，接着是一组定义所述记录类型的数值。举例而言，第一个矩形记录定义了矩形形状的类型，它的大小及其绝对位置：层、数据类型、宽度、高度、左下角的x坐标与左下角的y坐标。一个OASIS档案是一位序列的字节区分为多个记录。一个记录的长度可从其结构中辨别出来，并且不是显式(explicit)的(与GDS-II串流相反，GDS-II中所有记录长度都是显式的)。一个OASIS档案可以表示一个完整的版图层状结构或多个版图层状结构。

接着，在步骤110之中，所述集成电路版图对象的数据被代入一第一字节数组。举例而言，实际的集成电路版图的版图形状102，如图3所述。所述集成电路版图对象可被表示为一二维的坐标(X-Y直角坐标)。所述集成电路版图物件的数据报含：集成电路的层数与集成电路版图物件的复数个二维坐标(x1,y1),(x2,y2),(x3,y3)....等信息。一字节由固定长度的8位值所组成。因此，集成电路版图对象的数据被代入为一第一字节数组，如图3所示。字节数组在二进制格式，例如OASIS格式，下为字节字符串。占据2个字节(16位值)的层显示在字节数组的第一个区块上，字节的后面的区块遵守着相同的字节连续性架构(byte-continuous scheme)。上述相同的位连续架构描述了坐标x1、坐标y1、坐标x2、坐标y2、坐标x3、坐标y3、...，其中每个占用4个字节(32个位值)，分别显示于字节的第二区块上、第三区块上、第四区块上…。

接着，在步骤120中，第一字节数组被加密为第二字节数组。在一个实施例中，此被加密的第二字节数组包含了用于验证的验证码和加密的字节字符串。上述验证码例如为一侦错码、一循环冗余校验码(Cyclic Redundancy Check，CRC)或校验和(Checksum)码。其中循环冗余校验码可以对应于内存的层或目标地址，以确定是否发生了层或目标地址错误。

接下来，于步骤130中，加密字节数组的每个字节可以被定义为一微小变量值(delta value)，如图4所示。在一个实施例中，微小变量值可用以表示几何资料(坐标、向量、平面偏移量等等)或内存的层。举例而言，微小变量值包含复数个第一坐标中的dx值dxi-1,dx2-1,dx3-1,dx4-1,dx5-1,dx-6-1,dx7-1,dx8-1,dx9-1,依序位于加密后的字节数组上。于另一实施例中，微小变量值包含复数个第二坐标中的dy值依序位于加密后的字节数组上。

于步骤140中，具有微小变量值得一路径形态对象被产生于一特定层上。在此实施例中，每一微小变量值具有一dxi值与一固定的Y的偏移量。此路径产生于二维坐标(X-Y直角坐标)。如图4所示：一微小变量值1的信息包含了dx1与固定的Y偏移量dy2、微小自变量2的信息包含了dx2与固定的Y偏移量dy2、微小自变量3的信息包含了dx3与固定的Y偏移量dy1、微小自变量4的信息包含了dx4与固定的Y偏移量dy2、微小自变量5的信息包含了dx5与固定的Y偏移量dy2、微小自变量6的信息包含了dx6与固定的Y偏移量dy1、微小自变量7的信息包含了dx7与固定的Y偏移量dy2、微小自变量8的信息包含了dx8与固定的Y偏移量dy2以及微小自变量9的信息包含了dx9与固定的Y偏移量dy2。所述路径形态对象被限制在一晶胞宽度中。在此实施例中，它利用于记录(储存)编码(加密)字节数组的路径。于另一实施例中，多边形可被用于记录(储存)此编码(加密)字节数组。又另一实施中，每一微小自变量具有dyi与固定的X偏移量。

如上所述，集成电路版图物件被代入一第一字节数组并被加密为第二字节数组。且版图的加密可以有多种模式选择，例如移动所有版图对象至一特定层并将物件转变为不规则形状(编码数据为偏移量)、规则形状(编码数据为偏移量)、具有编码字符串的文字、具有编码字符串的特性、或其组合，如图5所示。

在本发明中，使用路径来储存加密数据。每个版图物件可被转换为OASIS的字节数组。所述字节数组被加密为第二字节数组，并包含循环冗余校验码与校验和码。上述路径产生以用于加密字节数组。所述路径包含了具有加密数据的X或Y偏移量(视哪个方向有较多的空间而定)，而另一个方向则为一微小偏移量。所述路径的每个片段的偏移量是字节中的一个位(其值从

)。上述需要用到对象id+与片段id的标头，以防止过多的点超过限制(储存时需要超过一条路径)。如果已经没有多余的空间，则可以使用文字或属性。

最后，在步骤150中，此路径数据被储存在数据库(DB，160)中。

如图6所示，其揭示了本发明于加密的集成电路版图的解密方法的流程。首先，于步骤200中，从数据库(DB)160获得所述一特定层上的一路径记录。接着，于步骤210中，将所述路径记录的微小变量值转换为一字节数组。然后于步骤220中，通过一再诠释字节数组程序(re-interpreting byte array process)以辨识验证码(CRC或是校验和代码)与加密的第二字节数组。之后，于步骤230中，第二字节数组被解密回第一字节数组，接下来于步骤240中以CRC码进行验证。如果验证正确，则接下去步骤260。如果验证不正确，则接下去步骤250以产生错误报告。在步骤260中，版图的层数与坐标被辨识。在接下来步骤270中，原先的版图对象被重新建构。因此，版图形状被重新建构。最后，在步骤280之中，此版图对象储存于数据库160。换言之，原来的版图物件储存于数据库160。上述解密的步骤流程可参考图7。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明公开的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种透过计算机中的至少一处理器以执行集成电路版图加密的方法，其特征在于，包含：

从数据库获得一集成电路版图物件的一个记录；

将所述集成电路版图物件的数据转换为第一字节数组；

将所述第一字节数组加密为具有多个加密值的加密第二字节数组，其中所述加密第二字节数组的每一个字节对应于所述多个加密值的一个加密值，其中所述加密值由一个二维坐标系X-Y直角坐标中的第一坐标的增量值和第二坐标的偏移值来表示，所述第一坐标为X坐标，所述第二坐标为Y坐标；以及

通过所述多个加密值产生的加密路径物件，将所述加密第二字节数组记录于一特定层的上面。

2.根据权利要求1所述的透过计算机中的至少一处理器以执行集成电路版图的加密的方法，其特征在于所述集成电路版图物件的数据包含层编号与多个二维坐标的信息。

3.根据权利要求1所述的透过计算机中的至少一处理器以执行集成电路版图的加密的方法，其特征在于所述第二字节数组包含用于验证的验证码和加密的字节字串。

4.根据权利要求1所述的透过计算机中的至少一处理器以执行集成电路版图的加密的方法，其特征在于所述加密路径物件包含几何图形。

5.根据权利要求1所述的透过计算机中的至少一处理器以执行集成电路版图的加密的方法，其特征在于还包括将所述加密路径物件储存在所述数据库中。

6.根据权利要求1所述的透过计算机中的至少一处理器以执行集成电路版图的加密的方法，其特征在于所述加密路径物件具有不规则形状、规则形状、具有编码字串的文字、具有编码字串的属性、或上述的组合。

7.一种透过一计算机中的至少一处理器以执行集成电路版图的解密的方法，其特征在于，包含：

从数据库获得一特定层上的一加密路径物件，其中所述加密路径物件是通过多个加密值产生的，其中加密字节数组的每一个字节对应于所述多个加密值的一个加密值，其中所述加密值由一个二维坐标系X-Y直角坐标中的第一坐标的增量值和第二坐标的偏移值来表示，所述第一坐标为X坐标，所述第二坐标为Y坐标；

将所述加密路径物件转换为第一字节数组；

辨识一验证码和所述加密字节数组；

将所述第一字节数组解密为一第二字节数组，并且随后使用所述验证码进行验证；

识别所述集成电路版图物件的层和坐标；以及

重现原来的所述集成电路版图。

8.根据权利要求7所述的透过计算机中的至少一处理器以执行集成电路版图的解密的方法，其特征在于还包括将所述集成电路版图物件储存在所述数据库中。

Images