CN117272910A - 一种集成电路老化电路板的模块化设计方法及装置 - Google Patents
一种集成电路老化电路板的模块化设计方法及装置 Download PDFInfo
- Publication number
- CN117272910A CN117272910A CN202311560557.6A CN202311560557A CN117272910A CN 117272910 A CN117272910 A CN 117272910A CN 202311560557 A CN202311560557 A CN 202311560557A CN 117272910 A CN117272910 A CN 117272910A
- Authority
- CN
- China
- Prior art keywords
- design
- target
- template
- schematic diagram
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 382
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000002431 foraging effect Effects 0.000 title description 2
- 238000010586 diagram Methods 0.000 claims abstract description 109
- 230000032683 aging Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000004891 communication Methods 0.000 claims description 19
- 238000004088 simulation Methods 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 13
- 238000007689 inspection Methods 0.000 claims description 12
- 238000012986 modification Methods 0.000 claims description 11
- 230000004048 modification Effects 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 7
- 238000013440 design planning Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及集成电路的技术领域，并提供了一种集成电路老化电路板的模块化设计方法及装置。该方法在获取集成电路老化电路板的当前设计需求后，查找配置的模板设计文件，得到目标原理图设计模板和目标原理图设计模板的目标网表文件；基于目标网表文件，对模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；基于管脚连接关系，分别进行设计，得到目标版图设计和目标原理图设计；若目标版图设计和目标原理图设计具有一致性，且均符合当前设计需求，则根据目标版图设计进行集成电路老化电路板的加工制造。该方法可根据设计需求，提早开始版图的初步设计，与原理图的设计工作并行开展，加快了版图的设计效率。
Description
技术领域
本申请涉及集成电路的技术领域，具体而言，涉及一种集成电路老化电路板的模块化设计方法及装置。
背景技术
集成电路是指将晶体管、电阻和电容等元器件组成的电路集成制造在硅片上来处理模拟信号的电路。集成电路芯片的老化，需要将芯片放在定制的电路板上，设计定制的电路板，需要花费大量的人工，缩短电路板设计的时长，更早开展老化的工作，可以加快芯片的验证，尽早发现潜在的问题，促进芯片早日上市。
现有设计电路板的工作流程为：根据设计需求，先进行电路原理图的设计、仿真，确认设计可行之后，进行版图的设计、仿真，如果版图设计不符合需求，需要修改设计，当版图无法实现，例如，常见的一种问题，因为电容的封装太大，无法在芯片管脚附近放置，导致不符合电气性能时，需要修改原理图。待版图设计能够符合需求时，才可以进行电路板的加工制造，时间成本较高。
发明内容
本申请实施例的目的在于提供一种集成电路老化电路板的模块化设计方法及装置，加快了版图的设计效率，可根据设计需求，提早开始版图的初步设计，与原理图的设计工作并行开展，以尽早开始版图的仿真验证，大大缩短了设计时间。
第一方面，提供了一种集成电路老化电路板的模块化设计方法，该方法可以包括：
获取集成电路老化电路板的当前设计需求；所述当前设计需求包含不限于所述集成电路老化电路板的所需元器件和相应元器件上各管脚的管脚连接关系；
查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件；其中，所述模板设计文件包括模块化的不同类型的原理图设计模板、所述不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板；
基于所述目标网表文件，对所述模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；
基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计；
若所述目标版图设计和所述目标原理图设计具有一致性，且均符合所述当前设计需求，则根据所述目标版图设计进行集成电路老化电路板的加工制造。
在一个可能的实现中，所述方法还包括：
周期性的获取历史时间段内的当前设计需求和相应当前设计需求对应的目标版图设计模板和目标原理图设计模板；所述历史时间段为在当前时刻相邻的之前且与当前时刻相邻的时间段；
若检测到所述模板设计文件中不存在所述目标版图设计模板和目标原理图设计模板，则将目标版图设计模板和目标原理图设计模板加入所述模板设计文件，并对所述全网表文件进行更新。
在一个可能的实现中，查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件，包括：
查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板；
基于所述目标原理图设计模板，对所述全网表文件进行裁剪，得到所述目标原理图设计模板的目标网表文件。
在一个可能的实现中，查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板，包括：
在配置的模板设计文件内不同类型的原理图设计模板中，查找存在所述当前设计需求中所需元器件的原理图设计模板，并将查找到的原理图设计模板确定为目标原理图设计模板。
在一个可能的实现中，得到目标版图设计和目标原理图设计之后，所述方法还包括：
对所述目标版图设计进行设计规划检查和电气规则检查，以及，对所述目标原理图设计进行元器件封装检查；
若检查结果均为合格，则对所述目标版图设计和所述目标原理图设计进行一致性检查。
在一个可能的实现中，根据所述目标版图设计进行集成电路老化电路板的加工制造，包括：
采用提取的互连相关参数和提取的寄生参数并进行后仿真；
若通过后仿真，则确定所述目标版图设计满足预设电路指标，以进行集成电路老化电路板的加工制造。
在一个可能的实现中，所述方法还包括：
若未通过后仿真，则向技术人员提示管脚连接修改指示，所述管脚连接修改指示用于指示所述当前设计需求中的管脚连接关系有误，以获取新的管脚连接关系，并返回执行步骤：基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计。
第二方面，提供了一种集成电路老化电路板的模块化设计装置，该装置可以包括：
获取单元，用于获取集成电路老化电路板的当前设计需求；所述当前设计需求包含但不限于所述集成电路老化电路板的所需元器件和相应元器件上各管脚的管脚连接关系；
查找单元，用于查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件；其中，所述模板设计文件包括模块化的不同类型的原理图设计模板、所述不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板；
匹配单元，用于基于所述目标网表文件，对所述模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；
设计单元，用于基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计；
加工单元，用于若所述目标版图设计和所述目标原理图设计具有一致性，且均符合所述当前设计需求，则根据所述目标版图设计进行集成电路老化电路板的加工制造。
第三方面，提供了一种电子设备，该电子设备包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现上述第一方面中任一所述的方法步骤。
第四方面，提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面中任一所述的方法步骤。
本申请实施例提供的集成电路老化电路板的模块化设计方法在获取集成电路老化电路板的当前设计需求后，当前设计需求包含集成电路老化电路板的所需元器件和相应元器件上各管脚的管脚连接关系，查找配置的模板设计文件，得到当前设计需求中所需元器件对应的目标原理图设计模板和目标原理图设计模板的目标网表文件；模板设计文件包括模块化的不同类型的原理图设计模板、不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板；基于目标网表文件，对模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；基于管脚连接关系，分别对目标版图设计模板和目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计；若目标版图设计和目标原理图设计具有一致性，且均符合当前设计需求，则根据目标版图设计进行集成电路老化电路板的加工制造。该方法加快了版图的设计效率，可根据设计需求，提早开始版图的初步设计，与原理图的设计工作并行开展，以尽早开始版图的仿真验证，大大缩短了设计时间。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种集成电路老化电路板的模块化设计方法的流程示意图；
图2为本申请实施例提供的一种任一类型的模板中模块的示意图；
图3为本申请实施例提供的一种去耦电容组合的原理图设计模板的示意图；
图4为本申请实施例提供的一种目标网表文件的示意图；
图5为本申请实施例提供的一种目标版图设计模板的示意图；
图6为本申请实施例提供的一种集成电路老化电路板的模块化设计装置的结构示意图；
图7为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，并不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合说明书附图对本申请的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本申请，并不用于限定本申请，并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图1为本申请实施例提供的一种集成电路老化电路板的模块化设计方法的流程示意图。如图1所示，该方法可以包括：
步骤S110、获取集成电路老化电路板的当前设计需求。
当前设计需求可以包含但不限于该集成电路老化电路板的所需元器件、相应元器件上各管脚的管脚连接关系，各元器件的参数值，所需的电压值、电流值，以及各元器件的位置关系等。
进一步的，当前设计需求还可以包含优化需求，如增加目标位置的阻抗，流经目标元器件的电流值或电压值为目标值、线路走向等。
步骤S120、查找配置的模板设计文件，得到当前设计需求中所需元器件对应的目标原理图设计模板和目标原理图设计模板的目标网表文件。
其中，模板设计文件可以包括模块化的不同类型的原理图设计模板、不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板。例如，模板设计文件中包括1000个不同类型的原理图设计模板、以及包含1000个不同类型的原理图设计模板的全网表文件，以及1000个不同类型的版图设计模板。网表文件是包含元器件及元器件之间连接关系的文件。需要说明的是，模板设计文件中各模板中的元器件具有初始尺寸。
模块化的任一类型的模板（原理图设计模板或版图设计模板）可以包括多个模块，如图2所示，模块化的电子元器件模板可以包括多个分类，例如去耦电容组合模板有多种类别，“类型01”的模板（原理图设计模板或版图设计模板）可以包括多个实例，例如图中所示的4个实例，即去耦电容组合模板-类型01-1、去耦电容组合模板-类型01-2、去耦电容组合模板-类型01-3和去耦电容组合模板-类型01-4，相应的类型01的去耦电容组合的原理图设计模板可以如图3所示，即可包括4个相应的原理图设计模块，相应的全网表文件可以如图4所示。
该步骤具体实施中，需要查找配置的模板设计文件，得到当前设计需求中所需元器件对应的目标原理图设计模板；具体的，在配置的模板设计文件包含的不同类型的原理图设计模板中，查找存在当前设计需求中所需元器件的原理图设计模板，并将查找到的原理图设计模板确定为目标原理图设计模板。
之后，基于目标原理图设计模板，对全网表文件进行裁剪，得到目标原理图设计模板的目标网表文件，如图4所示。
步骤S130、基于目标网表文件，对模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板。
具体实施中，将裁剪后的目标网表文件作为版图设计的输入，对配置的模板设计文件内的不同类型的版图设计模板进行匹配，得到目标版图设计模板。
其中，若当前设计需求中包含各元器件的位置关系，则在对模板设计文件内的不同类型的版图设计模板进行匹配后，基于各元器件的位置关系，确定各元器件间的数据线及关键信号线的走向，优化调整各元器件在版图中的最优位置，以获取目标版图设计模板，如图5所示。
步骤S140、基于管脚连接关系，分别对目标版图设计模板和目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计。
步骤S150、在确定目标版图设计和目标原理图设计具有一致性后，根据目标版图设计进行集成电路老化电路板的加工制造。
检测目标版图设计和目标原理图设计是否具有一致性（LVS）；
若目标版图设计和目标原理图设计具有一致性，且均符合当前设计需求，则根据目标版图设计进行集成电路老化电路板的加工制造，具体的，采用提取的互连相关参数和提取的寄生参数并进行后仿真；
若通过后仿真，则确定目标版图设计满足预设电路指标，以进行集成电路老化电路板的加工制造。
若未通过后仿真，则向技术人员提示管脚连接修改指示，该管脚连接修改指示用于指示当前设计需求中的管脚连接关系有误或者更换模块，以获取新的管脚连接关系，并返回执行步骤：基于当前设计需求中的管脚连接关系，分别对目标版图设计模板和目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计。
进一步的，若未通过后仿真的次数在预设次数之内，则继续返回执行上述步骤：基于当前设计需求中的管脚连接关系，分别对目标版图设计模板和目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计。
若未通过后仿真的次数不在预设次数之内，则调整当前设计需求中的管脚连接关系和/或配置的模板设计文件中元器件的尺寸，并返回执行步骤S110。
在一些实施例中，可以周期性的获取历史时间段内的当前设计需求和相应当前设计需求对应的目标版图设计模板和目标原理图设计模板；该历史时间段为在当前时刻相邻的之前且与当前时刻相邻的时间段；
若检测到配置的模板设计文件中不存在目标版图设计模板和目标原理图设计模板，则将目标版图设计模板和目标原理图设计模板加入该模板设计文件，并对全网表文件进行更新。
在一些实施例中，在得到目标版图设计和目标原理图设计之后，可以对目标版图设计进行设计规划检查（DRC）和电气规则检查（ERC），以及，对目标原理图设计进行元器件封装检查；
若检查结果均为合格，则对目标版图设计和目标原理图设计进行一致性检查，以执行步骤S150。
本申请实施例提供的集成电路老化电路板的模块化设计方法可以加快了版图的设计效率，可根据设计需求，提早开始版图的初步设计，与原理图的设计工作并行开展，以尽早开始版图的仿真验证，大大缩短了设计时间。
与上述方法对应的，本申请实施例还提供一种集成电路老化电路板的模块化设计装置，如图6所示，该装置包括：
获取单元610，用于获取集成电路老化电路板的当前设计需求；所述当前设计需求包含所述集成电路老化电路板的所需元器件和相应元器件上各管脚的管脚连接关系；
查找单元620，用于查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件；其中，所述模板设计文件包括模块化的不同类型的原理图设计模板、所述不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板；
匹配单元630，用于基于所述目标网表文件，对所述模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；
设计单元640，用于基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计；
加工制造单元650，用于若所述目标版图设计和所述目标原理图设计具有一致性，且均符合所述当前设计需求，则根据所述目标版图设计进行集成电路老化电路板的加工制造。
本申请上述实施例提供的集成电路老化电路板的模块化设计装置的各功能单元的功能，可以通过上述各方法步骤来实现，因此，本申请实施例提供的集成电路老化电路板的模块化设计装置中的各个单元的具体工作过程和有益效果，在此不复赘述。
本申请实施例还提供了一种电子设备，如图7所示，包括处理器710、通信接口720、存储器730和通信总线740，其中，处理器710，通信接口720，存储器730通过通信总线740完成相互间的通信。
存储器730，用于存放计算机程序；
处理器710，用于执行存储器730上所存放的程序时，实现如下步骤：
获取集成电路老化电路板的当前设计需求；所述当前设计需求包含所述集成电路老化电路板的所需元器件和相应元器件上各管脚的管脚连接关系；
查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件；其中，所述模板设计文件包括模块化的不同类型的原理图设计模板、所述不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板；
基于所述目标网表文件，对所述模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；
基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计；
若所述目标版图设计和所述目标原理图设计具有一致性，且均符合所述当前设计需求，则根据所述目标版图设计进行集成电路老化电路板的加工制造。
上述提到的通信总线可以是外设部件互连标准（Peripheral ComponentInterconnect，PCI）总线或扩展工业标准结构（Extended Industry StandardArchitecture，EISA）总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器（Random Access Memory，RAM），也可以包括非易失性存储器（Non-Volatile Memory，NVM），例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessing，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
由于上述实施例中电子设备的各器件解决问题的实施方式以及有益效果可以参见图1所示的实施例中的各步骤来实现，因此，本申请实施例提供的电子设备的具体工作过程和有益效果，在此不复赘述。
在本申请提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的集成电路老化电路板的模块化设计方法。
在本申请提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的集成电路老化电路板的模块化设计方法。
本领域内的技术人员应明白，本申请实施例中的实施例可提供为方法、系统、或计算机程序产品。因此，本申请实施例中可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例中可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请实施例中是参照根据本申请实施例中实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请实施例中的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，本申请意欲解释为包括优选实施例以及落入本申请实施例中范围的所有变更和修改。
显然，本领域的技术人员可以对本申请实施例中实施例进行各种改动和变型而不脱离本申请实施例中实施例的精神和范围。这样，倘若本申请实施例中实施例的这些修改和变型属于本申请实施例及其等同技术的范围之内，则本申请实施例中也意图包含这些改动和变型在内。
Claims (10)
1.一种集成电路老化电路板的模块化设计方法，其特征在于，所述方法包括：
获取集成电路老化电路板的当前设计需求；所述当前设计需求包含所述集成电路老化电路板的所需元器件和相应元器件上各管脚的管脚连接关系；
查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件；其中，所述模板设计文件包括模块化的不同类型的原理图设计模板、所述不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板；
基于所述目标网表文件，对所述模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；
基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计；
若所述目标版图设计和所述目标原理图设计具有一致性，且均符合所述当前设计需求，则根据所述目标版图设计进行集成电路老化电路板的加工制造。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
周期性的获取历史时间段内的当前设计需求和相应当前设计需求对应的目标版图设计模板和目标原理图设计模板；所述历史时间段为在当前时刻相邻的之前且与当前时刻相邻的时间段；
若检测到所述模板设计文件中不存在所述目标版图设计模板和目标原理图设计模板，则将目标版图设计模板和目标原理图设计模板加入所述模板设计文件，并对所述全网表文件进行更新。
3.如权利要求1所述的方法，其特征在于，查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件，包括：
查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板；
基于所述目标原理图设计模板，对所述全网表文件进行裁剪，得到所述目标原理图设计模板的目标网表文件。
4.如权利要求3所述的方法，其特征在于，查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板，包括：
在配置的模板设计文件内不同类型的原理图设计模板中，查找存在所述当前设计需求中所需元器件的原理图设计模板，并将查找到的原理图设计模板确定为目标原理图设计模板。
5.如权利要求1所述的方法，其特征在于，得到目标版图设计和目标原理图设计之后，所述方法还包括：
对所述目标版图设计进行设计规划检查和电气规则检查，以及，对所述目标原理图设计进行元器件封装检查；
若检查结果均为合格，则对所述目标版图设计和所述目标原理图设计进行一致性检查。
6.如权利要求1所述的方法，其特征在于，根据所述目标版图设计进行集成电路老化电路板的加工制造，包括：
采用提取的互连相关参数和提取的寄生参数并进行后仿真；
若通过后仿真，则确定所述目标版图设计满足预设电路指标，以进行集成电路老化电路板的加工制造。
7.如权利要求6所述的方法，其特征在于，所述方法还包括：
若未通过后仿真，则向技术人员提示管脚连接修改指示，所述管脚连接修改指示用于指示所述当前设计需求中的管脚连接关系有误，以获取新的管脚连接关系，并返回执行步骤：基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计。
8.一种集成电路老化电路板的模块化设计装置，其特征在于，所述装置包括：
获取单元，用于获取集成电路老化电路板的当前设计需求；所述当前设计需求包含所述集成电路老化电路板的所需元器件和相应元器件上各管脚的管脚连接关系；
查找单元，用于查找配置的模板设计文件，得到所述当前设计需求中所需元器件对应的目标原理图设计模板和所述目标原理图设计模板的目标网表文件；其中，所述模板设计文件包括模块化的不同类型的原理图设计模板、所述不同类型的原理图设计模板的全网表文件，以及不同类型的版图设计模板；
匹配单元，用于基于所述目标网表文件，对所述模板设计文件中不同类型的版图设计模板进行匹配，得到目标版图设计模板；
设计单元，用于基于所述管脚连接关系，分别对所述目标版图设计模板和所述目标原理图设计模板进行设计，得到目标版图设计和目标原理图设计；
加工单元，用于若所述目标版图设计和所述目标原理图设计具有一致性，且均符合所述当前设计需求，则根据所述目标版图设计进行集成电路老化电路板的加工制造。
9.一种电子设备，其特征在于，所述电子设备包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存储的程序时，实现权利要求1-7任一所述的方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-7任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311560557.6A CN117272910B (zh) | 2023-11-22 | 2023-11-22 | 一种集成电路老化电路板的模块化设计方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311560557.6A CN117272910B (zh) | 2023-11-22 | 2023-11-22 | 一种集成电路老化电路板的模块化设计方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117272910A true CN117272910A (zh) | 2023-12-22 |
| CN117272910B CN117272910B (zh) | 2024-02-23 |
Family
ID=89208465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311560557.6A Active CN117272910B (zh) | 2023-11-22 | 2023-11-22 | 一种集成电路老化电路板的模块化设计方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117272910B (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1719447A (zh) * | 2004-07-07 | 2006-01-11 | 华为技术有限公司 | 一种印制电路板中集成设计元件的版图设计方法和装置 |
| CN102024066A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 从模拟电路网表自动生成模拟电路原理图的方法 |
| CN102591997A (zh) * | 2011-01-05 | 2012-07-18 | 上海华虹Nec电子有限公司 | 多电压芯片设计的版图和原理图一致性比较方法 |
| CN103268380A (zh) * | 2013-05-24 | 2013-08-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种提高布图效率的模拟集成电路版图的设计方法 |
| CN103838890A (zh) * | 2012-11-23 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 |
| CN104915528A (zh) * | 2015-07-15 | 2015-09-16 | 中国科学院微电子研究所 | 集成电路的版图设计方法、版图设计系统和制作方法 |
| CN112270146A (zh) * | 2020-10-28 | 2021-01-26 | 中国科学院微电子研究所 | 工艺设计工具包开发方法、装置、电子设备及存储介质 |
| CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
| CN112507657A (zh) * | 2021-02-05 | 2021-03-16 | 苏州贝克微电子有限公司 | 一种减少仿真时间的辅助芯片设计方法 |
| WO2022266906A1 (zh) * | 2021-06-23 | 2022-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
| WO2023029007A1 (zh) * | 2021-09-03 | 2023-03-09 | 华为技术有限公司 | 用于电子设计自动化的方法和设备 |
| CN116108802A (zh) * | 2023-04-12 | 2023-05-12 | 苏州珂晶达电子有限公司 | 一种标准单元库确定方法、装置及系统 |
| WO2023155203A1 (zh) * | 2022-02-21 | 2023-08-24 | 华为技术有限公司 | 用于对电路进行仿真的方法、电子设备、计算机可读存储介质和程序产品 |
| CN116822437A (zh) * | 2023-04-18 | 2023-09-29 | 平头哥(上海)半导体技术有限公司 | 标准单元生成方法、标准单元库、电子设备和存储介质 |
| WO2023197430A1 (zh) * | 2022-04-15 | 2023-10-19 | 长鑫存储技术有限公司 | 集成电路的设计方法、设计设备及计算机可读存储介质 |
| CN116976274A (zh) * | 2022-04-24 | 2023-10-31 | 长鑫存储技术有限公司 | 设计规则检查方法及设备 |
-
2023
- 2023-11-22 CN CN202311560557.6A patent/CN117272910B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1719447A (zh) * | 2004-07-07 | 2006-01-11 | 华为技术有限公司 | 一种印制电路板中集成设计元件的版图设计方法和装置 |
| CN102024066A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 从模拟电路网表自动生成模拟电路原理图的方法 |
| CN102591997A (zh) * | 2011-01-05 | 2012-07-18 | 上海华虹Nec电子有限公司 | 多电压芯片设计的版图和原理图一致性比较方法 |
| CN103838890A (zh) * | 2012-11-23 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 |
| CN103268380A (zh) * | 2013-05-24 | 2013-08-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种提高布图效率的模拟集成电路版图的设计方法 |
| CN104915528A (zh) * | 2015-07-15 | 2015-09-16 | 中国科学院微电子研究所 | 集成电路的版图设计方法、版图设计系统和制作方法 |
| CN112270146A (zh) * | 2020-10-28 | 2021-01-26 | 中国科学院微电子研究所 | 工艺设计工具包开发方法、装置、电子设备及存储介质 |
| CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
| CN112507657A (zh) * | 2021-02-05 | 2021-03-16 | 苏州贝克微电子有限公司 | 一种减少仿真时间的辅助芯片设计方法 |
| WO2022266906A1 (zh) * | 2021-06-23 | 2022-12-29 | 华为技术有限公司 | 一种集成电路的版图生成方法及装置 |
| WO2023029007A1 (zh) * | 2021-09-03 | 2023-03-09 | 华为技术有限公司 | 用于电子设计自动化的方法和设备 |
| WO2023155203A1 (zh) * | 2022-02-21 | 2023-08-24 | 华为技术有限公司 | 用于对电路进行仿真的方法、电子设备、计算机可读存储介质和程序产品 |
| WO2023197430A1 (zh) * | 2022-04-15 | 2023-10-19 | 长鑫存储技术有限公司 | 集成电路的设计方法、设计设备及计算机可读存储介质 |
| CN116976274A (zh) * | 2022-04-24 | 2023-10-31 | 长鑫存储技术有限公司 | 设计规则检查方法及设备 |
| CN116108802A (zh) * | 2023-04-12 | 2023-05-12 | 苏州珂晶达电子有限公司 | 一种标准单元库确定方法、装置及系统 |
| CN116822437A (zh) * | 2023-04-18 | 2023-09-29 | 平头哥(上海)半导体技术有限公司 | 标准单元生成方法、标准单元库、电子设备和存储介质 |
Non-Patent Citations (4)
| Title |
|---|
| 施敏, 徐晨: "基于九天EDA系统的集成电路版图设计", 南通大学学报报(自然科学版), no. 04 * |
| 李志梁;李桢荣;: "版图与原理图一致性检查(LVS)工具的原理简介", 中国集成电路, no. 04 * |
| 李玉山, 杨刚, 曾祥永, 蔡固顺, 郭宁, 樊勇, 李婷, 刘丽, 王崇光: "PCB设计/制造数据交换技术及标准化", 计算机集成制造系统-CIMS, no. 07 * |
| 臧明相;李园园;郭瑞刚;: "智能复用EDA设计信息及调试文档自动生成技术", 计算机工程与设计, no. 03 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117272910B (zh) | 2024-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9292646B2 (en) | Integrated circuit design system with balanced color assignment | |
| US20220019723A1 (en) | Method, system, and electronic device for detecting open/short circuit of pcb design layout | |
| JP2006244073A (ja) | 半導体設計装置 | |
| CN113434355B (zh) | 模块验证方法、uvm验证平台、电子设备及存储介质 | |
| KR100873885B1 (ko) | 설계 검증 장치, 설계 검증 방법 및 ｃａｄ 시스템 | |
| CN108304614B (zh) | 集成电路版图引脚的设置方法及装置 | |
| CN115964975A (zh) | 静态时序分析方法及其系统、计算机可读取介质 | |
| CN112270146A (zh) | 工艺设计工具包开发方法、装置、电子设备及存储介质 | |
| CN111046618A (zh) | 一种用于集成电路的保持时间违反的修复方法和装置 | |
| JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
| CN103745050A (zh) | 一种管脚映射方法和系统 | |
| CN117272910B (zh) | 一种集成电路老化电路板的模块化设计方法及装置 | |
| CN112632884A (zh) | 门级网表生成方法、装置及电子设备 | |
| US20130339913A1 (en) | Semi-automated method of FPGA timing closure | |
| CN112149370B (zh) | 芯片老化的静态时序分析方法、装置和电子设备 | |
| CN114355171A (zh) | 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 | |
| CN110781641B (zh) | 一种快速识别纠正版图中敏感图形的方法 | |
| CN111400994B (zh) | 网表形式验证方法、装置、计算机设备及存储介质 | |
| US8726206B1 (en) | Deadlock detection method and related machine readable medium | |
| CN112668259A (zh) | 一种后仿真网表的系统验证方法 | |
| CN110941932A (zh) | 一种面向硬件逻辑设计的需求建模与验证方法 | |
| CN116629199B (zh) | 一种电路原理图的自动修改方法、装置、设备及存储介质 | |
| CN110377972B (zh) | 一种硬件原理图自动化集成排序方法和装置 | |
| CN106250280B (zh) | 一种时钟信号测试方法和装置 | |
| JP2003233636A (ja) | 回路検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |