CN103838890A - 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 - Google Patents
具有黑盒ip多电源域系统版图和原理图一致性的比较方法 Download PDFInfo
- Publication number
- CN103838890A CN103838890A CN201210483579.2A CN201210483579A CN103838890A CN 103838890 A CN103838890 A CN 103838890A CN 201210483579 A CN201210483579 A CN 201210483579A CN 103838890 A CN103838890 A CN 103838890A
- Authority
- CN
- China
- Prior art keywords
- domain
- power
- black box
- power supply
- net table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种具有黑盒IP多电源域系统版图和原理图一致性的比较方法，主要通过对版图网表的修改和对原理图网表的修改来实现，这些修改都可以通过脚本文件的修改和执行来实现；包括：找出芯片的各功能模块的所有电源端口名称；对找出电源端口名称所属的电源域进行分析，同一电源域中电源名称要统一；修改版图网表中黑盒IP的网表使同名端口都虚拟连接；进行版图和原理图一致性比较，使结果一致。本发明能提高具有黑盒IP多电源域系统版图和原理图一致性的检验效率，能降低检验风险、节约设计成本。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种具有黑盒IP多电源域系统版图和原理图一致性的比较方法。
背景技术
现有芯片设计中，芯片版图设计结束后必须进行版图和原理图一致性比较(Layoutversus Schematic，LVS)，以确保版图和电路原理图的一致性。如下图1所示，为现有LVS的流程图，现有LVS步骤包括从版图数据库(Layout Database)中提取版图网表(Layout Netlist)的步骤、和在LVS设计规则比较运行文件（Runset）环境下进行对所述版图网表和电路原理图网表(Schematic Netlist)进行一致性比较的步骤。
现有芯片设计中，为降低芯片功耗，一般都采用多电压设计，也即采用多电源域设计。现有复杂的芯片系统中，基本采用模块化设计，同时许多模块都是需要调用FAB提供的或是其他供应商提供的模块，这样才能保证芯片设计的准确性、可制造性、上市速度方面的要求。由于模块来自于不同的出处，电源命名上就很难标准化所以就无法进行统一，这样就牵涉到比如：1.8V电源域中有VDD,VDD18，VPWR等等电源端口名称，5V电源域中有VCC,VDD5,VPWR5等等电源端口名称。在现有的自动布局布线的工具输出的版图和原理图网表中，是不支持将这些电源域的名称进行统一的。那么在进行LVS时就会比较复杂，LVS的时间会很长，LVS结果通常会因为电源端口不一致问题出错。目前一般只会对一个电源域中多个电源名字强行通过重设（runset）进行统一，对于统一替换修改后的电源名字是否会引起模块的LVS问题也不检查确认。
现有复杂的芯片系统中，由于许多模块都是需要调用FAB提供的或是其他供应商提供的模块。这样就牵涉到由于不是自己设计的模块，所能拿到的模块就基本上只是一个黑盒IP（即在版图和电路图网表中只提供了端口信息，没有具体内部电路的模块）。这些黑盒IP会在FAB或是MASK SHOP被替换为一个完整的模块。对设计者来说，LVS时可以将这些模块只作为黑盒来处理，不考虑模块内部电路结构，只考虑端口连接关系；但是LVS处理这些黑盒IP中同名端口会有一个问题：由于没有内部电路，这些同名端口在版图上会被认为是断开不连接的（实际在一个完整模块中同名端口会连接在一起的）。那么对于设计者，一般采用以下方法实现LVS结果正确：
第一种方法：排除这些黑盒IP的LVS情况，不考虑这些被调用模块的连接性方面检查。这样存在风险是这些黑盒IP的端口连接错误后由于没有LVS检查，无法自己将错误检查出来。
第二种方法：将这些黑盒IP在版图上进行修改，将其中同名的端口在版图上连接在一起。等LVS通过后再在版图中改回原来的连接。这样既花费比较多时间，又带来版图上修改的风险，需要进行反复确认。
具有黑盒IP的多电源域系统的设计，现有做LVS的技术是效率上比较低的，同时也有一定设计风险。
发明内容
本发明要解决的技术问题是提供一种能提高具有黑盒IP多电源域系统版图和原理图一致性检验效率的比较方法。
为解决上述技术问题，本发明具有黑盒IP多电源域系统版图和原理图一致性的比较方法，包括：
步骤一、找出芯片各功能模块的所有电源端口名称；
步骤二、按照不同的电源域将所有电源名称进行分类，将同一个电源域中所有电源名称归类在一起；
步骤三、将同一电源域中多个电源名称按照在所有模块中出现次数进行统计排序，选取出现次数最多的电源名来指定为这个电源域中统一的电源名称，再按照这个方法处理所有电源域中的多个电源名称；
步骤四、替换修改每个模块原理图网表，在模块的每个电源域中使用被指定选取的电源名称，同时也将模块版图中的电源标识做同样的替换修改；
步骤五、将所有修改的模块原理图网表和版图做LVS检查是否正确，不正确分析原因，一直到所修改模块能通过LVS检查为止；
步骤六、进行芯片系统级版图和原理图网表一致性比较，保证除黑盒IP模块可能有错误外，其他区域都正确；
步骤七、将版图网表中每个黑盒IP的端口名字都抽出，将同一个黑盒IP的每个端口名字进行逐个遍历搜索，发现有同名的端口，在版图网表中将他们设为虚拟连接，对所有黑盒IP都做此操作；
步骤八、再次进行完整的版图和原理图网表比较，使结果一致。
其中，版图网表和原理图网表的修改能通过脚本文件的执行实现，所述的脚本文件语言能采用PERL或Cshell。
所述黑盒IP是只含有端口信息不包括模块内部电路结构的功能模块，所述黑盒IP的版图中和原理图网表中只含有端口信息。
本发明通过对多电源域系统中模块原理图网表的电源替换修改，从模块级到系统级LVS，对黑盒IP版图网表同名端口设置虚拟连接等方法，能提高整体LVS检查验证的可靠性，节省芯片设计工程师物理版图验证的时间、提高工作效率，本发明对于提高芯片流片的成功率、节约设计成本也有效果。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有具有黑盒IP多电源域系统版图和原理图一致性比较方法的流程示意图。
图2是本发明具有黑盒IP多电源域系统版图和原理图一致性比较方法的流程示意图。
具体实施方式
以一个具有黑盒IP多电源域系统的产品为例，其具有:
IP模块A（电源端口VDD，VCC，GND；其他端口A1，A2，A3，A5）
黑盒IP模块B（电源端口VPWR，VCC，VSS；其他端口B1，B2，B3，B4，B5，B7，B4）
IP模块C（电源端口VDD，VPWR5，GND；其他端口C1，C2，C3）
步骤一、找出所有电源名VDD，VCC，GND，VPWR5，VSS，VPWR；
步骤二、按照不同的电源域将所有电源名称进行分类，将同一个电源域中所有电源名称归类在一起（1.8V:VDD,VPWR；5V：VCC，VPWR5；GROUND：GND，VSS）
步骤三、将同一电源域中多个电源名称按照在所有模块中出现次数进行统计排序，选取出现次数最多的电源名来指定为这个电源域中统一的电源名称，再按照这个方法处理所有电源域中的多个电源名称；
筛选出1.8V统一电源名VDD，5V统一电源名VCC；接地统一电源名GND。
步骤四、按照筛选出电源名对各个模块网表和版图标示的电源名进行修改替换，
替换修改每个模块原理图网表，在模块的每个电源域中使用被指定选取的电源名称，同时也将模块版图中的电源标识做同样的替换修改；
步骤五、将所有修改的模块原理图网表和版图做LVS检查是否正确，不正确分析原因，一直到所修改模块能通过LVS检查为止；
步骤六、进行芯片系统级版图和原理图一致性比较（LVS检查），除黑盒IP B可能有PIN错误外，其他区域都正确；
步骤七、对于存在的黑盒IPB的版图网表中所有的端口名字建立列表（VDD，VCC，GND，B1，B2，B3，B4，B5，B7，B4），将每个端口名字在列表中逐个遍历搜索，找到有同名的端口B4，版图网表中将B4端口设为虚拟连接
步骤八、再次进行完整的版图和原理图一致性比较，使结果一致。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种具有黑盒IP多电源域系统版图和原理图一致性的比较方法，其特征是，包括：
步骤一、找出芯片各功能模块的所有电源端口名称；
步骤二、按照不同的电源域将所有电源名称进行分类，将同一个电源域中所有电源名称归类在一起；
步骤三、将同一电源域中多个电源名称按照在所有模块中出现次数进行统计排序，选取出现次数最多的电源名来指定为这个电源域中统一的电源名称，再按照这个方法处理所有电源域中的多个电源名称；
步骤四、替换修改每个模块原理图网表，在模块的每个电源域中使用被指定选取的电源名称，同时也将模块版图中的电源标识做同样的替换修改；
步骤五、将所有修改的模块原理图网表和版图做LVS检查是否正确，不正确分析原因，一直到所修改模块能通过LVS检查为止；
步骤六、进行芯片系统级版图和原理图网表一致性比较，保证除黑盒IP模块可能有错误外，其他区域都正确；
步骤七、将版图网表中每个黑盒IP的端口名字都抽出，将同一个黑盒IP的每个端口名字进行逐个遍历搜索，发现有同名的端口，在版图网表中将他们设为虚拟连接，对所有黑盒IP都做此操作；
步骤八、再次进行完整的版图和原理图网表比较，使结果一致。
2.如权利要求1所述具有黑盒IP多电源域系统版图和原理图一致性的比较方法，其特征是:版图网表和原理图网表的修改能通过脚本文件的执行实现，所述的脚本文件语言能采用PERL或Cshell。
3.如权利要求1所述具有黑盒IP多电源域系统版图和原理图一致性的比较方法，其特征是:所述黑盒IP是只含有端口信息不包括模块内部电路结构的功能模块，所述黑盒IP的版图中和原理图网表中只含有端口信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210483579.2A CN103838890B (zh) | 2012-11-23 | 2012-11-23 | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210483579.2A CN103838890B (zh) | 2012-11-23 | 2012-11-23 | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103838890A true CN103838890A (zh) | 2014-06-04 |
| CN103838890B CN103838890B (zh) | 2016-12-21 |
Family
ID=50802385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210483579.2A Active CN103838890B (zh) | 2012-11-23 | 2012-11-23 | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103838890B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105844012A (zh) * | 2016-03-22 | 2016-08-10 | 中国科学院微电子研究所 | 一种分立器件的版图比对原理图验证方法及装置 |
| WO2023197344A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 版图及布线方法、比较方法、制备方法、设备和存储介质 |
| EP4287062A1 (en) * | 2022-04-11 | 2023-12-06 | Changxin Memory Technologies, Inc. | Layout and wiring method therefor, and comparison method, preparation method, device and storage medium |
| CN117272910A (zh) * | 2023-11-22 | 2023-12-22 | 江山季丰电子科技有限公司 | 一种集成电路老化电路板的模块化设计方法及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010033411A (ja) * | 2008-07-30 | 2010-02-12 | Denso Corp | 回路図のｌｖｓ用データ作成方法 |
| CN102591997B (zh) * | 2011-01-05 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 多电压芯片设计的版图和原理图一致性比较方法 |
-
2012
- 2012-11-23 CN CN201210483579.2A patent/CN103838890B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105844012A (zh) * | 2016-03-22 | 2016-08-10 | 中国科学院微电子研究所 | 一种分立器件的版图比对原理图验证方法及装置 |
| CN105844012B (zh) * | 2016-03-22 | 2019-01-04 | 中国科学院微电子研究所 | 一种分立器件的版图比对原理图验证方法及装置 |
| WO2023197344A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 版图及布线方法、比较方法、制备方法、设备和存储介质 |
| EP4287062A1 (en) * | 2022-04-11 | 2023-12-06 | Changxin Memory Technologies, Inc. | Layout and wiring method therefor, and comparison method, preparation method, device and storage medium |
| CN117272910A (zh) * | 2023-11-22 | 2023-12-22 | 江山季丰电子科技有限公司 | 一种集成电路老化电路板的模块化设计方法及装置 |
| CN117272910B (zh) * | 2023-11-22 | 2024-02-23 | 江山季丰电子科技有限公司 | 一种集成电路老化电路板的模块化设计方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103838890B (zh) | 2016-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7644382B2 (en) | Command-language-based functional engineering change order (ECO) implementation | |
| KR101832117B1 (ko) | 회로 스텐실들의 발생 및 인스턴스화를 이용한 집적 회로 설계 | |
| US9348960B1 (en) | Method, system, and computer program product for probing or netlisting a multi-fabric electronic design spanning across multiple design fabrics | |
| CN109739766B (zh) | 一种快速搭建fpga数字仿真模型的系统及方法 | |
| US7480878B2 (en) | Method and system for layout versus schematic validation of integrated circuit designs | |
| Kundert et al. | Design of mixed-signal systems-on-a-chip | |
| EP2936315B1 (en) | On-the-fly technical support | |
| US10915683B2 (en) | Methodology to create constraints and leverage formal coverage analyzer to achieve faster code coverage closure for an electronic structure | |
| CN102323964B (zh) | 一种数字电路网表数据的处理方法 | |
| CN103268375A (zh) | 标准单元库版图设计规则检查验证方法 | |
| EP3185027B1 (en) | Information processing method and device and computer storage medium | |
| US8504968B2 (en) | Method to determine high level power distribution and interface problems in complex integrated circuits | |
| JP2009518717A (ja) | Ｅｄａツール設計ビューにおける情報を保護する方法およびプログラム・プロダクト | |
| CN106021103A (zh) | 一种基于代码变更的移动应用测试脚本自动维护方法 | |
| CN102368276A (zh) | 一种自动验证电学规则文件正确性的流程方法 | |
| CN103885770A (zh) | 单片机从可执行文件找回汇编文件的实现方法 | |
| CN103838890A (zh) | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 | |
| CN105740561A (zh) | 物料清单的查验方法及系统 | |
| US20220075920A1 (en) | Automated Debug of Falsified Power-Aware Formal Properties using Static Checker Results | |
| US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
| CN103955429B (zh) | 确定回归测试范围的方法及装置 | |
| CN105574219B (zh) | 非标准单元库逻辑单元自动布局布线的方法 | |
| CN105893685A (zh) | 一种超大规模集成电路vlsi形式化验证平台及方法 | |
| US20110071800A1 (en) | System and method for providing efficient schematic review | |
| CN117892664A (zh) | SoC混合信号验证装置及验证方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |