JP2010033411A - 回路図のlvs用データ作成方法 - Google Patents
回路図のlvs用データ作成方法 Download PDFInfo
- Publication number
- JP2010033411A JP2010033411A JP2008196222A JP2008196222A JP2010033411A JP 2010033411 A JP2010033411 A JP 2010033411A JP 2008196222 A JP2008196222 A JP 2008196222A JP 2008196222 A JP2008196222 A JP 2008196222A JP 2010033411 A JP2010033411 A JP 2010033411A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- power supply
- local
- netlist
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】複数の電源を使用する場合でも、一括してLVSを行うことができる回路図のネットリストデータをより簡単に生成する。
【解決手段】Local電源ブロックに対応する部分回路図を、予めブラックボックス化した状態でTOP回路図に組み込んで、予めTOP回路図をネットリストに変換しておき(ステップS1)、Globalとして定義される5V電源に対して、異なる電圧の3.3V電源を供給する回路ブロックを個別にネットリストに変換すると(ステップS2)、そのLocal電源ブロックのネットリストについて、使用されている電源をLocal変換処理プログラムによりLocal電源に変更した後(ステップS3)、ブラックボックス化させた部分にLocal電源ブロックの対応するネットリストを統合する(ステップS4,S5)。
【選択図】図1
【解決手段】Local電源ブロックに対応する部分回路図を、予めブラックボックス化した状態でTOP回路図に組み込んで、予めTOP回路図をネットリストに変換しておき(ステップS1)、Globalとして定義される5V電源に対して、異なる電圧の3.3V電源を供給する回路ブロックを個別にネットリストに変換すると(ステップS2)、そのLocal電源ブロックのネットリストについて、使用されている電源をLocal変換処理プログラムによりLocal電源に変更した後(ステップS3)、ブラックボックス化させた部分にLocal電源ブロックの対応するネットリストを統合する(ステップS4,S5)。
【選択図】図1
Description
本発明は、電圧が異なる複数の電源が供給される半導体集積回路について、回路図とレイアウトデータとを照合するLVS(Layout Versus Schematic)処理を行う場合に使用する、回路図のネットリストデータを作成する方法に関する。
従来、半導体集積回路をHDL(Hardware Description Language)等により設計する場合、ロジックセルの電源はGlobalとして一括で扱われており、個別のデバイス毎に電源の配線を一々接続する必要はなかった。しかしながら、近年、半導体集積回路では、電圧が異なる複数の電源を同時に使用する場合がある。例えば図5に示すように、ロジックAとロジックBとの電源が異なっている場合(VDD,VCC)、それらの電源PADを個別に設けても、LVSを行うためにネットリストを生成すると、それらの電源はGlobalとして扱われ同じネットに変換される。その結果、「ロジックAの電源とロジックBの電源とが接続されていない」というエラーメッセージが出力されてしまう。
尚、特許文献1は、上記の技術課題との直接的な関連性はないが、LVSに関連する内容を開示している。
特開平7−93392号公報
尚、特許文献1は、上記の技術課題との直接的な関連性はないが、LVSに関連する内容を開示している。
上記のような事態を回避するには、図5に示すようにバーチャルコネクト機能を用い、回路図上で電源VDDとVCCとが仮想的に接続された状態にしてLVSを行うことで、電源以外の部分について検証し、各電源については目視により検証を行うしかなかった。この手法では、半導体集積回路の回路規模が大きくなると作業に要する時間が膨大になるという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、複数の電源を使用する場合でも、一括してLVSを行うためのネットリストデータをより簡単に生成できる回路図のLVS用データ作成方法を提供することにある。
本発明は上記事情に鑑みてなされたものであり、その目的は、複数の電源を使用する場合でも、一括してLVSを行うためのネットリストデータをより簡単に生成できる回路図のLVS用データ作成方法を提供することにある。
請求項1記載の回路図のLVS用データ作成方法によれば、電圧が異なる複数の電源が供給される半導体集積回路の回路図について、Globalとして定義される電源に対して、異なる電圧の電源を供給する回路ブロック(Local電源ブロック)を、個別にネットリストに変換する。そして、Local電源ブロックのネットリストについて、使用されている電源をLocal変換処理プログラムによりLocal電源に変更した後、Local電源ブロックのネットリストをその他の回路図のネットリストと統合する。したがって、半導体集積回路の一部に電圧が異なる電源を使用している場合でも、前記電源を個別にLocal電源に変更してから、統合した回路図全体のネットリストについて一括してLVSを実行することが可能となり、作業を簡単にすることができる。
請求項2記載の回路図のLVS用データ作成方法によれば、Local電源ブロックのネットリストについて、使用されているグランドについても、必要に応じてLocalグランドに変更するので、電圧が異なる電源について、グランドも分離する必要がある場合に、請求項1のLocal電源と同様にLocalグランドに変更して取り扱うことができ、作業を簡単にすることができる。
請求項3記載の回路図のLVS用データ作成方法によれば、Local電源ブロックに対応する部分回路図を、予めネットリストへの変換対象外とするブラックボックス化した状態で、全体回路図に組み込んでおき、最初に、全体回路図をネットリストに変換しておく。そして、全体回路図のネットリストにおいて、ブラックボックス化させた部分にLocal電源ブロックの対応するネットリストを統合すれば、全体の作業をより効率的に行うことができる。
以下、本発明の一実施例について図1乃至図4を参照して説明する。図1は、回路図のLVS用ネットリストデータを作成する手順を示すフローチャートである。先ず、半導体集積回路の大部分で使用されている電源の電圧が例えば5Vであり、一部分については例えば電圧が3.3Vの電源を使用しているとする。この場合、5V電源(VCCとする)については、従来通りにGlobalに設定して設計を行う。そして、3.3Vの電源を使用して設計した回路ブロックについては、設計を行った後、TOP回路図(全体回路図)に組み込む際に、当該回路ブロックに名称だけを付して、ネットリストへの変換を禁止する設定を行っておく(ブラックボックス化)。
図4(a)に、上記TOP回路図1のイメージを示す。尚、実際の回路図はより複雑であるが、図示の都合上、1つのインバータゲートのみを代表的に示している。回路ブロック2:Logic−Aについては、Globalとして扱われる電源VCCが供給されている。回路ブロック3:Logic−Bについては、PAD4より供給される電源VCCを電源回路5により降圧した3.3V電源LVDDが供給されるため、別途設計はされているが、TOP回路図1ではブラックボックスとして扱うようにする(「ブラックボックス化」のイメージを図中に破線で示している)。そして、図4(a)のような状態のTOP回路図1を、LVS用のネットリストデータに変換する(ステップS1)。
次に、回路ブロック3:Logic−Bのような1つ以上のLocal電源ブロックを、個別にネットリストデータに変換してから(ステップS2)、そのネットリストデータについて、使用されている電源名称,必要に応じてグランドの名称,セル名称をLocal化するため、Local変換処理プログラム6を用いて編集する(ステップS3)。
図2は、ステップS3で用いるLocal変換処理プログラム6の詳細を示すフローチャートである。また、図3には、上記プログラム6によるネットリストデータの(a)変換前,(b)変換後の一例を示しており、図2では、各ステップ毎に、ネットリスト内の変換対象部分を併せて示している。
図2は、ステップS3で用いるLocal変換処理プログラム6の詳細を示すフローチャートである。また、図3には、上記プログラム6によるネットリストデータの(a)変換前,(b)変換後の一例を示しており、図2では、各ステップ毎に、ネットリスト内の変換対象部分を併せて示している。
Local電源ブロックでは、図4(a)に示すように回路図の設計時に、電源名称(必要に応じてGND名称も)の頭に「L」を付しておくようにする。そして、変換処理プログラムは、その接頭語「L」が付されているものを、Local電源ブロックとして特定する(ステップS11)。
図3に示すように、ネットリストデータの前半はサブサーキット(subckt)の記述であり、後半はインスタンス(instance)の記述となっている。最初に、サブサーキットの記述にLocal電源:LVDD,LGNDを追加すると(ステップS12)、続いてサブサーキットの名称:INVをLocal化し、Local_INVに変更する(ステップS13)。
図3に示すように、ネットリストデータの前半はサブサーキット(subckt)の記述であり、後半はインスタンス(instance)の記述となっている。最初に、サブサーキットの記述にLocal電源:LVDD,LGNDを追加すると(ステップS12)、続いてサブサーキットの名称:INVをLocal化し、Local_INVに変更する(ステップS13)。
次に、回路図を作成する時点では、インバータゲートなどの回路素子に付されているGlobal扱いの電源,グランドの名称をLocal化する(ステップS14)。すなわち、
VCC → LVDD, GND→LGND
に変更する。
それから、インスタンスセルに、Local化した電源,グランドの各名称LVDD,LGNDを追加し(ステップS15)、更に、インスタンスセルの名称を、ステップS13と同様にしてLocal化する(ステップS16)。以上の処理を経ることで、図3(a)に示すネットリストデータが、図3(b)に示すデータに変更される。
VCC → LVDD, GND→LGND
に変更する。
それから、インスタンスセルに、Local化した電源,グランドの各名称LVDD,LGNDを追加し(ステップS15)、更に、インスタンスセルの名称を、ステップS13と同様にしてLocal化する(ステップS16)。以上の処理を経ることで、図3(a)に示すネットリストデータが、図3(b)に示すデータに変更される。
また、図4(b)には、図3(b)に対応する変更後のLocal電源ブロックの回路図3Tのイメージを示す。すなわち、インバータゲートの名称と、当該ゲートに付されている電源,グランドの名称とがLocal化されたものに変更されている。
再び、図1を参照する。以上のようにしてステップS3のLocal化処理が終了すると、Local電源ブロックのネットリストデータを、ステップS1で変換したTOP回路図1のネットリストデータと接続する。すなわち、ブラックボックス化していた部分に、該当するブロック3の変換したネットリストデータ(Local−Net)を入れ込んで接続する(ステップS4)。そして、全体を一体化するように統合(マージ)すると(ステップS5)、一連の処理を終了する。
このようにして統合された回路図のネットリストデータは、レイアウトデータより変換されたネットリストデータとのLVS処理を、一括して行うことが可能となる。
このようにして統合された回路図のネットリストデータは、レイアウトデータより変換されたネットリストデータとのLVS処理を、一括して行うことが可能となる。
以上のように本実施例によれば、Globalとして定義される5V電源に対して、異なる電圧の3.3V電源を供給する回路ブロック(Local電源ブロック)3を個別にネットリストに変換すると、Local電源ブロックのネットリストについて、使用されている電源をLocal変換処理プログラム6によりLocal電源に変更した後、Local電源ブロックのネットリストをその他の回路図のネットリストと統合するようにした。
したがって、半導体集積回路の一部に電圧が異なる電源を使用している場合でも、前記電源を個別にLocal電源に変更してから、統合した回路図全体のネットリストについて一括してLVSを実行でき、作業を簡単にすることができる。そして、Local電源ブロックのネットリストについて、使用されているグランドについても必要に応じてLocalグランドに変更するので、電圧が異なる電源についてグランドも分離する必要がある場合に、Local電源と同様にLocalグランドに変更して取り扱うことができ、作業を簡単にすることができる。
また、Local電源ブロックに対応する部分回路図3を、予め変換対象外とするブラックボックス化した状態でTOP回路図1に組み込んで、予めTOP回路図1をネットリストに変換しておき、TOP回路図1のネットリストにおいて、ブラックボックス化させた部分にLocal電源ブロックの対応するネットリストを統合するので、全体の作業をより効率的に行うことができる。
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
電源電圧の種類が3種類以上である半導体集積回路について適用しても良い。
グランドのLocal化は、必要に応じて行えば良い。
電源電圧の種類が3種類以上である半導体集積回路について適用しても良い。
グランドのLocal化は、必要に応じて行えば良い。
1はTOP回路図(全体回路図)、3は回路ブロック(Local電源ブロック)、6はLocal変換処理プログラムを示す。
Claims (3)
- 電圧が異なる複数の電源が供給される半導体集積回路について、回路図とレイアウトデータとを照合するLVS(Layout Versus Schematic)処理を行う場合に使用する、前記回路図のネットリストデータを作成する方法において、
Globalとして定義される電源に対して、異なる電圧の電源を供給する回路ブロック(Local電源ブロック)を、個別にネットリストに変換し、
前記Local電源ブロックのネットリストについて、使用されている電源をLocal変換処理プログラムによりLocal電源に変更し、
前記Local電源ブロックのネットリストを、その他の回路図のネットリストと統合することを特徴とする回路図のLVS用データ作成方法。 - 前記Local電源ブロックのネットリストについて、使用されているグランドについても、必要に応じてLocalグランドに変更することを特徴とする請求項1記載の回路図のLVS用データ作成方法。
- 前記Local電源ブロックに対応する部分回路図を、予めネットリストへの変換対象外とするブラックボックス化した状態で、全体回路図に組み込んでおき、
前記全体回路図を、ネットリストに変換し、
前記全体回路図のネットリストにおいて、前記ブラックボックス化させた部分に、前記Local電源ブロックの対応するネットリストを統合することを特徴とする請求項1又は2記載の回路図のLVS用データ作成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196222A JP2010033411A (ja) | 2008-07-30 | 2008-07-30 | 回路図のlvs用データ作成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196222A JP2010033411A (ja) | 2008-07-30 | 2008-07-30 | 回路図のlvs用データ作成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010033411A true JP2010033411A (ja) | 2010-02-12 |
Family
ID=41737782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196222A Pending JP2010033411A (ja) | 2008-07-30 | 2008-07-30 | 回路図のlvs用データ作成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010033411A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591997A (zh) * | 2011-01-05 | 2012-07-18 | 上海华虹Nec电子有限公司 | 多电压芯片设计的版图和原理图一致性比较方法 |
CN103838890B (zh) * | 2012-11-23 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 |
WO2023197344A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 版图及布线方法、比较方法、制备方法、设备和存储介质 |
-
2008
- 2008-07-30 JP JP2008196222A patent/JP2010033411A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591997A (zh) * | 2011-01-05 | 2012-07-18 | 上海华虹Nec电子有限公司 | 多电压芯片设计的版图和原理图一致性比较方法 |
CN103838890B (zh) * | 2012-11-23 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 |
WO2023197344A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 版图及布线方法、比较方法、制备方法、设备和存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10198543B2 (en) | Sub-module physical refinement flow | |
US7137094B2 (en) | Method for reducing layers revision in engineering change order | |
JP5694463B2 (ja) | ダブルパターニング技術のための物理的決定性境界インターコネクト・フィーチャを生成するシステム及び方法 | |
US9779198B2 (en) | Individually coloring separated cell blocks in layout of integrated circuits | |
KR930011055B1 (ko) | 반도체 집적회로의 레이아우트패턴(layout pattern)의 작성방법 및 작성장치 | |
KR20170073513A (ko) | 회로 구성요소를 규정하는 표준 셀의 레이아웃을 수정하기 위한 컴퓨터 구현 시스템 및 방법 | |
JP2008015688A (ja) | 半導体装置の検証システムおよび半導体装置の製造方法 | |
US20160042110A1 (en) | High quality physical design for monolithic three-dimensional integrated circuits (3d ic) using two-dimensional integrated circuit (2d ic) design tools | |
JP2010033411A (ja) | 回路図のlvs用データ作成方法 | |
JP2009175546A (ja) | フォトマスクデータ検証用半導体セル及び半導体チップ | |
JP2006085576A (ja) | 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム | |
KR100486274B1 (ko) | 집적회로 장치 설계용 네트리스트 작성 방법 | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
JP4987787B2 (ja) | 配置検証装置 | |
US8060845B2 (en) | Minimizing impact of design changes for integrated circuit designs | |
JP3925679B2 (ja) | 半導体装置および半導体設計装置 | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP2008250636A (ja) | 論理設計支援システム及びプログラム | |
US8103989B2 (en) | Method and system for changing circuits in an integrated circuit | |
JP2010073728A (ja) | 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置 | |
US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
JP2010141005A (ja) | 半導体集積回路の設計方法 | |
JP4496055B2 (ja) | 多電源レイアウト用回路データ作成装置及びその回路データ作成方法 | |
JP2007115747A (ja) | 半導体集積回路の設計方法及び設計装置 | |
JP2012094041A (ja) | レイアウト検証用データ作成方法 |