JP4496055B2 - 多電源レイアウト用回路データ作成装置及びその回路データ作成方法 - Google Patents
多電源レイアウト用回路データ作成装置及びその回路データ作成方法 Download PDFInfo
- Publication number
- JP4496055B2 JP4496055B2 JP2004297261A JP2004297261A JP4496055B2 JP 4496055 B2 JP4496055 B2 JP 4496055B2 JP 2004297261 A JP2004297261 A JP 2004297261A JP 2004297261 A JP2004297261 A JP 2004297261A JP 4496055 B2 JP4496055 B2 JP 4496055B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- power supply
- block
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、複数の電源系統を持つＬＳＩ設計その他電子回路設計における回路作成に用いる多電源レイアウト用回路データ作成装置及びその回路データ作成方法に関する。
従来、ＬＳＩの設計においては、ＬＳＩの機能検証処理と、ＬＳＩのレイアウト処理を実施する。そして、複数の電源系統を必要とするＬＳＩを設計する場合において、ＬＳＩの機能検証処理を実施するために必要な機能検証用回路データは、ＬＳＩ仕様に従い、機能系統毎の階層に回路ブロックが組まれる。また、効率よくＬＳＩのレイアウト処理を実施するためには電源系統別にレイアウトする必要があり、上記レイアウト用回路データは、電源系統毎の階層に回路ブロックが組まれている必要がある。また、特許文献１には、多電源のＬＳＩのレイアウトを容易に誤りなく行う技術が開示されている。
特開２００２−１５０１８号公報
しかし、複数の電源系統を必要とするＬＳＩの設計において、機能検証処理に用いる機能系統別の階層に組まれた回路ブロックが、同時に電源系統別の階層になっていない場合には、機能検証処理に必要な機能検証用回路データと、ＬＳＩのレイアウト処理を実施するために必要なレイアウト用回路データを、それぞれ別途、設計者が手作業で作成しなくてはならないという問題があった。
本発明は、上記のような問題点に鑑み、設計者の手作業によるレイアウト用回路データの作成を省略し、上述の機能検証用回路データ及び電源／回路ブロック対応データを用いて、多電源レイアウト用回路データを容易に作成することを可能とした多電源レイアウト用回路データ作成装置及びその回路データ作成方法を提供することを目的とする。
請求項１記載の発明は、多電源レイアウト用回路データ作成用のコンピュータに、複数の電源を備えたＬＳＩの設計におけるＬＳＩの機能検証処理に用いられた機能検証用回路データ及びＬＳＩに実装される各電源と各回路ブロックとの対応関係を示す電源／回路ブロック対応データを読み込ませるデータ入力手段と、前記データ入力手段により入力された前記機能検証用回路データ及び前記電源／回路ブロック対応データの夫々が入力され、前記機能検証用回路データを、前記電源／回路ブロック対応データに基づいて上階層の回路ブロックと下階層の回路ブロックとから構成される電源系統別階層ブロックに再構成する電源系統別階層構成作成手段と、前記電源系統別階層ブロックに再構成された前記機能検証用回路データの上下各階層中のブロック間の接続処理、及び、各階層間のブロックの接続処理を行うことで多電源レイアウト用回路データ作成する端子／回路接続再構成手段とを備え、前記コンピュータに、接続処理後の回路ブロックを前記多電源レイアウト用回路データとして出力させるデータ出力手段を具備したことを特徴とする。
請求項２記載の発明は、データ入力手段と、電源系統別階層構成作成手段と、端子／回路接続再構成手段と、データ出力手段と、を備えたコンピュータにおいて、前記データ入力手段が、複数の電源を備えたＬＳＩの設計におけるＬＳＩの機能検証処理に用いられた機能検証用回路データ及びＬＳＩに実装される各電源と各回路ブロックとの対応関係を示す電源／回路ブロック対応データを読み込ませるデータ入力工程を行い、前記電源系統別階層構成作成手段が、前記データ入力工程により入力された前記機能検証用回路データ及び前記電源／回路ブロック対応データの夫々が入力され、前記機能検証用回路データを、前記電源／回路ブロック対応データに基づいて上階層の回路ブロックと下階層の回路ブロックとから構成される電源系統別階層ブロックに再構成する電源系統別階層構成作成工程を行い、前記端子／回路接続再構成手段が、前記電源系統別階層ブロックに再構成された前記機能検証用回路データの上下各階層中のブロック間の接続処理、及び、各階層間のブロックの接続処理を行うことで多電源レイアウト用回路データ作成する端子／回路接続再構成工程を行い、前記データ出力手段が、接続処理後の回路ブロックを前記多電源レイアウト用回路データとして出力させるデータ出力工程を行う、ことを特徴とする。
本発明によれば、複数の電源系統を必要とするＬＳＩの設計において、機能検証処理に用いる機能系統別の階層に組まれた回路ブロックが、同時に電源系統別の階層になっていない場合に、設計者がレイアウト用回路データを手作業により作成する手間を省き、上述の機能検証用回路データ及び電源／回路ブロック対応データを基に、多電源レイアウト用回路データを容易に作成することが可能となる。
本発明を実施するための最良の形態は、複数の電源を備えたＬＳＩの設計におけるＬＳＩの機能検証処理に用いられた機能検証用回路データと、ＬＳＩに実装される各電源と各回路ブロックとの対応関係を示す電源／回路ブロック対応データを入力するデータ入力手段と、複数の電源を備えたＬＳＩの設計におけるＬＳＩのレイアウト処理に用いる多電源レイアウト用回路データを出力するデータ出力手段とを設け、前記機能検証用回路データ、及び、前記電源／回路ブロック対応データを参照して、前記機能検証用回路データを、電源系統別階層ブロックに再構成し、多電源レイアウト用回路データとしてデータ作成を行うように、多電源レイアウト用回路データ作成装置を構成する。
（実施形態）
以下に、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。尚、以下に述べる実施形態は本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
以下に、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。尚、以下に述べる実施形態は本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
まず、図１を用いて、本実施形態の多電源レイアウト用回路データ作成装置の構成及び各部の機能について説明する。図１は、本実施形態の多電源レイアウト用回路データ作成装置の概略構成図である。図１に示すように、本実施形態の多電源レイアウト用回路データ作成装置３は、少なくとも、データ入力手段４、電源系統別階層構成作成手段５、端子／回路接続再構成手段６、及び、データ出力手段７を備えている。
本実施形態の多電源レイアウト用回路データ作成装置３は、図１に示す機能検証用回路データ１、及び、電源／回路ブロック対応データ２を用いて、多電源レイアウト用回路データ８を作成する装置である。機能検証用回路データ１は、ＬＳＩ設計における機能検証処理を実施する際に用いる回路データであり、ＬＳＩ仕様に従い、機能系統毎の階層に回路ブロックが組まれている。電源／回路ブロック対応データ２は、各電源と各回路ブロックとの対応関係を示した情報からなるデータである。また、多電源レイアウト用回路データ８は、ＬＳＩ設計のレイアウト処理を実施する際に用いられる回路データであり、効率よくＬＳＩのレイアウト処理を実施するために電源系統毎の階層に回路ブロックが組まれている。
本実施形態の多電源レイアウト用回路データ作成装置３は、図１に示す電源系統別階層構成作成手段５、及び、端子／回路接続再構成手段６とを備えていることを特徴とする。電源系統別階層構成作成手段５は、データ入力手段４により入力された機能検証用回路データ１及び電源／回路ブロック対応データ２を用いて、電源系統別の階層ブロックを新規に作成する機能を有する。端子／回路接続再構成手段６は、電源系統別階層構成作成手段５により作成された電源系統別の階層ブロックに対して、機能検証用回路データ１を参照して、各階層のブロック間の接続処理、及び、各階層間の接続処理を行う機能を有する。本実施形態の多電源レイアウト用回路データ作成装置３によれば、設計者が手作業により多電源レイアウト用回路データ８を作成する必要がなくなるという効果を得ることができる。
次に、本実施形態の多電源レイアウト用回路データ作成装置３が、図１に示す機能検証用回路データ１、及び、電源／回路ブロック対応データ２を用いて、多電源レイアウト用回路データ８を得るまでの動作について具体的に説明する。図２は、図１に示す機能検証用回路データ１（イメージ）を示した図である。図３は、本装置３の電源系統別階層構成作成手段５が、図２に示した機能検証用回路データ１及び電源／回路ブロック対応データ２を参照して作成した電源系統別の階層ブロックを示した図である。図４は、図１に示す本装置３の端子／回路接続再構成手段６が、電源系統別階層構成作成手段５により作成された電源系統別の階層ブロックに対して、機能検証用回路データ１を参照して、各階層のブロック間の接続処理を実施した後の様子を示した図である。
図５は、図４で示した電源系統別の階層ブロックに対して、更に、機能検証用回路データ１を参照して、各階層間の接続処理を実施して得た、多電源レイアウト用回路データ８を示した図である。図６は、本実施形態の多電源レイアウト用回路データ作成装置が、図１に示す機能検証用回路データ１及び電源／回路ブロック対応データ２を用いて、多電源レイアウト用回路データ８を得るまでの動作について説明するためのフローチャートである。
まず、図６に示すステップ１０１では、図１に示す本実施形態の多電源レイアウト用回路データ作成装置３のデータ入力手段４が、ＬＳＩの設計時に実施される機能検証処理に用いられた図２に示す機能検証用回路データ９と、図３に示す電源／回路ブロック対応データ１２の読み込みを行う。図２に示すように、機能検証用回路データ９は、機能毎に回路ブロックが構成されており、ここでは、ａ、ｂ、ｃ、ｄの各ブロックからなるブロック１０と、ａブロックの下階層のｅ、ｆ、ｇの各ブロックからなるブロック１１とが示されている。また、図３に示す電源／回路ブロック対応データ１２は、各電源ＶＣＣ１、ＶＣＣ２、ＶＣＣ３と、ｂ〜ｇの回路ブロックとの対応関係を示したデータである。
次に、ステップ１０２では、図１に示す電源系統別階層構成作成手段５が、データ入力手段４により読み込まれた機能検証用回路データ９及び電源／回路ブロック対応データ１２を参照して、図３に示すように、各電源系統別（ＶＣＣ１、ＶＣＣ２、ＶＣＣ３）の回路ブロック１６を新規に作成する。この回路ブロック１６は、上階層のＸブロック、Ｙブロック、ｃブロックからなる回路ブロック１３と、Ｘブロックの下階層の、ｄ、ｅ、ｇブロックからなる回路ブロック１４と、Ｙブロックの下階層の、ｂ、ｆブロックからなる回路ブロック１５とから構成される。これによりｄ、ｅ、ｇブロックは、ＶＣＣ１の電源系統のＸブロックの中に、ｂ、ｆブロックは、ＶＣＣ２の電源系統のＹブロックの中に、ｃブロックは、ＶＣＣ３の電源系統のブロックで構成されることになる。
次に、ステップ１０３では、図１に示す端子／回路接続再構成手段６が、電源系統別階層構成作成手段５により新たに作成された電源系統別の回路ブロック１６（図３参照。）に対し、図２に示す機能検証用回路データ９を参照して、各階層中のブロック間の接続処理を実行する。図４は、上述した各階層中のブロック間の接続処理が実行された後の回路ブロック１９を示した図である。この回路ブロック１９は、上階層のＸブロック、Ｙブロック、ｃブロックからなる回路ブロック１３と、Ｘブロックの下階層の、ｄ、ｅ、ｇブロックからなる回路ブロック１７と、Ｙブロックの下階層の、ｂ、ｆブロックからなる回路ブロック１８とから構成される。図４に示すように、回路ブロック１７における、ｄ、ｅ、ｇブロックは配線の接続処理がされており、回路ブロック１８における、ｂ、ｆブロックも配線の接続処理がなされている。なお、各階層内のブロック間で接続されるべきブロック同士は、機能検証用回路データ９に一致するよう接続され、それ以外のものについては各階層ブロックに端子を作成してそれら端子に接続される。なお、図４では、配線ｘが機能検証用回路データ９に一致するように接続されており、それ以外は全て端子として接続されている。
次に、ステップ１０４では、図１に示す端子／回路接続再構成手段６が、図４に示す回路ブロック１３に対し、図２に示す機能検証用回路データ９を参照して、各階層間の接続処理を実行する。図５は、上述した各階層間の接続処理が実行された後の回路ブロック２１を示した図である。この回路ブロック２１は、上階層のＸブロック、Ｙブロック、ｃブロックからなる回路ブロック２０と、Ｘブロックの下階層の、ｄ、ｅ、ｇブロックからなる回路ブロック１７と、Ｙブロックの下階層の、ｂ、ｆブロックからなる回路ブロック１８とから構成される。図５に示すように、回路ブロック２０における、Ｘ、Ｙ、ｃブロックは配線の接続処理がなされている。最後に、ステップ２０５では、図１に示すデータ出力手段７が、図５に示した接続処理後の回路ブロックを、多電源レイアウト用回路データとして出力する。
１ 機能検証用回路データ
２ 電源／回路ブロック対応データ
３ 多電源レイアウト用回路データ作成装置
４ データ入力手段
５ 電源系統別階層構成作成手段
６ 端子／回路接続再構成手段
７ データ出力手段
８ 多電源レイアウト用回路データ
９ 機能検証用回路データ
１０ ａ、ｂ、ｃ、ｄの各ブロックからなるブロックの機能検証用回路データ
１１ ａブロックの下階層の機能検証用回路データ
１２ 電源／回路ブロック対応データ
１３ 電源系統別階層ブロックデータ（上階層）
１４ Ｘブロックの下階層の電源系統別階層ブロックデータ
１５ Ｙブロックの下階層の電源系統別階層ブロックデータ
１６ 電源系統別階層ブロックデータ
１７ Ｘブロックの下階層の配線処理済電源系統別階層ブロックデータ
１８ Ｙブロックの下階層の配線処理済電源系統別階層ブロックデータ
１９ 各階層のブロック間における配線済電源系統別階層ブロックデータ
２０ 多電源レイアウト用回路データ（上階層）
２１ 多電源レイアウト用回路データ
ｘ 配線
２ 電源／回路ブロック対応データ
３ 多電源レイアウト用回路データ作成装置
４ データ入力手段
５ 電源系統別階層構成作成手段
６ 端子／回路接続再構成手段
７ データ出力手段
８ 多電源レイアウト用回路データ
９ 機能検証用回路データ
１０ ａ、ｂ、ｃ、ｄの各ブロックからなるブロックの機能検証用回路データ
１１ ａブロックの下階層の機能検証用回路データ
１２ 電源／回路ブロック対応データ
１３ 電源系統別階層ブロックデータ（上階層）
１４ Ｘブロックの下階層の電源系統別階層ブロックデータ
１５ Ｙブロックの下階層の電源系統別階層ブロックデータ
１６ 電源系統別階層ブロックデータ
１７ Ｘブロックの下階層の配線処理済電源系統別階層ブロックデータ
１８ Ｙブロックの下階層の配線処理済電源系統別階層ブロックデータ
１９ 各階層のブロック間における配線済電源系統別階層ブロックデータ
２０ 多電源レイアウト用回路データ（上階層）
２１ 多電源レイアウト用回路データ
ｘ 配線
Claims (2)
- 多電源レイアウト用回路データ作成用のコンピュータに、複数の電源を備えたＬＳＩの設計におけるＬＳＩの機能検証処理に用いられた機能検証用回路データ及びＬＳＩに実装される各電源と各回路ブロックとの対応関係を示す電源／回路ブロック対応データを読み込ませるデータ入力手段と、
前記データ入力手段により入力された前記機能検証用回路データ及び前記電源／回路ブロック対応データの夫々が入力され、前記機能検証用回路データを、前記電源／回路ブロック対応データに基づいて上階層の回路ブロックと下階層の回路ブロックとから構成される電源系統別階層ブロックに再構成する電源系統別階層構成作成手段と、
前記電源系統別階層ブロックに再構成された前記機能検証用回路データの上下各階層中のブロック間の接続処理、及び、各階層間のブロックの接続処理を行うことで多電源レイアウト用回路データ作成する端子／回路接続再構成手段とを備え、
前記コンピュータに、接続処理後の回路ブロックを前記多電源レイアウト用回路データとして出力させるデータ出力手段を具備したことを特徴とする多電源レイアウト用回路データ作成装置。 - データ入力手段と、電源系統別階層構成作成手段と、端子／回路接続再構成手段と、データ出力手段と、を備えたコンピュータにおいて、
前記データ入力手段が、複数の電源を備えたＬＳＩの設計におけるＬＳＩの機能検証処理に用いられた機能検証用回路データ及びＬＳＩに実装される各電源と各回路ブロックとの対応関係を示す電源／回路ブロック対応データを読み込ませるデータ入力工程を行い、
前記電源系統別階層構成作成手段が、前記データ入力工程により入力された前記機能検証用回路データ及び前記電源／回路ブロック対応データの夫々が入力され、前記機能検証用回路データを、前記電源／回路ブロック対応データに基づいて上階層の回路ブロックと下階層の回路ブロックとから構成される電源系統別階層ブロックに再構成する電源系統別階層構成作成工程を行い、
前記端子／回路接続再構成手段が、前記電源系統別階層ブロックに再構成された前記機能検証用回路データの上下各階層中のブロック間の接続処理、及び、各階層間のブロックの接続処理を行うことで多電源レイアウト用回路データ作成する端子／回路接続再構成工程を行い、
前記データ出力手段が、接続処理後の回路ブロックを前記多電源レイアウト用回路データとして出力させるデータ出力工程を行う、
ことを特徴とする多電源レイアウト用回路データ作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004297261A JP4496055B2 (ja) | 2004-10-12 | 2004-10-12 | 多電源レイアウト用回路データ作成装置及びその回路データ作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004297261A JP4496055B2 (ja) | 2004-10-12 | 2004-10-12 | 多電源レイアウト用回路データ作成装置及びその回路データ作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006113633A JP2006113633A (ja) | 2006-04-27 |
| JP4496055B2 true JP4496055B2 (ja) | 2010-07-07 |
Family
ID=36382126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004297261A Expired - Fee Related JP4496055B2 (ja) | 2004-10-12 | 2004-10-12 | 多電源レイアウト用回路データ作成装置及びその回路データ作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4496055B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7059157B2 (ja) * | 2018-09-27 | 2022-04-25 | 東芝情報システム株式会社 | レイアウト設計装置及びレイアウト設計用プログラム |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110423A (ja) * | 1997-09-30 | 1999-04-23 | Nec Ic Microcomput Syst Ltd | 回路データ作成方法 |
| JP2000113024A (ja) * | 1998-10-09 | 2000-04-21 | Asahi Kasei Microsystems Kk | ネットリスト生成方法及びネットリスト生成装置 |
| JP2003058593A (ja) * | 2001-08-15 | 2003-02-28 | Ricoh Co Ltd | ネットリスト作成装置及びプログラム |
| JP2003099490A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | データ処理装置およびそのプログラム、ならびにデータ処理方法 |
| JP2003256490A (ja) * | 2002-03-06 | 2003-09-12 | Ricoh Co Ltd | 回路図階層組替装置、および回路図階層組替プログラム |
-
2004
- 2004-10-12 JP JP2004297261A patent/JP4496055B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110423A (ja) * | 1997-09-30 | 1999-04-23 | Nec Ic Microcomput Syst Ltd | 回路データ作成方法 |
| JP2000113024A (ja) * | 1998-10-09 | 2000-04-21 | Asahi Kasei Microsystems Kk | ネットリスト生成方法及びネットリスト生成装置 |
| JP2003058593A (ja) * | 2001-08-15 | 2003-02-28 | Ricoh Co Ltd | ネットリスト作成装置及びプログラム |
| JP2003099490A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | データ処理装置およびそのプログラム、ならびにデータ処理方法 |
| JP2003256490A (ja) * | 2002-03-06 | 2003-09-12 | Ricoh Co Ltd | 回路図階層組替装置、および回路図階層組替プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006113633A (ja) | 2006-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210021268A1 (en) | Apparatus For Flexible Electronic Interfaces And Associated Methods | |
| US20080216026A1 (en) | Integrated circuit layout design supporting device | |
| US20100275168A1 (en) | Design method of semiconductor integrated circuit device and program | |
| JP4496055B2 (ja) | 多電源レイアウト用回路データ作成装置及びその回路データ作成方法 | |
| JP2013214278A (ja) | 上位階層記述生成装置、上位階層記述生成方法及びプログラム | |
| JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
| JP5115003B2 (ja) | 論理設計支援システム及びプログラム | |
| JP4123514B2 (ja) | 集積回路設計装置、および、集積回路設計方法 | |
| JP4987787B2 (ja) | 配置検証装置 | |
| JP2007329586A (ja) | 半導体集積回路装置並びにその設計装置及び設計方法 | |
| JP2008197451A (ja) | 抽出方法および抽出装置ならびにプログラム | |
| JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
| JP2004013821A (ja) | 半導体集積回路設計方法および設計装置 | |
| JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| JP4209311B2 (ja) | レイアウト階層組み替え装置 | |
| JP2009003723A (ja) | 半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 | |
| JP2006221368A (ja) | ライブラリ提供方法及びライブラリ提供装置 | |
| JP2012118913A (ja) | フロアプラン設計装置およびフロアプラン設計方法 | |
| JP5050905B2 (ja) | 半導体回路設計プログラムおよび半導体回路設計装置 | |
| Faust et al. | Rapid prototyping of CMP floorplans: A technical report | |
| JP2008117136A (ja) | 検証支援プログラム、記録媒体、検証支援装置および検証支援方法 | |
| JP4275639B2 (ja) | レイアウト設計装置、およびレイアウト設計プログラム | |
| JP2007011912A (ja) | モデル生成システム、モデル生成方法、及びそのプログラム | |
| JP2005284396A (ja) | 回路図作成装置および回路図作成方法とそのプログラム、該プログラムを格納した記録媒体 | |
| JP2008071000A (ja) | 半導体集積回路の設計装置、設計方法、設計プログラムおよび該プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |