JP2012118913A

JP2012118913A - フロアプラン設計装置およびフロアプラン設計方法

Info

Publication number: JP2012118913A
Application number: JP2010270279A
Authority: JP
Inventors: Koichi Yamanouchi; 孝一山之内
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2010-12-03
Filing date: 2010-12-03
Publication date: 2012-06-21

Abstract

【課題】フロアプラン設計期間の短縮を図る。
【解決手段】半導体集積回路の設計に用いるフロアプラン設計装置１００であって、論理回路以外のセル１１に対応するインスタンス名１２、電源端子名１３、および該電源端子に接続される電源配線名１４、についての情報を含む電源接続情報１０と、セルのサイズ２１、電源端子名２２、該電源端子に接続可能な配線層２３、および配線可能な幅２４、についての情報を含むセル情報２０と、に基づいてフロアプラン５０を作成するフロアプラン設計手段１１０を備える。
【選択図】図１

Description

本発明は、フロアプラン設計装置およびフロアプラン設計方法に関する。さらに詳述すると、複数の電源系統を有する半導体集積回路のフロアプラン設計に好適なフロアプラン設計装置およびフロアプラン設計方法に関する。

半導体集積回路を複数のブロックに分割し、遅延制約、面積制約、消費電力制約等の様々な制約を満たしながら、ブロックの形状を決定し、ブロックを適切に配置するフロアプラン設計は、従来、論理設計後の回路（ゲートレベルネットリスト）について行われている。

また、フロアプラン設計により生成されるフロアプランについて、遅延、面積、消費電力などの性能解析を実行し、制約を違反する場合は、論理設計前の動作レベル（Behavioral Level）やＲＴレベル（Register Transfer Level）までフィードバックし、制約の違反がなくなるまで繰り返すことが行われている。

例えば、特許文献１には、複数の電源系統を有する半導体集積回路の設計において、現実の回路構成に即した検証の実施を目的として、ネットリスト生成・変換装置がネットリストおよび電源仕様ファイルに基づいてネットリストの生成および変換を行い、レイアウト用のネットリストとして電源ネット名付きネットリストおよび電源ネット生成コマンドを出力し、電源ネット名付きネットリストおよび電源ネット生成コマンドが自動配置配線装置に与えられ、自動配置配線を実行する半導体集積回路の設計装置が開示されている。

しかしながら、特許文献１等に開示される従来の半導体集積回路のフロアプラン設計においては、チップサイズの見積もりやカスタムセルの配置検討、電源配線の設計等については、論理回路（ネットリスト）情報がないと実現できないという問題があった。また、このようなフロアプラン設計において複数の電源があり接続経路が複雑な場合、フロアプラン作成期間が長く必要となり、実レイアウト設計の開発が長くなるという問題があった。

そこで本発明は、論理回路についての情報を用いずに、設計の初期段階においてフロアプランを設計することにより、複雑な電源配線を検討し、開発期間を短縮することができるフロアプラン設計装置およびフロアプラン設計方法を提供することを目的とする。

かかる目的を達成するため、請求項１に記載のフロアプラン作成装置は、半導体集積回路の設計に用いるフロアプラン設計装置であって、論理回路以外のセルに対応するインスタンス名、電源端子名、および該電源端子に接続される電源配線名、についての情報を含む電源接続情報と、セルのサイズ、電源端子名、該電源端子に接続可能な配線層、および配線可能な幅、についての情報を含むセル情報と、に基づいてフロアプランを作成するフロアプラン設計手段を備えるものである。

また、請求項２に記載の発明は、請求項１に記載のフロアプラン作成装置において、さらに、論理回路の仮想回路サイズを入力し、フロアプラン設計手段は、電源接続情報、セル情報および論理回路の仮想回路サイズに基づいて、フロアプランを作成するものである。

また、請求項３に記載の発明は、請求項２に記載のフロアプラン作成装置において、さらに、電源配線に対しての制約である電源制約情報を入力し、フロアプラン設計手段は、電源接続情報、セル情報、論理回路の仮想回路サイズおよび電源制約情報に基づいて、フロアプランを作成するものである。

また、請求項４に記載のフロアプラン設計方法は、半導体集積回路の設計に用いるフロアプラン設計方法であって、論理回路以外の全てのセルに対応するインスタンス名、電源端子名、および該電源端子に接続される電源配線名、についての情報を含む電源接続情報と、セルのサイズ、電源端子名、該電源端子に接続可能な配線層、および配線可能な幅、についての情報を含むセル情報と、に基づいてフロアプランを作成するフロアプラン設計処理を行うようにしている。

本発明によれば、フロアプラン設計期間を短縮することができる。

第１の実施形態に係るフロアプラン作成装置の動作を説明するフローチャートである。セル情報の一例を示す説明図である。フロアプラン情報の出力結果の一例を示す図である。従来のフロアプラン設計方法を用いた半導体集積回路の開発工程例を示す図である。フロアプラン設計装置による半導体集積回路の開発工程例を示す図である。従来のフロアプラン設計方法のフローチャートの例である。フロアプラン設計方法のフローチャートの例である。第２の実施形態に係るフロアプラン作成装置の動作を説明するフローチャートである。フロアプラン情報の出力結果の他の例を示す図である。第３の実施形態に係るフロアプラン作成装置の動作を説明するフローチャートである。

以下、本発明に係る構成を図１から図１０に示す実施の形態に基づいて詳細に説明する。本実施形態に係るフロアプラン作成装置は、半導体集積回路の設計に用いるフロアプラン設計装置１００であって、論理回路以外のセル１１に対応するインスタンス名１２、電源端子名１３、および該電源端子に接続される電源配線名１４、についての情報を含む電源接続情報１０と、セルのサイズ２１、電源端子名２２、該電源端子に接続可能な配線層２３、および配線可能な幅２４、についての情報を含むセル情報２０と、に基づいてフロアプラン（フロアプラン情報）５０を作成するフロアプラン設計手段１１０を備えるものである。

なお、フロアプラン作成装置１００は、例えば、ディスプレイ等の出力装置と、キーボード、マウス等の入力装置と、演算処理を行う中央処理演算装置（ＣＰＵ）と、演算中のデータ、パラメータ等が記憶される主記憶装置（ＲＡＭ）と、計算結果等の各種データが記録される補助記憶装置としてのハードディスク（ＲＯＭ）、画像データが入力される入力インターフェース等を備えた情報処理装置（ワークステーション、パーソナルコンピュータ等）を用いて構成することができる。

[第１の実施形態]
図１は、本実施形態に係るフロアプラン作成装置１００の動作を説明するフローチャートである。フロアプラン作成装置１００のフロアプラン作成手段は１１０、電源接続情報１０およびセル情報２０に基づいてフロアプラン作成処理を行い、フロアプラン情報５０を出力するものである。なお、フロアプラン情報５０は、例えば、ＤＥＦ（Design Exchange Format）フォーマットにより出力される。

（電源接続情報）
電源接続情報１０とは、少なくとも、論理回路以外の全てのセル１１に対応するインスタンス名１２、電源端子名１３、およびその端子に接続される電源配線名１４を有する情報をいう。電源接続情報１０の一例を表１に示す。

電源接続情報１０は、例えば、多電源の半導体開発時に用いる、ＵＰＦ（Unified Power Format）やＣＰＦ（Common Power Format）等で使用されるデータである。なお、ＵＰＦおよびＣＰＦは、主に、多電源の半導体レイアウトの設計時に使用する電源記述フォーマットであり、異電源間の処理（例えば、レベルシフターセル、アイソレーションセルの自動挿入など）が可能で、論理合成と自動配置配線ツール等で共有している情報である。この電源接続情報１０に基づいて、電源に特化したフロアプランの作成が可能となる。

（セル情報）
セル情報（レイアウト）２０とは、図２に示すように、少なくとも、セルのサイズが判断できる情報（セル枠情報２１）、電源端子名２２、その電源端子に接続可能な配線層２３、配線可能な幅２４についての情報を含み、例えば、ＧＤＳ（Graphic Database System）、ＬＥＦ（Library Exchange Format）形式で与えられる。

（フロアプラン作成処理）
電源接続情報１０およびセル情報２０に基づいて、フロアプラン設計手段１１０によりフロアプラン情報５０が作成される。具体的には、セル情報２０と電源接続情報１０から論理回路以外に使用しているセルと、そのセルのサイズを認識し、フロアプラン配置を決定し、かつ、セル情報２０の電源端子情報（配線層２３、幅２３）と電源接続情報１０からフロアプラン電源配線の幅および経路を決定することができる。

このようにして作成されるフロアプラン情報５０の出力結果の一例を図３に示す。このように、実際のフロアプランで電源配線の検討を行うことが可能となる。

以上説明した本実施形態に係るフロアプラン設計装置１００を用いたフロアプラン設計方法と従来のフロアプラン設計方法との対比について、図４〜図７を参照しつつ説明する。なお、図４は従来のフロアプラン設計方法を用いた半導体集積回路の開発工程の例、図５は本実施形態にかかるフロアプラン設計装置１００を用いた半導体集積回路の開発工程の例、図６は従来のフロアプラン設計方法のフローチャートの例、図７は本実施形態にかかるフロアプラン設計方法のフローチャートを示している。

図４および図６に示すように、従来の半導体集積回路の開発においては、論理回路についての情報がない場合、フロアプランを実施することができなかったが、図５および図７に示すように、本実施形態に係るフロアプラン設計装置１００によれば、論理回路が未だできていない設計初期段階においても、上述したよう電源接続情報１０、セル情報２０を用いてフロアプランが可能となり、チップサイズの見積もりや多電源の配線の検討が開発初期段階から検討できる。この際、設計初期段階であるので、カスタムのセル情報２０はサイズと電源端子情報のみで対応可能である。

また、図７に示すように、仮レイアウトにおけるフロアプラン作業の大幅な短縮が可能となり、かつ、後にフロアプランの変更がある場合においても、求めたフロアプラン情報、電源情報を本レイアウトに使用することにより、本レイアウト期間を短縮することが可能となる。

以上説明した本実施形態に係るフロアプラン設計装置１００によれば、フロアプラン設計期間を短縮することが可能となる。

なお、本実施形態のように、論理回路を使用しない設計において、論理回路想定エリアが大きく異なった場合に問題となるとも考えうるが、図７に示すように、仮ＲＴＬでの配置配線で判断が可能で、エリアの変更は配置配線ツールで実施することができるため問題は生じない。

また、図７に示すように、仮ＲＴＬでの配置配線のフロアプラン情報を、フロアプラン設計装置１００と共有することができる。

[第２の実施形態]
以下、本発明に係る画像形成装置のその他の実施形態について説明する。なお、上記実施形態と同様の点についての説明は省略する。

上述のように電源接続情報１０およびセル情報２０に加えて、論理回路サイズ３０についてもフロアプラン設計装置１００に入力することが好ましい。本実施形態に係るフロアプラン設計装置１００の動作を説明するフローチャートを図８に示す。

本実施形態に係るフロアプラン設計装置１００によるフロアプラン情報５０の出力結果の一例を図９に示す。このように、論理回路サイズ３０を考慮することで、論理回路部のエリアを考慮したフロアプランを作成することが可能となり、より精度の高いフロアプランの作成が可能となる。

[第３の実施形態]
さらに、電源制約情報４０をフロアプラン設計装置１００へ入力することも好ましい。電源制約情報４０とは、フロアプランで作成する電源配線に対しての制約であって、少なくとも、配線層、配線幅および配線長さ含む情報である。本実施形態に係るフロアプラン設計装置１００の動作を説明するフローチャートを図１０に示す。

このように電源制約情報４０を入力し、制約を満たす電源配線を求めることで、配線幅等、電源配線を適正に作成することが可能となり、他の配置配線装置で使用できるフロアプラン情報を出力することができる。

以上説明したフロアプラン作成装置によるフロアプランの作成は、プログラム（フロアプラン作成プログラム）で実行することもできる。当該プログラムは、例えば、インターネット上からのダウンロードによって提供し、フロアプラン作成装置にインストールすることも好ましい。また、当該プログラムをフロアプラン作成装置で実行可能に記録した記録媒体の態様にも適用される。

尚、上述の実施形態は本発明の好適な実施の例ではあるがこれに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形実施可能である。

１０電源接続情報
２０セル情報
３０論理回路サイズ
４０電源制約情報
５０フロアプラン情報
１００フロアプラン設計装置
１１０フロアプラン作成手段

特開２００８−１８６２２９号公報

Claims

半導体集積回路の設計に用いるフロアプラン設計装置であって、
論理回路以外のセルに対応するインスタンス名、電源端子名、および該電源端子に接続される電源配線名、についての情報を含む電源接続情報と、
前記セルのサイズ、電源端子名、該電源端子に接続可能な配線層、および配線可能な幅、についての情報を含むセル情報と、
に基づいてフロアプランを作成するフロアプラン設計手段を備えることを特徴とするフロアプラン設計装置。
さらに、論理回路の仮想回路サイズを入力し、
前記フロアプラン設計手段は、前記電源接続情報、前記セル情報および前記論理回路の仮想回路サイズに基づいて、フロアプランを作成することを特徴とする請求項１に記載のフロアプラン設計装置。
さらに、電源配線に対しての制約である電源制約情報を入力し、
前記フロアプラン設計手段は、前記電源接続情報、前記セル情報、前記論理回路の仮想回路サイズおよび前記電源制約情報に基づいて、フロアプランを作成することを特徴とする請求項２に記載のフロアプラン設計装置。
半導体集積回路の設計に用いるフロアプラン設計方法であって、
論理回路以外の全てのセルに対応するインスタンス名、電源端子名、および該電源端子に接続される電源配線名、についての情報を含む電源接続情報と、
前記セルのサイズ、電源端子名、該電源端子に接続可能な配線層、および配線可能な幅、についての情報を含むセル情報と、
に基づいてフロアプランを作成するフロアプラン設計処理を行うことを特徴とするフロアプラン設計方法。