JP2010033493A - レイアウト配線混雑予測装置およびその方法、並びにプログラム - Google Patents
レイアウト配線混雑予測装置およびその方法、並びにプログラム Download PDFInfo
- Publication number
- JP2010033493A JP2010033493A JP2008197566A JP2008197566A JP2010033493A JP 2010033493 A JP2010033493 A JP 2010033493A JP 2008197566 A JP2008197566 A JP 2008197566A JP 2008197566 A JP2008197566 A JP 2008197566A JP 2010033493 A JP2010033493 A JP 2010033493A
- Authority
- JP
- Japan
- Prior art keywords
- node arrangement
- node
- processing unit
- directed graph
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Abstract
【解決手段】レイアウト配線混雑予測装置10は、回路データを提供する回路データ提供部11、および提供される回路データを有向グラフデータに変換する変換処理部14、変換処理部14による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部15、ノード配置座標計算処理部15で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部16、およびノード配置密度計算処理部16で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部17を有する。
【選択図】図1
Description
また、これらの詳細データを扱うシミュレーションには膨大なシミュレーション時間が必要である。
このため、配置配線シミュレーション後にレイアウトできないことが判明した場合、手戻りとなって大きな工程遅延が発生する等の課題があった。
したがって、自動配線によりレイアウトが行われることから、結果がでるまでには時間を要し、たとえば手戻りとなる場合には、上述したと同様に、大きな工程遅延が発生する等の課題がある。
ノード配置座標計算処理部は、有向グラフデータの各ノード配置座標を計算し、計算結果尾をノード配置密度計算処理部に供給する。
ノード配置密度計算処理部は、有向グラフデータの各ノード配置座標を基にノード配置密度を計算し、計算結果をノード配置密度エラー判定処理部に供給する。
そして、ノード配置密度エラー判定処理部は、計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する。
図2は、本発明の実施形態に係るレイアウト配線混雑予測装置の構成例を示すブロック図である。
それにより、配線混雑度の予測を行う。
視覚化する場合、図1(B)が配線混雑の発生データ例を示し、図1(C)が配線混雑未発生データ例を示す。
図1(B)の配線混雑の発生データ例では、各ノード(セル)が密集しており、配線混雑が発生することが容易に予想される。
レイアウト配線混雑予測装置10は、さらに、有向グラフデータのノード配置密度計算処理部16、有向グラフデータのノード配置密度エラー判定処理部17、エラー判定結果出力部18、有向グラフ描画処理部19、および表示部20を有している。
回路データの提供は、たとえば回路データのデータベースから読み出す、あるいはキーボード等の入力部で入力する等により行われる。
データ入力部13は、入力した回路データおよびエラー判定閾値データをメモリ上に格納する。
この例では、配線混雑部分が2箇所に分割配置されているようすが示されている。
また、この例では、エラー閾値はノード数/単位面積で値200が設定されている。
図5において、エラー判定結果出力部18は、エラー閾値以上の回路とそのノード密度を対応させて出力している。
具体的には、インスタント名「top/test/misr1」はノード密度「340」、インスタント名「top/test/misr2」はノード密度「280」、インスタント名「top/dmac1」はノード密度「270」、インスタント名「top/dmac2」はノード密度「250」である。
図6は、図1のレイアウト配線混雑予測装置10の基本的な動作概要を示すフローチャートである。
まず、ステップST1において、データ入力部13が回路データ提供部11から回路データを読み込み、回路データをメモリ上に格納する。
次に、ステップST2において、データ入力部13がエラー判定閾値データ提供部12からエラー判定閾値データを読み込み、エラー判定閾値データをメモリ上に格納する。
次に、ステップST3において、メモリ上に格納された回路データを変換処理部14が有向グラフデータに変換し、変換データをメモリ上に格納する。
次に、ステップST4において、ノード配置座標計算処理部15がメモリ格納した有向グラフに対し、グラフ配置アルゴリズムを用いて、有向グラフの各ノード配置座標を計算する。
次に、ステップST5において、ノード配置密度計算処理部16が有向グラフの各ノードの配置密度を計算する。
次に、ステップST6において、ノード配置密度エラー判定処理部17が有向グラフの各ノードの配置密度がエラー判定閾値より大きいかどうかを判定する。
有向グラフデータのノード配置密度エラー判定処理部17は、有向グラフデータのノード配置密度計算処理部16で計算したノード配置密度が、エラー判定閾値データVTHEより大きい場合にエラーと判定する。
次に、ステップST7において、エラー判定結果出力部18が、有向グラフデータのノード配置密度エラー判定処理部17によるエラー判定結果を出力する。
この場合、ステップST4、ST5、およびST6の結果が表示部20の画面上に描画される。
図7(B)は図4の表示例に対応し、図7(E)は図3の表示例に対応している。
図7(E),(F)は有向グラフデータのノード密度が低く、配線混雑が発生する可能性が低いと判定される確率が高い。
また、図7(B)の出力データでは、2箇所に分割配置されている箇所も予測できている。
特に、レジスタとしてのフリップフロップ間(F/F間)最大論理段数と配線混雑度との間に高い相関性がある。
図9(A)および(B)は、配線混雑度マップとセル密度マップとを対応して示す図である。
すなわち、“F/F間 最大論理段数”と“配線混雑度”との間に、高い相関性があることが確認される。
“論理段数が多いレジスタの占有率が高い”場合には“セル密度が高い”と考えられる。
論理段数が大きい場合、タイミング的な問題で近接配置される可能性が高い。
“セル密度が高い”場合“配線混雑度が高い”と考えられる。
セル密度が高くなるとピン密度も高くなり、結果としてピン領域が配線領域を圧迫する。
以上の推察により、“論理段数が多いレジスタの占有率が高い”場合には“配線混雑度が高い”との結論に至る。
レイアウト配線混雑予測装置10は、さらに変換処理部14による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部15を有する。
レイアウト配線混雑予測装置10は、ノード配置座標計算処理部15で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部16を有する。
レイアウト配線混雑予測装置10は、ノード配置密度計算処理部16で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部17を有する。
レイアウト配線混雑予測装置10は、ノード配置密度エラー判定処理部17によるエラー判定結果を出力するエラー判定結果出力部18を有する。
さらに、レイアウト配線混雑予測装置10は、表示部20、およびノード配置座標計算処理部15により計算されたノード配置座標を基に、有向グラフデータのノードとエッジを表示部20の画面上に描画する有向グラフ描画処理部19、を有する。
したがって、本実施形態によれば、以下の効果を得ることができる。
結果として、手戻りを削減する事が可能になる。
換言すれば、本実施形態によれば、セル面積の増大を招くとことなく、配線混雑度を容易に確認することが可能で、工程遅延を大幅に短縮することができる。
また、このようなプログラムは、半導体メモリ、磁気ディスク、光ディスク、フロッピー(登録商標)ディスク等の記録媒体、この記録媒体をセットしたコンピュータによりアクセスし上記プログラムを実行するように構成可能である。
Claims (8)
- 回路データを提供する回路データ提供部と、
提供される上記回路データを有向グラフデータに変換する変換処理部と、
上記変換処理部による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部と、
上記ノード配置座標計算処理部で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部と、
上記ノード配置密度計算処理部で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部と
を有するレイアウト配線混雑予測装置。 - 上記ノード配置密度エラー判定処理部によるエラー判定結果を出力するエラー判定結果出力部を有する
請求項1記載のレイアウト配線混雑予測装置。 - 上記エラー判定結果出力部は、
上記エラー閾値以上の回路リストをリスト出力する
請求項2記載のレイアウト配線混雑予測装置。 - 表示部と、
上記ノード配置座標計算処理部により計算されたノード配置座標を基に、有向グラフデータのノードとエッジを上記表示部の画面上に描画する描画処理部と、を含む
請求項1から3のいずれか一に記載のレイアウト配線混雑予測装置。 - 提供部から提供される回路データを有向グラフデータに変換処理部で変換する第1のステップと、
上記第1のステップによる有向グラフデータの各ノード配置座標を、ノード配置座標計算処理部で計算する第2のステップと、
上記第2のステップで計算した有向グラフデータの各ノード配置座標を基にノード配置密度を、ノード配置密度計算処理部で計算する第3のステップと、
上記第3のステップで、判定処理部が計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する第4のステップと
を有するレイアウト配線混雑予測方法。 - 上記回路データから変換した有向グラフデータのノードとエッジを表示部の画面上に表示する第4のステップと、
上記回路データから変換した有向グラフデータのノードとエッジを出力部により出力する第5のステップと、を含む
請求項5記載のレイアウト配線混雑予測方法。 - 提供部から提供される回路データを有向グラフデータに変換処理部で変換する第1の処理と、
上記第1の処理による有向グラフデータの各ノード配置座標を、ノード配置座標計算処理部で計算する第2の処理と、
上記第2のステップで計算した有向グラフデータの各ノード配置座標を基にノード配置密度を、ノード配置密度計算処理部で計算する第3の処理と、
上記第3の処理で、判定処理部が計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する第4の処理と
を含むデータ処理をコンピュータに実行させるプログラム。 - 上記回路データから変換した有向グラフデータのノードとエッジを表示部の画面上に表示する第4の処理と、
上記回路データから変換した有向グラフデータのノードとエッジを出力部により出力する第5の処理と、を含む
データ処理をコンピュータに実行させる請求項7記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197566A JP2010033493A (ja) | 2008-07-31 | 2008-07-31 | レイアウト配線混雑予測装置およびその方法、並びにプログラム |
US12/511,452 US8185858B2 (en) | 2008-07-31 | 2009-07-29 | Apparatus, method, and program for predicting layout wiring congestion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197566A JP2010033493A (ja) | 2008-07-31 | 2008-07-31 | レイアウト配線混雑予測装置およびその方法、並びにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010033493A true JP2010033493A (ja) | 2010-02-12 |
Family
ID=41609640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008197566A Ceased JP2010033493A (ja) | 2008-07-31 | 2008-07-31 | レイアウト配線混雑予測装置およびその方法、並びにプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8185858B2 (ja) |
JP (1) | JP2010033493A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016126727A (ja) * | 2015-01-08 | 2016-07-11 | 株式会社ソシオネクスト | 設計支援装置、および設計支援方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8584070B2 (en) * | 2011-10-04 | 2013-11-12 | International Business Machines Corporation | Evaluating routing congestion based on average global edge congestion histograms |
WO2013148896A1 (en) * | 2012-03-29 | 2013-10-03 | Cxl Ophthalmics, Llc | Ocular treatment solutions, delivery devices and delivery augmentation methods |
US8782582B1 (en) | 2013-03-13 | 2014-07-15 | Atrenta, Inc. | Efficient method to analyze RTL structures that cause physical implementation issues based on rule checking and overlap analysis |
US8745567B1 (en) | 2013-03-14 | 2014-06-03 | Atrenta, Inc. | Efficient apparatus and method for analysis of RTL structures that cause physical congestion |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209043A (ja) * | 1993-01-08 | 1994-07-26 | Sharp Corp | ディジタルlsi設計における自動配置方法およびその装置 |
JPH0945776A (ja) * | 1995-07-27 | 1997-02-14 | Toshiba Corp | 半導体論理集積回路のレイアウト設計法 |
JPH1091673A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 配線混雑見積方法及びそれを利用した半導体集積回路設計システム |
JPH10254931A (ja) * | 1997-03-11 | 1998-09-25 | Ricoh Co Ltd | 仮想配線遅延計算装置及び仮想配線遅延計算方法 |
JP2008071109A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 集積回路設計方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786883B2 (ja) * | 1988-09-09 | 1995-09-20 | 松下電器産業株式会社 | 網図または諭理回路図自動生成方法およびそのシステム |
US5867398A (en) * | 1996-06-28 | 1999-02-02 | Lsi Logic Corporation | Advanced modular cell placement system with density driven capacity penalty system |
US6223328B1 (en) * | 1996-12-03 | 2001-04-24 | Fujitsu, Limited | Wire processing method, wire processing equipment, and recording medium for wire processing program used in designing a large scale integrated circuit |
US6099577A (en) * | 1997-05-13 | 2000-08-08 | Kabushiki Kaisha Toshiba | Logic circuit conversion method and logic circuit design support device |
US6282693B1 (en) * | 1998-12-16 | 2001-08-28 | Synopsys, Inc. | Non-linear optimization system and method for wire length and density within an automatic electronic circuit placer |
US6405358B1 (en) * | 1999-10-08 | 2002-06-11 | Agilent Technologies, Inc. | Method for estimating and displaying wiring congestion |
JP4953526B2 (ja) * | 2001-07-27 | 2012-06-13 | 富士通セミコンダクター株式会社 | タイミング優先でセル配置するlsiのレイアウト方法及びその装置 |
JP4156274B2 (ja) * | 2002-05-29 | 2008-09-24 | 富士通株式会社 | 対話型フロアプランナ装置 |
JP2004287681A (ja) * | 2003-03-20 | 2004-10-14 | Hitachi Ltd | 配線設計支援システム、および、配線設計支援方法 |
JP2005302062A (ja) | 2005-06-27 | 2005-10-27 | Ricoh Co Ltd | 大規模回路のレイアウト方法 |
EP1907957A4 (en) * | 2005-06-29 | 2013-03-20 | Otrsotech Ltd Liability Company | INVESTMENT METHODS AND SYSTEMS |
JP2007115159A (ja) | 2005-10-24 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
JP5060991B2 (ja) * | 2008-02-22 | 2012-10-31 | 株式会社日立製作所 | 集積回路の設計支援装置、集積回路の設計支援方法、集積回路の設計支援プログラム、及びこのプログラムが記録された記録媒体 |
-
2008
- 2008-07-31 JP JP2008197566A patent/JP2010033493A/ja not_active Ceased
-
2009
- 2009-07-29 US US12/511,452 patent/US8185858B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209043A (ja) * | 1993-01-08 | 1994-07-26 | Sharp Corp | ディジタルlsi設計における自動配置方法およびその装置 |
JPH0945776A (ja) * | 1995-07-27 | 1997-02-14 | Toshiba Corp | 半導体論理集積回路のレイアウト設計法 |
JPH1091673A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 配線混雑見積方法及びそれを利用した半導体集積回路設計システム |
JPH10254931A (ja) * | 1997-03-11 | 1998-09-25 | Ricoh Co Ltd | 仮想配線遅延計算装置及び仮想配線遅延計算方法 |
JP2008071109A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 集積回路設計方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016126727A (ja) * | 2015-01-08 | 2016-07-11 | 株式会社ソシオネクスト | 設計支援装置、および設計支援方法 |
Also Published As
Publication number | Publication date |
---|---|
US8185858B2 (en) | 2012-05-22 |
US20100031219A1 (en) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8375345B1 (en) | Soft-bounded hierarchical synthesis | |
Salman et al. | Exploiting setup–hold-time interdependence in static timing analysis | |
US9754070B2 (en) | Path-based floorplan analysis | |
US8238190B2 (en) | Clock-gated model transformation for asynchronous testing of logic targeted for free-running, data-gated logic | |
US8954915B2 (en) | Structured placement of hierarchical soft blocks during physical synthesis of an integrated circuit | |
US9298872B2 (en) | Apportioning synthesis effort for better timing closure | |
US8661391B1 (en) | Spare cell insertion based on reachable state analysis | |
JP2010033493A (ja) | レイアウト配線混雑予測装置およびその方法、並びにプログラム | |
JP2006285333A (ja) | 動作合成装置及び方法 | |
US8881089B1 (en) | Physical synthesis optimization with fast metric check | |
JP5444985B2 (ja) | 情報処理装置 | |
JP2008123056A (ja) | 論理回路のタイミング制約生成システムおよび論理回路のタイミング制約生成方法、制御プログラム、可読記録媒体 | |
US9418192B1 (en) | Pass eco flow based on reduced timing scope timer | |
JP2006268165A (ja) | 集積回路のタイミング解析装置、集積回路のタイミング最適化装置、集積回路のタイミング解析方法、集積回路のタイミング最適化方法、集積回路基板の製造方法、制御プログラムおよび可読記録媒体 | |
JP2011242825A (ja) | 消費電力情報算出プログラム、消費電力情報算出方法、及び消費電力情報算出装置 | |
US20160103941A1 (en) | Buffer chain management for alleviating routing congestion | |
US9852259B2 (en) | Area and/or power optimization through post-layout modification of integrated circuit (IC) design blocks | |
JP3107207B2 (ja) | 論理回路改善方法および論理回路改善方式 | |
Lee et al. | Eco cost measurement and incremental gate sizing for late process changes | |
JP5262678B2 (ja) | 動作合成システム、動作合成方法、及び動作合成用プログラム | |
US8549450B1 (en) | Methods and software for determining net bounds for placing and routing | |
US11288425B1 (en) | Path-based timing driven placement using iterative pseudo netlist changes | |
JP4983642B2 (ja) | 設計検証プログラム、設計検証方法および設計検証装置 | |
JP2007305794A (ja) | 回路設計装置、設計方法、およびプログラム | |
JP2008152669A (ja) | 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130827 |