JP2010033493A - レイアウト配線混雑予測装置およびその方法、並びにプログラム - Google Patents

レイアウト配線混雑予測装置およびその方法、並びにプログラム Download PDF

Info

Publication number
JP2010033493A
JP2010033493A JP2008197566A JP2008197566A JP2010033493A JP 2010033493 A JP2010033493 A JP 2010033493A JP 2008197566 A JP2008197566 A JP 2008197566A JP 2008197566 A JP2008197566 A JP 2008197566A JP 2010033493 A JP2010033493 A JP 2010033493A
Authority
JP
Japan
Prior art keywords
node arrangement
node
processing unit
directed graph
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008197566A
Other languages
English (en)
Inventor
Shinichiro Okamoto
慎一郎 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008197566A priority Critical patent/JP2010033493A/ja
Priority to US12/511,452 priority patent/US8185858B2/en
Publication of JP2010033493A publication Critical patent/JP2010033493A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

【課題】セル面積の増大を招くことなく、配線混雑度を容易に確認することが可能で、工程遅延を大幅に短縮することが可能なレイアウト配線混雑予測装置およびその方法、並びにプログラムを提供する。
【解決手段】レイアウト配線混雑予測装置10は、回路データを提供する回路データ提供部11、および提供される回路データを有向グラフデータに変換する変換処理部14、変換処理部14による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部15、ノード配置座標計算処理部15で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部16、およびノード配置密度計算処理部16で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部17を有する。
【選択図】図1

Description

本発明は、半導体集積回路のレイアウト配線の混雑予測を行うレイアウト配線混雑予測装置およびその方法、並びにプログラムに関するものである。
半導体集積回路(LSI)の設計ツールとして、各種EDA(Electronic Design Automation)ツールが市販されている。
ところで、LSIの自動配置配線を効率よく行うための技術として、ネットリストとセルライブラリを用い、実際にチップ上に配置配線される状態に近い環境にシミュレーションを行う技術が知られている。
上述した技術のようにシミュレーションを実行するには、セルの大きさやチップの大きさ、ひいては配線の幅に至るまで詳細な物理パラメータが必要である。
また、これらの詳細データを扱うシミュレーションには膨大なシミュレーション時間が必要である。
また、ネットリストを利用してレイアウト配線の混雑箇所を予測する技術が提案されている(たとえば特許文献1,2参照)。
特許文献1には、配線混雑となるセルを推定し、原因となるセルを使用禁止にすることにより配線混雑度を緩和する技術が開示されている。
特許文献2には、ネットリストとタイミング制約情報に基づき高ファンアウトネットを抽出し、配線混雑を緩和する技術が開示されている。
特開2007−115159号公報 特開2005−302062号公報
上述したように、上記した技術では膨大な時間のかかる配置配線のシミュレーションを行わなければ、配置配線が可能であるかどうかが不明であった。
このため、配置配線シミュレーション後にレイアウトできないことが判明した場合、手戻りとなって大きな工程遅延が発生する等の課題があった。
また、特許文献1に開示された技術では、原因となるセルを使用禁止することから、結果としてレイアウトの総配線数と総セル面積の増大を招くおそれがある。
特許文献2に開示された技術では、設計対象となる論理デバイスのタイミングおよび配線混雑度を考慮した最適なレイアウトを得るように構成されている。
したがって、自動配線によりレイアウトが行われることから、結果がでるまでには時間を要し、たとえば手戻りとなる場合には、上述したと同様に、大きな工程遅延が発生する等の課題がある。
本発明は、セル面積の増大を招くとことなく、配線混雑度を容易に確認することが可能で、工程遅延を大幅に短縮することが可能なレイアウト配線混雑予測装置およびその方法、並びにプログラムを提供することにある。
本発明の第1の観点のレイアウト配線混雑予測装置は、回路データを提供する回路データ提供部と、提供される上記回路データを有向グラフデータに変換する変換処理部と、上記変換処理部による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部と、上記ノード配置座標計算処理部で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部と、上記ノード配置密度計算処理部で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部とを有する。
好適には、上記ノード配置密度エラー判定処理部によるエラー判定結果を出力するエラー判定結果出力部を有する。
好適には、上記エラー判定結果出力部は、上記エラー閾値以上の回路リストをリスト出力する。
好適には、表示部と、上記ノード配置座標計算処理部により計算されたノード配置座標を基に、有向グラフデータのノードとエッジを上記表示部の画面上に描画する描画処理部と、を含む。
本発明の第2の観点のレイアウト配線混雑予測方法は、提供部から提供される回路データを有向グラフデータに変換処理部で変換する第1のステップと、上記第1のステップによる有向グラフデータの各ノード配置座標を、ノード配置座標計算処理部で計算する第2のステップと、上記第2のステップで計算した有向グラフデータの各ノード配置座標を基にノード配置密度を、ノード配置密度計算処理部で計算する第3のステップと、上記第3のステップで、判定処理部が計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する第4のステップとを有する。
本発明の第3の観点は、提供部から提供される回路データを有向グラフデータに変換処理部で変換する第1の処理と、上記第1の処理による有向グラフデータの各ノード配置座標を、ノード配置座標計算処理部で計算する第2の処理と、上記第2のステップで計算した有向グラフデータの各ノード配置座標を基にノード配置密度を、ノード配置密度計算処理部で計算する第3の処理と、上記第3の処理で、判定処理部が計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する第4の処理とを含むデータ処理をコンピュータに実行させるプログラムである。
本発明によれば、変換処理部が、回路データ提供部から提供される回路データを有向グラフデータに変換し、ノード配置座標計算処理部に供給する。
ノード配置座標計算処理部は、有向グラフデータの各ノード配置座標を計算し、計算結果尾をノード配置密度計算処理部に供給する。
ノード配置密度計算処理部は、有向グラフデータの各ノード配置座標を基にノード配置密度を計算し、計算結果をノード配置密度エラー判定処理部に供給する。
そして、ノード配置密度エラー判定処理部は、計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する。
本発明によれば、セル面積の増大を招くことなく、配線混雑度を容易に確認することが可能で、工程遅延を大幅に短縮することができる。
以下、本発明の実施形態を図面に関連付けて説明する。
図1は、本実施形態に係るレイアウト配線混雑予測方法の概要を示す図である。
図2は、本発明の実施形態に係るレイアウト配線混雑予測装置の構成例を示すブロック図である。
本実施形態に係るレイアウト配線混雑予測方法は、図1(A)に示すように、論理設計データ(vnet)を有向グラフデータに変換し、グラフの各ノードを、レイアウト配置アルゴリズムを用いて座標配置させる。本実施形態においては、1つのセルが1つのノードに対応する。
それにより、配線混雑度の予測を行う。
配線混雑度は、視覚化および数値化する。
視覚化する場合、図1(B)が配線混雑の発生データ例を示し、図1(C)が配線混雑未発生データ例を示す。
図1(B)の配線混雑の発生データ例では、各ノード(セル)が密集しており、配線混雑が発生することが容易に予想される。
このような基本概念に従って、レイアウト配線混雑予測装置10は、図2に示すように、回路データ提供部11、エラー判定閾値データ提供部12、データ入力部13、変換処理部14、および有向グラフデータのノード配置座標計算処理部15を有する。
レイアウト配線混雑予測装置10は、さらに、有向グラフデータのノード配置密度計算処理部16、有向グラフデータのノード配置密度エラー判定処理部17、エラー判定結果出力部18、有向グラフ描画処理部19、および表示部20を有している。
回路データ提供部11は、回路データをデータ入力部13に提供する。
回路データの提供は、たとえば回路データのデータベースから読み出す、あるいはキーボード等の入力部で入力する等により行われる。
エラー判定閾値データ提供部12は、有向グラフノード配置密度が指定された閾値以上の場合にエラーとする判定基準データとなるエラー判定閾値データVTHEを提供する。
データ入力部13は、回路データ提供部11から提供される回路データであるネットリスト、およびセルライブラリを入力し(読み出し)、エラー判定閾値データ提供部12から適用される有向グラフノード配置密度のエラー判定閾値データVTHEを読込む。
データ入力部13は、入力した回路データおよびエラー判定閾値データをメモリ上に格納する。
変換処理部14は、データ入力部13を通して入力した回路データを有向グラフデータに変換し、変換したデータを図示しないメモリ上に格納する。
有向グラフデータのノード配置座標計算処理部15は、メモリ上に格納した有向グラフデータの各ノード配置座標を、グラフ描画アルゴリズムを用いて計算し、その計算結果のノード配置座標を図示しないメモリ上に格納する。
有向グラフデータのノード配置密度計算処理部16は、有向グラフデータのノード配置座標計算処理部15で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算する。
有向グラフデータのノード配置密度エラー判定処理部17は、有向グラフデータのノード配置密度計算処理部16で計算したノード配置密度が、エラー判定閾値データVTHEより大きい場合にエラーと判定する。
エラー判定結果出力部18は、有向グラフデータのノード配置密度エラー判定処理部17によるエラー判定結果を出力する。
有向グラフ描画処理部19は、有向グラフデータのノード配置座標計算処理部15により計算されたノード配置座標を基に、有向グラフデータのノードとエッジを表示部20の画面上に描画する。
表示部20は、たとえば液晶表示装置(LCD)により形成され、有向グラフ描画処理部19により有向グラフデータのノードとエッジが表示される。
本実施形態のレイアウト配線混雑予測装置10は、回路データから変換した有向グラフデータのノードとエッジをGUI画面上に表示する機能と、回路データから変換した有向グラフデータのノードとエッジを画像ファイルに出力する機能を有している。
以下に、GUI画面上に表示する例と、画像ファイルに出力する例を示す。
図3および図4は、有向グラフデータのノードとエッジのGUI表示例を示す図である。
図3は、有向グラフデータのノード密度が低く、配線混雑が発生する可能性が低い例を示している。
また、図4は、有向グラフデータのノード密度が高く、配線混雑が発生する可能性が高い例を示している。
この例では、配線混雑部分が2箇所に分割配置されているようすが示されている。
図5は、本実施形態に係るエラー判定結果出力部の出力例を示す図である。
図5の例では、エラーリストとしてエラー閾値以上の回路をリスト出力している。
また、この例では、エラー閾値はノード数/単位面積で値200が設定されている。
図5において、エラー判定結果出力部18は、エラー閾値以上の回路とそのノード密度を対応させて出力している。
具体的には、インスタント名「top/test/misr1」はノード密度「340」、インスタント名「top/test/misr2」はノード密度「280」、インスタント名「top/dmac1」はノード密度「270」、インスタント名「top/dmac2」はノード密度「250」である。
次に、図1のレイアウト配線混雑予測装置10による全体的な動作を、図6に関連付けて説明する。
図6は、図1のレイアウト配線混雑予測装置10の基本的な動作概要を示すフローチャートである。
<ステップST1>
まず、ステップST1において、データ入力部13が回路データ提供部11から回路データを読み込み、回路データをメモリ上に格納する。
<ステップST2>
次に、ステップST2において、データ入力部13がエラー判定閾値データ提供部12からエラー判定閾値データを読み込み、エラー判定閾値データをメモリ上に格納する。
<ステップST3>
次に、ステップST3において、メモリ上に格納された回路データを変換処理部14が有向グラフデータに変換し、変換データをメモリ上に格納する。
<ステップST4>
次に、ステップST4において、ノード配置座標計算処理部15がメモリ格納した有向グラフに対し、グラフ配置アルゴリズムを用いて、有向グラフの各ノード配置座標を計算する。
<ステップST5>
次に、ステップST5において、ノード配置密度計算処理部16が有向グラフの各ノードの配置密度を計算する。
<ステップST6>
次に、ステップST6において、ノード配置密度エラー判定処理部17が有向グラフの各ノードの配置密度がエラー判定閾値より大きいかどうかを判定する。
有向グラフデータのノード配置密度エラー判定処理部17は、有向グラフデータのノード配置密度計算処理部16で計算したノード配置密度が、エラー判定閾値データVTHEより大きい場合にエラーと判定する。
<ステップST7>
次に、ステップST7において、エラー判定結果出力部18が、有向グラフデータのノード配置密度エラー判定処理部17によるエラー判定結果を出力する。
<ステップST8>
また、ステップST8において、有向グラフ描画処理部19が、有向グラフデータのノード配置座標計算処理部15により計算されたノード配置座標を基に、有向グラフデータのノードとエッジを表示部20の画面上に描画する。
この場合、ステップST4、ST5、およびST6の結果が表示部20の画面上に描画される。
図7(A)〜(G)は、配線混雑度マップとマップに対応した配線混雑予測出力データを示す図である。
図7(A)が配線混雑度マップを示し、図7(B)〜(G)が配線混雑予測出力データを示している。
図7(B)は図4の表示例に対応し、図7(E)は図3の表示例に対応している。
図7(B)〜(G)が配線混雑予測出力データのうち、図7(A),(C),(D),(G)は有向グラフデータのノード密度が高く、配線混雑が発生する可能性が高いと判定される確率が高い。
図7(E),(F)は有向グラフデータのノード密度が低く、配線混雑が発生する可能性が低いと判定される確率が高い。
また、図7(B)の出力データでは、2箇所に分割配置されている箇所も予測できている。
また、ノード密度と配線混雑度との間に高い相関があるということができる。
特に、レジスタとしてのフリップフロップ間(F/F間)最大論理段数と配線混雑度との間に高い相関性がある。
図8(A)〜(D)は、F/F間最大論理段数と配線混雑度との相関性について説明するための図である。
図9(A)および(B)は、配線混雑度マップとセル密度マップとを対応して示す図である。
図8(A)は配線混雑度マップを、図8(B)は配線混雑度が高い場合のレジスタ(F)数とファンインとの関係を、図8(C)は配線混雑度が低い場合のレジスタ(F)数とファンインとの関係を示している。また、図8(D)は、配線混雑度が高い場合の特異パターン(非連続)でのレジスタ(F)数とファンインとの関係を示している。
設計データから、インスタンス毎のファンイン数・ファンアウト数等14種類のデータを取得し分析を行った結果、“配線混雑度”と高い相関関係が見られたのは“F/F間 最大論理段数”であった。
すなわち、“F/F間 最大論理段数”と“配線混雑度”との間に、高い相関性があることが確認される。
図9は、データの傾向を実験により得られた結果を示す。
“論理段数が多いレジスタの占有率が高い”場合には“セル密度が高い”と考えられる。
論理段数が大きい場合、タイミング的な問題で近接配置される可能性が高い。
“セル密度が高い”場合“配線混雑度が高い”と考えられる。
セル密度が高くなるとピン密度も高くなり、結果としてピン領域が配線領域を圧迫する。
以上の推察により、“論理段数が多いレジスタの占有率が高い”場合には“配線混雑度が高い”との結論に至る。
以上説明したように、本実施形態によれば、レイアウト配線混雑予測装置10は、回路データを提供する回路データ提供部11、および提供される回路データを有向グラフデータに変換する変換処理部14を有する。
レイアウト配線混雑予測装置10は、さらに変換処理部14による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部15を有する。
レイアウト配線混雑予測装置10は、ノード配置座標計算処理部15で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部16を有する。
レイアウト配線混雑予測装置10は、ノード配置密度計算処理部16で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部17を有する。
レイアウト配線混雑予測装置10は、ノード配置密度エラー判定処理部17によるエラー判定結果を出力するエラー判定結果出力部18を有する。
さらに、レイアウト配線混雑予測装置10は、表示部20、およびノード配置座標計算処理部15により計算されたノード配置座標を基に、有向グラフデータのノードとエッジを表示部20の画面上に描画する有向グラフ描画処理部19、を有する。
したがって、本実施形態によれば、以下の効果を得ることができる。
すなわち、本実施形態によれば、実際に配置配線のシミュレーションを行う前にネットリストを調査することにより、配線混雑を起こしやすい回路を事前に検出することが可能となり、配置配線シミュレーション後に発生する不具合を未然に防ぐことができる。
結果として、手戻りを削減する事が可能になる。
換言すれば、本実施形態によれば、セル面積の増大を招くとことなく、配線混雑度を容易に確認することが可能で、工程遅延を大幅に短縮することができる。
なお、以上詳細に説明した方法は、上記手順に応じたプログラムとして形成し、CPU等のコンピュータで実行するように構成することも可能である。
また、このようなプログラムは、半導体メモリ、磁気ディスク、光ディスク、フロッピー(登録商標)ディスク等の記録媒体、この記録媒体をセットしたコンピュータによりアクセスし上記プログラムを実行するように構成可能である。
本実施形態に係るレイアウト配線混雑予測方法の概要を示す図である。 本発明の実施形態に係るレイアウト配線混雑予測装置の構成例を示すブロック図である。 有向グラフデータのノードとエッジのGUI表示例を示す図であって、ノード密度が低く、配線混雑が発生する可能性が低い例を示す図である。 有向グラフデータのノードとエッジのGUI表示例を示す図であって、ノード密度が高く、配線混雑が発生する可能性が高い例を示す図である。 本実施形態に係るエラー判定結果出力部の出力例を示す図である。 図1のレイアウト配線混雑予測装置10の基本的な動作概要を示すフローチャートである。 配線混雑度マップとマップに対応した配線混雑予測出力データを示す図である。 F/F間最大論理段数と配線混雑度との相関性について説明するための図である。 配線混雑度マップとセル密度マップとを対応して示す図である。
符号の説明
10・・・レイアウト配線混雑予測装置、11・・・回路データ提供部、12・・・エラー判定閾値データ提供部、13・・・データ入力部、14・・・変換処理部、15・・・有向グラフノード配置座標計算処理部、16・・・有向グラフノード配置密度計算処理部、17・・・有向グラフノード配置密度エラー判定処理部、18・・・エラー判定結果出力部、19・・・有向グラフ描画処理部、20・・・表示部。

Claims (8)

  1. 回路データを提供する回路データ提供部と、
    提供される上記回路データを有向グラフデータに変換する変換処理部と、
    上記変換処理部による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部と、
    上記ノード配置座標計算処理部で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部と、
    上記ノード配置密度計算処理部で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部と
    を有するレイアウト配線混雑予測装置。
  2. 上記ノード配置密度エラー判定処理部によるエラー判定結果を出力するエラー判定結果出力部を有する
    請求項1記載のレイアウト配線混雑予測装置。
  3. 上記エラー判定結果出力部は、
    上記エラー閾値以上の回路リストをリスト出力する
    請求項2記載のレイアウト配線混雑予測装置。
  4. 表示部と、
    上記ノード配置座標計算処理部により計算されたノード配置座標を基に、有向グラフデータのノードとエッジを上記表示部の画面上に描画する描画処理部と、を含む
    請求項1から3のいずれか一に記載のレイアウト配線混雑予測装置。
  5. 提供部から提供される回路データを有向グラフデータに変換処理部で変換する第1のステップと、
    上記第1のステップによる有向グラフデータの各ノード配置座標を、ノード配置座標計算処理部で計算する第2のステップと、
    上記第2のステップで計算した有向グラフデータの各ノード配置座標を基にノード配置密度を、ノード配置密度計算処理部で計算する第3のステップと、
    上記第3のステップで、判定処理部が計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する第4のステップと
    を有するレイアウト配線混雑予測方法。
  6. 上記回路データから変換した有向グラフデータのノードとエッジを表示部の画面上に表示する第4のステップと、
    上記回路データから変換した有向グラフデータのノードとエッジを出力部により出力する第5のステップと、を含む
    請求項5記載のレイアウト配線混雑予測方法。
  7. 提供部から提供される回路データを有向グラフデータに変換処理部で変換する第1の処理と、
    上記第1の処理による有向グラフデータの各ノード配置座標を、ノード配置座標計算処理部で計算する第2の処理と、
    上記第2のステップで計算した有向グラフデータの各ノード配置座標を基にノード配置密度を、ノード配置密度計算処理部で計算する第3の処理と、
    上記第3の処理で、判定処理部が計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定する第4の処理と
    を含むデータ処理をコンピュータに実行させるプログラム。
  8. 上記回路データから変換した有向グラフデータのノードとエッジを表示部の画面上に表示する第4の処理と、
    上記回路データから変換した有向グラフデータのノードとエッジを出力部により出力する第5の処理と、を含む
    データ処理をコンピュータに実行させる請求項7記載のプログラム。
JP2008197566A 2008-07-31 2008-07-31 レイアウト配線混雑予測装置およびその方法、並びにプログラム Ceased JP2010033493A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008197566A JP2010033493A (ja) 2008-07-31 2008-07-31 レイアウト配線混雑予測装置およびその方法、並びにプログラム
US12/511,452 US8185858B2 (en) 2008-07-31 2009-07-29 Apparatus, method, and program for predicting layout wiring congestion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008197566A JP2010033493A (ja) 2008-07-31 2008-07-31 レイアウト配線混雑予測装置およびその方法、並びにプログラム

Publications (1)

Publication Number Publication Date
JP2010033493A true JP2010033493A (ja) 2010-02-12

Family

ID=41609640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197566A Ceased JP2010033493A (ja) 2008-07-31 2008-07-31 レイアウト配線混雑予測装置およびその方法、並びにプログラム

Country Status (2)

Country Link
US (1) US8185858B2 (ja)
JP (1) JP2010033493A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016126727A (ja) * 2015-01-08 2016-07-11 株式会社ソシオネクスト 設計支援装置、および設計支援方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8584070B2 (en) * 2011-10-04 2013-11-12 International Business Machines Corporation Evaluating routing congestion based on average global edge congestion histograms
WO2013148896A1 (en) * 2012-03-29 2013-10-03 Cxl Ophthalmics, Llc Ocular treatment solutions, delivery devices and delivery augmentation methods
US8782582B1 (en) 2013-03-13 2014-07-15 Atrenta, Inc. Efficient method to analyze RTL structures that cause physical implementation issues based on rule checking and overlap analysis
US8745567B1 (en) 2013-03-14 2014-06-03 Atrenta, Inc. Efficient apparatus and method for analysis of RTL structures that cause physical congestion

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209043A (ja) * 1993-01-08 1994-07-26 Sharp Corp ディジタルlsi設計における自動配置方法およびその装置
JPH0945776A (ja) * 1995-07-27 1997-02-14 Toshiba Corp 半導体論理集積回路のレイアウト設計法
JPH1091673A (ja) * 1996-09-19 1998-04-10 Toshiba Corp 配線混雑見積方法及びそれを利用した半導体集積回路設計システム
JPH10254931A (ja) * 1997-03-11 1998-09-25 Ricoh Co Ltd 仮想配線遅延計算装置及び仮想配線遅延計算方法
JP2008071109A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 集積回路設計方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786883B2 (ja) * 1988-09-09 1995-09-20 松下電器産業株式会社 網図または諭理回路図自動生成方法およびそのシステム
US5867398A (en) * 1996-06-28 1999-02-02 Lsi Logic Corporation Advanced modular cell placement system with density driven capacity penalty system
US6223328B1 (en) * 1996-12-03 2001-04-24 Fujitsu, Limited Wire processing method, wire processing equipment, and recording medium for wire processing program used in designing a large scale integrated circuit
US6099577A (en) * 1997-05-13 2000-08-08 Kabushiki Kaisha Toshiba Logic circuit conversion method and logic circuit design support device
US6282693B1 (en) * 1998-12-16 2001-08-28 Synopsys, Inc. Non-linear optimization system and method for wire length and density within an automatic electronic circuit placer
US6405358B1 (en) * 1999-10-08 2002-06-11 Agilent Technologies, Inc. Method for estimating and displaying wiring congestion
JP4953526B2 (ja) * 2001-07-27 2012-06-13 富士通セミコンダクター株式会社 タイミング優先でセル配置するlsiのレイアウト方法及びその装置
JP4156274B2 (ja) * 2002-05-29 2008-09-24 富士通株式会社 対話型フロアプランナ装置
JP2004287681A (ja) * 2003-03-20 2004-10-14 Hitachi Ltd 配線設計支援システム、および、配線設計支援方法
JP2005302062A (ja) 2005-06-27 2005-10-27 Ricoh Co Ltd 大規模回路のレイアウト方法
EP1907957A4 (en) * 2005-06-29 2013-03-20 Otrsotech Ltd Liability Company INVESTMENT METHODS AND SYSTEMS
JP2007115159A (ja) 2005-10-24 2007-05-10 Matsushita Electric Ind Co Ltd 半導体集積回路の設計方法
JP5060991B2 (ja) * 2008-02-22 2012-10-31 株式会社日立製作所 集積回路の設計支援装置、集積回路の設計支援方法、集積回路の設計支援プログラム、及びこのプログラムが記録された記録媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209043A (ja) * 1993-01-08 1994-07-26 Sharp Corp ディジタルlsi設計における自動配置方法およびその装置
JPH0945776A (ja) * 1995-07-27 1997-02-14 Toshiba Corp 半導体論理集積回路のレイアウト設計法
JPH1091673A (ja) * 1996-09-19 1998-04-10 Toshiba Corp 配線混雑見積方法及びそれを利用した半導体集積回路設計システム
JPH10254931A (ja) * 1997-03-11 1998-09-25 Ricoh Co Ltd 仮想配線遅延計算装置及び仮想配線遅延計算方法
JP2008071109A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 集積回路設計方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016126727A (ja) * 2015-01-08 2016-07-11 株式会社ソシオネクスト 設計支援装置、および設計支援方法

Also Published As

Publication number Publication date
US8185858B2 (en) 2012-05-22
US20100031219A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
US8375345B1 (en) Soft-bounded hierarchical synthesis
Salman et al. Exploiting setup–hold-time interdependence in static timing analysis
US9754070B2 (en) Path-based floorplan analysis
US8238190B2 (en) Clock-gated model transformation for asynchronous testing of logic targeted for free-running, data-gated logic
US8954915B2 (en) Structured placement of hierarchical soft blocks during physical synthesis of an integrated circuit
US9298872B2 (en) Apportioning synthesis effort for better timing closure
US8661391B1 (en) Spare cell insertion based on reachable state analysis
JP2010033493A (ja) レイアウト配線混雑予測装置およびその方法、並びにプログラム
JP2006285333A (ja) 動作合成装置及び方法
US8881089B1 (en) Physical synthesis optimization with fast metric check
JP5444985B2 (ja) 情報処理装置
JP2008123056A (ja) 論理回路のタイミング制約生成システムおよび論理回路のタイミング制約生成方法、制御プログラム、可読記録媒体
US9418192B1 (en) Pass eco flow based on reduced timing scope timer
JP2006268165A (ja) 集積回路のタイミング解析装置、集積回路のタイミング最適化装置、集積回路のタイミング解析方法、集積回路のタイミング最適化方法、集積回路基板の製造方法、制御プログラムおよび可読記録媒体
JP2011242825A (ja) 消費電力情報算出プログラム、消費電力情報算出方法、及び消費電力情報算出装置
US20160103941A1 (en) Buffer chain management for alleviating routing congestion
US9852259B2 (en) Area and/or power optimization through post-layout modification of integrated circuit (IC) design blocks
JP3107207B2 (ja) 論理回路改善方法および論理回路改善方式
Lee et al. Eco cost measurement and incremental gate sizing for late process changes
JP5262678B2 (ja) 動作合成システム、動作合成方法、及び動作合成用プログラム
US8549450B1 (en) Methods and software for determining net bounds for placing and routing
US11288425B1 (en) Path-based timing driven placement using iterative pseudo netlist changes
JP4983642B2 (ja) 設計検証プログラム、設計検証方法および設計検証装置
JP2007305794A (ja) 回路設計装置、設計方法、およびプログラム
JP2008152669A (ja) 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130827