JPH10254931A - 仮想配線遅延計算装置及び仮想配線遅延計算方法 - Google Patents
仮想配線遅延計算装置及び仮想配線遅延計算方法Info
- Publication number
- JPH10254931A JPH10254931A JP9056086A JP5608697A JPH10254931A JP H10254931 A JPH10254931 A JP H10254931A JP 9056086 A JP9056086 A JP 9056086A JP 5608697 A JP5608697 A JP 5608697A JP H10254931 A JPH10254931 A JP H10254931A
- Authority
- JP
- Japan
- Prior art keywords
- virtual wiring
- congestion degree
- wiring delay
- virtual
- congestion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来例に比較して精度よく仮想配線遅延を計
算することができる仮想遅延計算装置と仮想遅延計算方
法とを提供する。 【解決手段】 複数の基本回路（セル）と該基本回路の
間の接続情報を示すネットリストとによって記述された
回路に基づいて、仮想的にレイアウト配線された仮想配
線回路を作成し、該仮想配線回路の配線長を求めて仮想
配線遅延時間を計算する仮想配線遅延時間計算装置及び
方法であって、上記配線長を、上記基本回路の間を接続
する配線数と上記基本回路の数とから計算される混雑度
に基づいて計算する。
算することができる仮想遅延計算装置と仮想遅延計算方
法とを提供する。 【解決手段】 複数の基本回路（セル）と該基本回路の
間の接続情報を示すネットリストとによって記述された
回路に基づいて、仮想的にレイアウト配線された仮想配
線回路を作成し、該仮想配線回路の配線長を求めて仮想
配線遅延時間を計算する仮想配線遅延時間計算装置及び
方法であって、上記配線長を、上記基本回路の間を接続
する配線数と上記基本回路の数とから計算される混雑度
に基づいて計算する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ設計におけ
る仮想配線遅延計算装置及び仮想配線遅延計算方法に関
する。
る仮想配線遅延計算装置及び仮想配線遅延計算方法に関
する。
【０００２】
【従来の技術】半導体製造技術の進歩は、集積回路の大
規模化を可能とし、微細化によってセル内における遅延
時間は短くなってきている。その結果、セル間を接続す
る配線による遅延時間が、チップの動作速度に大きな影
響を与えるようになった。従って、チップの動作を精度
よく検証するために、仮想的に配線遅延時間の計算（以
下、仮想配線遅延計算という）の精度の向上が必要にな
ってきた。
規模化を可能とし、微細化によってセル内における遅延
時間は短くなってきている。その結果、セル間を接続す
る配線による遅延時間が、チップの動作速度に大きな影
響を与えるようになった。従って、チップの動作を精度
よく検証するために、仮想的に配線遅延時間の計算（以
下、仮想配線遅延計算という）の精度の向上が必要にな
ってきた。
【０００３】従来は、仮想配線遅延計算において、ファ
ンアウト数及びゲート数（セル数）の２つのファクター
を用いて仮想配線長を決定し、該配線長に基づいて、仮
想配線遅延計算をしていた。また、チップ内に複数のグ
ループ（クラスタ）が存在する場合に、特開平５−１２
０３７８号公報に示されているように、各グループの大
きさをさらに考慮して仮想配線遅延計算をすることもお
こなわれている。
ンアウト数及びゲート数（セル数）の２つのファクター
を用いて仮想配線長を決定し、該配線長に基づいて、仮
想配線遅延計算をしていた。また、チップ内に複数のグ
ループ（クラスタ）が存在する場合に、特開平５−１２
０３７８号公報に示されているように、各グループの大
きさをさらに考慮して仮想配線遅延計算をすることもお
こなわれている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
仮想配線遅延計算では、ファンアウト数とゲート数とに
基づいて、仮想配線遅延を計算しているので、セル数や
配線数が異なり、実際の配線遅延時間は互いに異なる回
路であっても、ファンアウト数とゲート数とが一致すれ
ば、計算された仮想配線遅延は同じ値になり、精度よく
仮想配線遅延を計算することができないという問題点が
あった。各グループの大きさを考慮して仮想配線遅延計
算をする方法を用いても、この問題点を解決することは
できなかった。
仮想配線遅延計算では、ファンアウト数とゲート数とに
基づいて、仮想配線遅延を計算しているので、セル数や
配線数が異なり、実際の配線遅延時間は互いに異なる回
路であっても、ファンアウト数とゲート数とが一致すれ
ば、計算された仮想配線遅延は同じ値になり、精度よく
仮想配線遅延を計算することができないという問題点が
あった。各グループの大きさを考慮して仮想配線遅延計
算をする方法を用いても、この問題点を解決することは
できなかった。
【０００５】本発明の目的は、以上の問題点を解決し
て、従来例に比較して精度よく仮想配線遅延を計算する
ことができる仮想遅延計算装置と仮想遅延計算方法とを
提供することにある。
て、従来例に比較して精度よく仮想配線遅延を計算する
ことができる仮想遅延計算装置と仮想遅延計算方法とを
提供することにある。
【０００６】
【課題を解決するための手段】本発明は、以上の従来例
の持つ問題点を解決するためになされたものである。す
なわち、本発明に係る仮想配線遅延計算装置は、複数の
基本回路（セル）と該基本回路の間の接続情報を示すネ
ットリストとによって記述された回路に基づいて、仮想
的にレイアウト配線された仮想配線回路を作成し、該仮
想配線回路の配線長を求めて仮想配線遅延時間を計算す
る仮想配線遅延時間計算装置であって、上記配線長を、
上記ネットリストによって記述された回路から計算され
る混雑度に基づいて計算することを特徴とする。
の持つ問題点を解決するためになされたものである。す
なわち、本発明に係る仮想配線遅延計算装置は、複数の
基本回路（セル）と該基本回路の間の接続情報を示すネ
ットリストとによって記述された回路に基づいて、仮想
的にレイアウト配線された仮想配線回路を作成し、該仮
想配線回路の配線長を求めて仮想配線遅延時間を計算す
る仮想配線遅延時間計算装置であって、上記配線長を、
上記ネットリストによって記述された回路から計算され
る混雑度に基づいて計算することを特徴とする。
【０００７】また、上記仮想配線遅延時間計算装置にお
いて、上記仮想配線遅延計算装置が、上記ネットリスト
によって記述された回路から混雑度を抽出する混雑度抽
出手段を備えることが好ましい。
いて、上記仮想配線遅延計算装置が、上記ネットリスト
によって記述された回路から混雑度を抽出する混雑度抽
出手段を備えることが好ましい。
【０００８】さらに、上記仮想配線遅延時間計算装置に
おいて、上記回路が、複数の基本回路を含んで構成され
たクラスタを複数個含んでなり、かつ上記仮想配線遅延
計算装置が上記クラスタの混雑度を指定するための混雑
度入力手段を備え、上記クラスタの混雑度を指定するこ
とを可能にすることが好ましい。
おいて、上記回路が、複数の基本回路を含んで構成され
たクラスタを複数個含んでなり、かつ上記仮想配線遅延
計算装置が上記クラスタの混雑度を指定するための混雑
度入力手段を備え、上記クラスタの混雑度を指定するこ
とを可能にすることが好ましい。
【０００９】また、本発明に係る仮想配線遅延計算方法
は、複数の基本回路（セル）と該基本回路の間の接続情
報を示すネットリストとによって記述された回路から、
仮想的にレイアウト配線された仮想配線回路を作成し、
該仮想配線回路の配線長を求めて仮想配線遅延時間を計
算する仮想配線遅延時間計算方法であって、上記配線長
を、上記基本回路の間を接続する配線数と上記基本回路
の数とから計算される混雑度とに基づいて計算すること
を含むことを特徴とする。
は、複数の基本回路（セル）と該基本回路の間の接続情
報を示すネットリストとによって記述された回路から、
仮想的にレイアウト配線された仮想配線回路を作成し、
該仮想配線回路の配線長を求めて仮想配線遅延時間を計
算する仮想配線遅延時間計算方法であって、上記配線長
を、上記基本回路の間を接続する配線数と上記基本回路
の数とから計算される混雑度とに基づいて計算すること
を含むことを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明に係る実施形態の仮
想配線遅延計算装置について説明する。該仮想配線遅延
計算装置は、複数の基本回路（基本回路とは、自動レイ
アウトプログラム等において、基本構成要素として用い
られ、そのマスクパターンが予めデータベースに登録さ
れたトランジスタ、ゲート等の回路である。以下、本明
細書においてセルという。）と該セルの間の接続情報を
示すネットリストとによって記述された回路に基づい
て、仮想的にレイアウト配線された仮想配線回路を作成
し、該仮想配線回路の配線長を求めて仮想配線遅延時間
を計算する仮想配線遅延時間計算装置であって、以下の
各部分を含む。すなわち、本実施形態の仮想配線遅延時
間計算装置は、図１に示すように、遅延時間計算プログ
ラムに従って、遅延時間計算を実行するＣＰＵ１と、デ
ータ及び実行制御の指示を入力するためのキーボード２
と、マウス４と、プログラムの実行途中の経過及び実行
結果を表示するためのＣＲＴディスプレイ３と、記憶装
置とがバスによって接続されて構成される。ここで、Ｃ
ＰＵ１は、遅延時間計算プログラムを実行するために必
要なデータを格納するＲＯＭと、ワークエリアとして使
用されるＲＡＭとを含み、ネットリスト記憶部と混雑度
情報記憶部と仮想配線ライブラリとを備えて構成され
る。
想配線遅延計算装置について説明する。該仮想配線遅延
計算装置は、複数の基本回路（基本回路とは、自動レイ
アウトプログラム等において、基本構成要素として用い
られ、そのマスクパターンが予めデータベースに登録さ
れたトランジスタ、ゲート等の回路である。以下、本明
細書においてセルという。）と該セルの間の接続情報を
示すネットリストとによって記述された回路に基づい
て、仮想的にレイアウト配線された仮想配線回路を作成
し、該仮想配線回路の配線長を求めて仮想配線遅延時間
を計算する仮想配線遅延時間計算装置であって、以下の
各部分を含む。すなわち、本実施形態の仮想配線遅延時
間計算装置は、図１に示すように、遅延時間計算プログ
ラムに従って、遅延時間計算を実行するＣＰＵ１と、デ
ータ及び実行制御の指示を入力するためのキーボード２
と、マウス４と、プログラムの実行途中の経過及び実行
結果を表示するためのＣＲＴディスプレイ３と、記憶装
置とがバスによって接続されて構成される。ここで、Ｃ
ＰＵ１は、遅延時間計算プログラムを実行するために必
要なデータを格納するＲＯＭと、ワークエリアとして使
用されるＲＡＭとを含み、ネットリスト記憶部と混雑度
情報記憶部と仮想配線ライブラリとを備えて構成され
る。
【００１１】そして、本実施形態の仮想配線遅延時間計
算装置においては、仮想的に配線された仮想配線回路の
配線長を、各セルの間を接続する配線数とセルの数とか
ら計算される混雑度、又は混雑度情報記憶部７に格納さ
れた混雑度に基づいて計算して、該計算された配線長に
基づいて仮想配線遅延時間を計算する。
算装置においては、仮想的に配線された仮想配線回路の
配線長を、各セルの間を接続する配線数とセルの数とか
ら計算される混雑度、又は混雑度情報記憶部７に格納さ
れた混雑度に基づいて計算して、該計算された配線長に
基づいて仮想配線遅延時間を計算する。
【００１２】また、実施形態の仮想配線遅延計算装置の
ソフトウエアー構成は、図２に示すように、仮想配線遅
延計算の対象とする回路のネットリストを読み込むネッ
トリスト読み込み部Ａと、各クラスタの混雑度を抽出す
る混雑度抽出部Ｂと、各クラスタ毎に抽出された混雑度
に応じて仮想配線長を補正する仮想配線長補正部Ｃと、
混雑度情報読み込み部Ｄと、仮想配線遅延計算において
参照する仮想配線ライブラリを読み込んで仮想配線遅延
計算をする仮想配線遅延計算部Ｅと、クラスタツリーを
使用して、階層レベルで混雑度を指定する混雑度設定手
段と、クラスタをツリー状にグラフィック画面に表示す
るクラスタツリー表示部Ｇとからなる。ここで、クラス
タとは、グルーピングされた複数のセルからなるブロッ
クであり、通常、大規模な回路では、レイアウトを考慮
して機能別に回路全体（ＴＯＰ）を複数のクラスタで構
成し、さらに各クラスタを複数のセルで構成して、回路
全体（ＴＯＰ）をクラスタ及びセルを用いてツリー状に
表示（階層ツリー）することが行われる。
ソフトウエアー構成は、図２に示すように、仮想配線遅
延計算の対象とする回路のネットリストを読み込むネッ
トリスト読み込み部Ａと、各クラスタの混雑度を抽出す
る混雑度抽出部Ｂと、各クラスタ毎に抽出された混雑度
に応じて仮想配線長を補正する仮想配線長補正部Ｃと、
混雑度情報読み込み部Ｄと、仮想配線遅延計算において
参照する仮想配線ライブラリを読み込んで仮想配線遅延
計算をする仮想配線遅延計算部Ｅと、クラスタツリーを
使用して、階層レベルで混雑度を指定する混雑度設定手
段と、クラスタをツリー状にグラフィック画面に表示す
るクラスタツリー表示部Ｇとからなる。ここで、クラス
タとは、グルーピングされた複数のセルからなるブロッ
クであり、通常、大規模な回路では、レイアウトを考慮
して機能別に回路全体（ＴＯＰ）を複数のクラスタで構
成し、さらに各クラスタを複数のセルで構成して、回路
全体（ＴＯＰ）をクラスタ及びセルを用いてツリー状に
表示（階層ツリー）することが行われる。
【００１３】以下、本実施形態の仮想配線遅延計算装置
の動作を、図３及び図４のフローチャートを参照して説
明する。まず、ステップＳ１では、ネットリスト読み込
み部Ａによって、対象とする回路のネットリストを読み
込んで、ステップＳ２で、混雑度を指定するか否かを判
断して、混雑度を指定する場合は、ステツプＳ１１に進
み、混雑度を指定しない場合には、ステップＳ３に進
む。ステップＳ３では、混雑度情報が混雑度情報記憶部
７に格納されているか否かを判断して、格納されている
場合には、ステップＳ１４に進み、格納されていない場
合には、ステップＳ４に進む。また、ステップＳ１４で
は、混雑度情報記憶部７から格納された混雑度情報を読
み込んで、ステップＳ４に進む。
の動作を、図３及び図４のフローチャートを参照して説
明する。まず、ステップＳ１では、ネットリスト読み込
み部Ａによって、対象とする回路のネットリストを読み
込んで、ステップＳ２で、混雑度を指定するか否かを判
断して、混雑度を指定する場合は、ステツプＳ１１に進
み、混雑度を指定しない場合には、ステップＳ３に進
む。ステップＳ３では、混雑度情報が混雑度情報記憶部
７に格納されているか否かを判断して、格納されている
場合には、ステップＳ１４に進み、格納されていない場
合には、ステップＳ４に進む。また、ステップＳ１４で
は、混雑度情報記憶部７から格納された混雑度情報を読
み込んで、ステップＳ４に進む。
【００１４】また、混雑度を指定する場合において、ス
テップＳ１１では、図６に示すようなクラスタの階層ツ
リーを表示し、次いで、ステップＳ１２で、クラスタの
階層ツリーにおいて、混雑度を指定すべきクラスタの混
雑度を、キーボード又はマウスを用いて指定する。そし
て、ステップＳ１３で、混雑度を指定したクラスタの混
雑度情報を混雑度情報記憶部７に格納する。そして、ス
テップＳ１４では、混雑度情報記憶部７から格納された
混雑度情報を読み出して、ステップＳ４に進む。
テップＳ１１では、図６に示すようなクラスタの階層ツ
リーを表示し、次いで、ステップＳ１２で、クラスタの
階層ツリーにおいて、混雑度を指定すべきクラスタの混
雑度を、キーボード又はマウスを用いて指定する。そし
て、ステップＳ１３で、混雑度を指定したクラスタの混
雑度情報を混雑度情報記憶部７に格納する。そして、ス
テップＳ１４では、混雑度情報記憶部７から格納された
混雑度情報を読み出して、ステップＳ４に進む。
【００１５】ステップＳ４では、混雑度が設定されてい
ないクラスタを呼び出して、ステップＳ５に進み、ステ
ップＳ５では、ステップＳ４で呼び出されたクラスタの
混雑度が指定されているか否かを判断して、混雑度が指
定されている場合にはステップＳ１５に進み、指定され
ていない場合は、ステップＳ６に進む。ステップＳ６で
は、呼び出されたクラスタの混雑度Ｋを、例えば、以下
に示す数１に従って計算することにより抽出してステッ
プＳ７に進む。
ないクラスタを呼び出して、ステップＳ５に進み、ステ
ップＳ５では、ステップＳ４で呼び出されたクラスタの
混雑度が指定されているか否かを判断して、混雑度が指
定されている場合にはステップＳ１５に進み、指定され
ていない場合は、ステップＳ６に進む。ステップＳ６で
は、呼び出されたクラスタの混雑度Ｋを、例えば、以下
に示す数１に従って計算することにより抽出してステッ
プＳ７に進む。
【００１６】
【数１】Ｋ＝ネット数／セル数
【００１７】ここで、混雑度Ｋは、クラスタ定義されて
いる場合には、各クラスタ毎にネット数及びセル数を求
めて各クラスタ毎に決定する。また、ネット数とは、ゲ
ート間を接続する接続数を言い、例えば、図７（ａ）に
示す回路では、ネット数は４（Ｎ１，Ｎ２，Ｎ３，Ｎ
４）であり、図７（ｂ）に示す回路では、ネット数は６
（Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６）である。
いる場合には、各クラスタ毎にネット数及びセル数を求
めて各クラスタ毎に決定する。また、ネット数とは、ゲ
ート間を接続する接続数を言い、例えば、図７（ａ）に
示す回路では、ネット数は４（Ｎ１，Ｎ２，Ｎ３，Ｎ
４）であり、図７（ｂ）に示す回路では、ネット数は６
（Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６）である。
【００１８】また、ステップＳ５で混雑度が指定されて
いると判断された場合は、ステップＳ１５で、指定され
た混雑度を呼び出されたクラスタに設定してステップＳ
７に進む。ステップＳ７では、総てのクラスタの混雑度
の設定が、終了したか否かを判断して、終了していない
場合は、ステップＳ４〜ステップＳ７を繰り返して、総
てのクラスタの混雑度の抽出又は混雑度の設定が終了し
た場合はステップＳ８に進む。
いると判断された場合は、ステップＳ１５で、指定され
た混雑度を呼び出されたクラスタに設定してステップＳ
７に進む。ステップＳ７では、総てのクラスタの混雑度
の設定が、終了したか否かを判断して、終了していない
場合は、ステップＳ４〜ステップＳ７を繰り返して、総
てのクラスタの混雑度の抽出又は混雑度の設定が終了し
た場合はステップＳ８に進む。
【００１９】すなわち、以上の処理では、以下の３つの
経路がある。 （１）ステップＳ２→ステップＳ３→ステップＳ４→ス
テップＳ５→ステップＳ６→ステップＳ７の第１の経路
では、総てのクラスタの混雑度を抽出して各クラスタの
混雑度を設定する、 （２）ステップＳ２→ステップＳ１１→ステップＳ１２
→ステップＳ１３→ステップＳ１４→ステップＳ４→ス
テップＳ５→ステップＳ６又はステップＳ１５→ステッ
プＳ７の第２の経路では、少なくとも１つのクラスタの
混雑度を、混雑度設定手段Ｆによって指定し、指定され
ていないクラスタの混雑度を抽出することにより、総て
のクラスタの混雑度を設定する。 （３）ステップＳ２→ステップＳ３→ステップＳ１４→
ステップＳ４→ステップＳ５→ステップＳ１５→ステッ
プＳ７の第３の経路は、少なくとも１つのクラスタの混
雑度情報が、混雑度情報記憶部７に格納されている場合
の経路であって、混雑度情報が混雑度情報記憶部７に格
納されているクラスタは、該記憶部７から該クラスタの
混雑度を読み込んで、該クラスタの混雑度を設定し、混
雑度情報がないクラスタについては、該クラスタの混雑
度を抽出して該クラスタの混雑度を設定する。 以上の３つの経路のうちの１つの経路をたどることによ
って、総てのクラスタの混雑度が設定される。
経路がある。 （１）ステップＳ２→ステップＳ３→ステップＳ４→ス
テップＳ５→ステップＳ６→ステップＳ７の第１の経路
では、総てのクラスタの混雑度を抽出して各クラスタの
混雑度を設定する、 （２）ステップＳ２→ステップＳ１１→ステップＳ１２
→ステップＳ１３→ステップＳ１４→ステップＳ４→ス
テップＳ５→ステップＳ６又はステップＳ１５→ステッ
プＳ７の第２の経路では、少なくとも１つのクラスタの
混雑度を、混雑度設定手段Ｆによって指定し、指定され
ていないクラスタの混雑度を抽出することにより、総て
のクラスタの混雑度を設定する。 （３）ステップＳ２→ステップＳ３→ステップＳ１４→
ステップＳ４→ステップＳ５→ステップＳ１５→ステッ
プＳ７の第３の経路は、少なくとも１つのクラスタの混
雑度情報が、混雑度情報記憶部７に格納されている場合
の経路であって、混雑度情報が混雑度情報記憶部７に格
納されているクラスタは、該記憶部７から該クラスタの
混雑度を読み込んで、該クラスタの混雑度を設定し、混
雑度情報がないクラスタについては、該クラスタの混雑
度を抽出して該クラスタの混雑度を設定する。 以上の３つの経路のうちの１つの経路をたどることによ
って、総てのクラスタの混雑度が設定される。
【００２０】そして、ステップＳ８では、抽出又は設定
された混雑度に従って仮想配線長を算出し、算出した仮
想配線長に基づいて、仮想配線遅延計算を行う。ここ
で、混雑度に従って仮想配線長を算出は、例えば、図５
のグラフに示すようなテーブルモデルを使ったライブラ
リを参照して、ファンアウト数、ゲート数及び混雑度に
基づいて求められる。すなわち、各テーブルには、代表
的な混雑度（図５においては、混雑度＝１，５０，１０
０）における、ファンアウト数に対する配線長が記憶さ
れていて、実際の混雑度に対応する配線長を、記憶され
たテーブルに基づいて計算する。ここで、図５の各グラ
フ（ａ，ｂ，ｃ）に示すように、各記憶されたテーブル
は、代表的なゲート数（ゲート数＝１００００，１００
０００，５０００００）に対応する、ファンアウト数に
対する配線長を記憶している。そして、ステップＳ８で
は、ファンアウト数、ゲート数及び混雑度に基づいて計
算された配線長に基づいて、仮想配線遅延を計算する。
された混雑度に従って仮想配線長を算出し、算出した仮
想配線長に基づいて、仮想配線遅延計算を行う。ここ
で、混雑度に従って仮想配線長を算出は、例えば、図５
のグラフに示すようなテーブルモデルを使ったライブラ
リを参照して、ファンアウト数、ゲート数及び混雑度に
基づいて求められる。すなわち、各テーブルには、代表
的な混雑度（図５においては、混雑度＝１，５０，１０
０）における、ファンアウト数に対する配線長が記憶さ
れていて、実際の混雑度に対応する配線長を、記憶され
たテーブルに基づいて計算する。ここで、図５の各グラ
フ（ａ，ｂ，ｃ）に示すように、各記憶されたテーブル
は、代表的なゲート数（ゲート数＝１００００，１００
０００，５０００００）に対応する、ファンアウト数に
対する配線長を記憶している。そして、ステップＳ８で
は、ファンアウト数、ゲート数及び混雑度に基づいて計
算された配線長に基づいて、仮想配線遅延を計算する。
【００２１】例えば、図５のテーブルモデルを用いた、
ファンアウト数＝２、ゲート数＝１００００、混雑度＝
１５の配線長計算は、以下のようにして行う。まず、図
５に示すように、混雑度＝１５のテーブルは、存在しな
いので、図５（ａ）に示すテーブル及び図５（ｂ）に示
すテーブルを用いて、各テーブルを用いた時の各配線長
Ｌａ（図５（ａ）のテーブルを用いて計算した配線
長），Ｌｂ（図５（ｂ）のテーブルを用いて計算した配
線長）を求める。そして、次の数２に示すように、比例
計算によって、補正後の配線長Ｌａｂを求める。
ファンアウト数＝２、ゲート数＝１００００、混雑度＝
１５の配線長計算は、以下のようにして行う。まず、図
５に示すように、混雑度＝１５のテーブルは、存在しな
いので、図５（ａ）に示すテーブル及び図５（ｂ）に示
すテーブルを用いて、各テーブルを用いた時の各配線長
Ｌａ（図５（ａ）のテーブルを用いて計算した配線
長），Ｌｂ（図５（ｂ）のテーブルを用いて計算した配
線長）を求める。そして、次の数２に示すように、比例
計算によって、補正後の配線長Ｌａｂを求める。
【００２２】
【数２】Ｌａｂ＝Ｌａ＋（Ｌｂ−Ｌａ）｛（１５−１）
／（５０−１）｝
／（５０−１）｝
【００２３】ここで、上述した具体例では、３つの混雑
度に対応するテーブルを用いて構成したが、本発明はこ
れに限らず、２つの混雑度に対応するテーブルを用いて
もよいし、３つ以上の複雑度に対応するテーブルを用い
てもよい。
度に対応するテーブルを用いて構成したが、本発明はこ
れに限らず、２つの混雑度に対応するテーブルを用いて
もよいし、３つ以上の複雑度に対応するテーブルを用い
てもよい。
【００２４】以上の実施形態の仮想配線遅延計算装置
は、各クラスタにおける、ファンアウト数とゲート数に
加えて、混雑度を含めて配線長を計算して、該配線長に
基づいて仮想配線遅延時間を計算しているので、配線長
を精度よく計算することができ、仮想配線遅延時間を従
来例に比較して精度良く計算することができる。
は、各クラスタにおける、ファンアウト数とゲート数に
加えて、混雑度を含めて配線長を計算して、該配線長に
基づいて仮想配線遅延時間を計算しているので、配線長
を精度よく計算することができ、仮想配線遅延時間を従
来例に比較して精度良く計算することができる。
【００２５】
【発明の効果】以上説明したように、本発明に係る仮想
遅延時間計算装置は、仮想配線における配線長を、上記
ネットリストで記述された回路から計算される混雑度を
含むパラメータに基づいて計算するので、従来例に比較
して精度よく仮想配線遅延を計算することができる。
遅延時間計算装置は、仮想配線における配線長を、上記
ネットリストで記述された回路から計算される混雑度を
含むパラメータに基づいて計算するので、従来例に比較
して精度よく仮想配線遅延を計算することができる。
【００２６】また、本発明の仮想配線遅延時間計算装置
において、上記仮想配線遅延計算装置が、上記ネットリ
ストで記述された回路から混雑度を抽出する混雑度抽出
手段を備えることにより、容易に混雑度を抽出すること
ができる。
において、上記仮想配線遅延計算装置が、上記ネットリ
ストで記述された回路から混雑度を抽出する混雑度抽出
手段を備えることにより、容易に混雑度を抽出すること
ができる。
【００２７】さらに、本発明の仮想配線遅延時間計算装
置において、上記回路が、複数の基本回路を含んで構成
されたクラスタを複数個含んでなる場合には、上記仮想
配線遅延計算装置が上記クラスタの混雑度を指定するた
めの混雑度入力手段を備えることにより、混雑度を指定
すべきクラスタの混雑度を指定することができる。
置において、上記回路が、複数の基本回路を含んで構成
されたクラスタを複数個含んでなる場合には、上記仮想
配線遅延計算装置が上記クラスタの混雑度を指定するた
めの混雑度入力手段を備えることにより、混雑度を指定
すべきクラスタの混雑度を指定することができる。
【００２８】また、本発明に係る仮想配線遅延計算方法
は、上記配線長を、上記基本回路の間を接続する配線数
と上記基本回路の数とから計算される混雑度とに基づい
て計算することを含むので、従来例に比較して精度よく
仮想配線遅延を計算することができる。
は、上記配線長を、上記基本回路の間を接続する配線数
と上記基本回路の数とから計算される混雑度とに基づい
て計算することを含むので、従来例に比較して精度よく
仮想配線遅延を計算することができる。
【図１】 本発明に係る実施形態の仮想配線遅延時間計
算装置のハードウエアー構成を示すブロックである。
算装置のハードウエアー構成を示すブロックである。
【図２】 本発明に係る実施形態の仮想配線遅延時間計
算装置のソフトウエアー構成を示すブロックである。
算装置のソフトウエアー構成を示すブロックである。
【図３】 本発明に係る実施形態の仮想配線遅延時間計
算装置における仮想配線遅延計算処理のフローチャート
（その１）である。
算装置における仮想配線遅延計算処理のフローチャート
（その１）である。
【図４】 本発明に係る実施形態の仮想配線遅延時間計
算装置における仮想配線遅延計算処理のフローチャート
（その２）である。
算装置における仮想配線遅延計算処理のフローチャート
（その２）である。
【図５】 各混雑度におけるファンアウト数に対する配
線長を示すグラフである。
線長を示すグラフである。
【図６】 階層ツリーの一例を示す図である。
【図７】 セルとその接続情報の例を示す図である。
１…ＣＰＵ、 ２…キーボード、 ３…ディスプレー、 ４…マウス、 ５…記憶装置、 ６…ネットリスト記憶部、 ７…混雑度情報記憶部、 ８…仮想配線ライブラリ、 ２１，２２，２３，２４，２５，…セル、 Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６…ネット、 Ａ…ネットリスト読み込み部、 Ｂ…混雑度抽出部、 Ｃ…仮想配線長補正部、 Ｄ…混雑度情報読み込み部、 Ｅ…仮想配線遅延計算部、 Ｆ…混雑度設定手段、 Ｇ…クラスタツリー表示部。
Claims (4)
- 【請求項１】 複数の基本回路（セル）と該基本回路の
間の接続情報を示すネットリストとによって記述された
回路に基づいて、仮想的にレイアウト配線された仮想配
線回路を作成し、該仮想配線回路の配線長を求めて仮想
配線遅延時間を計算する仮想配線遅延時間計算装置であ
って、 上記配線長を、上記ネットリストによって記述された回
路から計算される混雑度に基づいて計算することを特徴
とする仮想配線遅延計算装置。 - 【請求項２】 上記仮想配線遅延計算装置が、上記ネッ
トリストによって記述された回路から混雑度を抽出する
混雑度抽出手段を備えた請求項１記載の仮想配線遅延計
算装置。 - 【請求項３】 上記回路が、複数の基本回路を含んで構
成されたクラスタを複数個含んでなり、かつ上記仮想配
線遅延計算装置が上記クラスタの混雑度を指定するため
の混雑度入力手段を備え、上記クラスタの混雑度を指定
することを可能にした請求項１又は２記載の仮想配線遅
延計算装置。 - 【請求項４】 複数の基本回路（セル）と該基本回路の
間の接続情報を示すネットリストとによって記述された
回路から、仮想的にレイアウト配線された仮想配線回路
を作成し、該仮想配線回路の配線長を求めて仮想配線遅
延時間を計算する仮想配線遅延時間計算方法であって、 上記配線長を、上記基本回路の間を接続する配線数と上
記基本回路の数とから計算される混雑度とに基づいて計
算することを含むことを特徴とする仮想配線遅延計算方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056086A JPH10254931A (ja) | 1997-03-11 | 1997-03-11 | 仮想配線遅延計算装置及び仮想配線遅延計算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056086A JPH10254931A (ja) | 1997-03-11 | 1997-03-11 | 仮想配線遅延計算装置及び仮想配線遅延計算方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10254931A true JPH10254931A (ja) | 1998-09-25 |
Family
ID=13017293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9056086A Pending JPH10254931A (ja) | 1997-03-11 | 1997-03-11 | 仮想配線遅延計算装置及び仮想配線遅延計算方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10254931A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010033493A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | レイアウト配線混雑予測装置およびその方法、並びにプログラム |
-
1997
- 1997-03-11 JP JP9056086A patent/JPH10254931A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010033493A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | レイアウト配線混雑予測装置およびその方法、並びにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9852251B2 (en) | Manipulating parameterized cell devices in a custom layout design | |
| JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
| US7159202B2 (en) | Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages | |
| US9003349B1 (en) | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks | |
| CN114556352A (zh) | 用于执行自动布线的方法和系统 | |
| US9047434B2 (en) | Clustering for processing of circuit design data | |
| JP2001014368A (ja) | クロック解析装置およびクロック解析方法 | |
| JP5515255B2 (ja) | 自動配線装置、自動配線方法および自動配線プログラム | |
| JPH10254931A (ja) | 仮想配線遅延計算装置及び仮想配線遅延計算方法 | |
| JP4544631B2 (ja) | トランジスタモデル生成装置、および、トランジスタモデル生成方法 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| JP2967174B2 (ja) | 設計装置 | |
| JP3422645B2 (ja) | 回路素子配置装置 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JP2009205449A (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JPH09232436A (ja) | 論理合成方法及び装置並びに半導体集積回路設計方法 | |
| JPH10326835A (ja) | Ｌｓｉレイアウト方法 | |
| JP2014170575A (ja) | 回路設計装置および回路設計プログラム | |
| JP2006172317A (ja) | 情報処理装置、情報処理方法 | |
| JPH118308A (ja) | 遅延時間計算方法 | |
| JP2003152078A (ja) | 半導体回路の遅延時間調整方法および装置 | |
| CN114780314A (zh) | 基于程序谱技术的fpga代码缺陷定位方法及系统 | |
| JP2000231577A (ja) | 部品配置装置および部品配置方法 | |
| JPH103489A (ja) | Ｌｓｉ設計用回路シミュレーション装置 |