CN111046618A - 一种用于集成电路的保持时间违反的修复方法和装置 - Google Patents
一种用于集成电路的保持时间违反的修复方法和装置 Download PDFInfo
- Publication number
- CN111046618A CN111046618A CN201910400539.9A CN201910400539A CN111046618A CN 111046618 A CN111046618 A CN 111046618A CN 201910400539 A CN201910400539 A CN 201910400539A CN 111046618 A CN111046618 A CN 111046618A
- Authority
- CN
- China
- Prior art keywords
- unit
- time
- units
- time sequence
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种用于集成电路的保持时间违反的修复方法和装置，所述修复方法包括以下步骤：获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；对第一单元的时间违反进行修复处理。从而提供了一种速度快、且插入缓冲单元数量少的保持时间违反的修复方法和装置。
Description
技术领域
本发明涉及超大规模集成电路设计、制造技术领域，尤其涉及一种用于集成电路的保持时间违反的修复方法和装置。
背景技术
在现代大规模集成电路设计过程中，自动布局布线工具会主动的尝试修复保持时间违反，在实际的工作中，发现这些工具修复保持时间违例的处理上能力有限。一般情况下，需要大量的人力做长时间反复的修复工作，此项工作会可观的耗费芯片设计产出周期。且随着集成电路的发展，电路集成度越来越高，时序越来越复杂，人工修正不仅费时，而且往往得不到最优的修复，通常导致开发周期的延长。
在现有技术中，当发现一条时序路径存在保持时间违反时，通常会在该时序路径的终点单元处插入缓冲单元，可以理解的是，由于集成电路的集成度往往都很高，且存在保持时间违反的时序路径的数量有可能会很大(这会导致插入数量很多的缓冲单元)，从而导致本来就非常紧张的资源更加紧张，并且有可能导致无法修复。
因此，如何设计一种速度快、且插入缓冲单元数量少的保持时间违反的修复方法和装置，就成为一个亟待解决的问题。
发明内容
为解决上述技术问题，本发明提供了一种用于集成电路的保持时间违反的修复方法和装置。
为了达到上述目的，本发明的技术方案如下：
一种用于集成电路的保持时间违反的修复方法，包括以下步骤：获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；对第一单元的时间违反进行修复处理。
可选的，所述“获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同”具体包括：获取端角中的所有存在保持时间违反的时序路径，并依据预设删除规则对所有存在保持时间违反的时序路径进行处理，从而得到M条时序路径；所述预设删除规则具体包括：当若干条时序路径的终点单元相同时，仅保留保持时间违反值最大的时序路径。
可选的，所述“对第一单元的时间违反进行修复处理”具体包括：获取第一单元所处的N条时序路径、以及N条时序路径所对应的建立时间余量，获取缓冲单元，所述缓冲单元的延迟时间均小于N条时序路径建立时间余量；在成功获取所述缓冲单元时，在第一单元的输出端插入缓冲单元，第一单元修复成功，否则第一单元修复失败。
可选的，还包括以下步骤：当第一单元修复成功时，从所述全部单元去除第一单元以及所述N条时序路径中的所有单元，得到剩余单元；否则，去除第一单元得到剩余单元；持续执行以下修复操作，直至所述剩余单元为空；所述修复操作具体包括：从所述剩余单元中获取出现次数最多的第二单元，对第二单元的保持时间违反进行修复处理，从所述剩余单元去除第二单元，当第二单元修复成功时，从所述剩余单元去除与第二单元属于同一时序路径的所有单元。
本发明实施例还提供了一种用于集成电路的保持时间违反的修复装置，包括以下模块：第一获取模块，用于获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；第二获取模块，用于获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；第一修复模块，用于对第一单元的时间违反进行修复处理。
可选的，所述第二获取模块还用于：获取端角中的所有存在保持时间违反的时序路径，并依据预设删除规则对所有存在保持时间违反的时序路径进行处理，从而得到M条时序路径；所述预设删除规则具体包括：当若干条时序路径的终点单元相同时，仅保留保持时间违反值最大的时序路径。
可选的，所述第一修复模块还用于：获取第一单元所处的N条时序路径、以及N条时序路径所对应的建立时间余量，获取缓冲单元，所述缓冲单元的延迟时间均小于N条时序路径建立时间余量；在成功获取所述缓冲单元时，在第一单元的输出端插入缓冲单元，第一单元修复成功，否则第一单元修复失败。
可选的，当第一单元修复成功时，从所述全部单元去除第一单元以及所述N条时序路径中的所有单元，得到剩余单元；否则，去除第一单元得到剩余单元；持续执行以下修复操作，直至所述剩余单元为空；所述修复操作具体包括：从所述剩余单元中获取出现次数最多的第二单元，对第二单元的保持时间违反进行修复处理，从所述剩余单元去除第二单元，当第二单元修复成功时，从所述剩余单元去除与第二单元属于同一时序路径的所有单元。
本发明实施例还提供了一种用于集成电路的保持时间违反的修复方法，包括以下步骤：持续执行以下操作：将所述集成电路分割为若干端角，对每个端角都执行上述的修复方法；直至所述集成电路符合预设条件。
本发明实施例还提供了一种用于集成电路的保持时间违反的修复装置，包括以下模块：第三修复模块，用于持续执行以下操作：将所述集成电路分割为若干端角，对每个端角都执行上述的修复方法；直至所述集成电路符合预设条件。
本发明的有益效果：本发明实施例提供了一种用于集成电路的保持时间违反的修复方法和装置，所述修复方法包括以下步骤：获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；对第一单元的时间违反进行修复处理。从而提供了一种速度快、且插入缓冲单元数量少的保持时间违反的修复方法和装置。
附图说明
图1为本发明中的用于描述时序路径的示意图；
图2为本发明中的修复方法的流程示意图。
具体实施方式
下面结合具体实施方式对本发明作进一步详细的说明。
需要理解的是，在下面的实施方式中所提到的“第一”、“第二”并不代表任何结构或者功能上的绝对区分关系，而仅仅是为了描述的清楚简便。
在集成电路设计领域，一条时序路径是由若干条单元相互连接而成的，其中，排在第一个的单元可以称为起始单元，排在最后一个的单元可以称为终点单元，例如，在图1中，该时序路径由源寄存器Reg1到终点寄存器Reg2相互连接而成的。在图1所示出的时序路径中，起点单元是源寄存器Reg1，终点单元是终点寄存器Reg2，Tco是数据传输的路径，它包括了数据在源寄存器Reg1内部传输的延时uTco以及源寄存器Reg1到终点寄存器Reg2之间的延时(即数据的走线延时与逻辑延时之和)Tr2r，也就是Tco＝uTco+Tr2r，其中，Tc1k是时钟周期。可以理解的是，对于终点寄存器Reg2而言，在输入端，建立时间必须满足以下公式：Tsu＜Tc1k-Tco+(Tc2d-Tc2s)；保持时间必须满足以下公式：
Th＜Tco+Tr2r-(Tc2d-Tc2s)，当该时序路径上出现以下情形：
Th≥Tco+Tr2r-(Tc2d-Tc2s)，可以认为在该时序路径上发生了保持时间违反，此时，需要对该保持时间违反进行修复处理。这里，图1仅仅是一个示意，在图1中的寄存器就是本发明中的单元的一种。
本发明实施例提供了一种用于集成电路的保持时间违反的修复方法，这里，在实际中，可以将一个集成电路分割为多个端角(corner)，然后分别对每个端角都执行该修复方法，这里，可以先使用该修复方法对相对最快端角(例如，ffcorner)进行处理，然后再使用该修复方法对其他的端角进行处理，可以理解的是，当相对最快端角的保持时间修复完成之后，其他端角的保持时间违反的数量就会极大的减少，这可以极大的加快处理速度。
如图2所示，包括以下步骤：
步骤201：获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；这里，任意两条时序路径的终点单元都不同，即对于同一个终点单元，只获取一条时序路径。在发明人的长期工作中发现，如果第一时序路径与第二时序路径的终点单元是相同的，则第一、第二时序路径中的单元很有可能是相同的，即第一时序路径中的单元会以很大的概率存在于第二时序路径中，只是属于不同的时序路径分组(PathGroups)，从而对于同一终点单元，只选取其对应的一个时序路径(当一个单元为一个时序路径的终点单元时，该单元与该时序路径相对应)，可以极大的减少M的数量值，从而可以极大的提高该修复方法的执行速度。
步骤202：获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；这里，对于某个单元来说，它有可能存在于多个时序路径中，因此，可以逐一统计各条时序路径中的单元，并且记录各个单元的出现次数，然后依照出现次数来对每个单元进行排序，则排在第一位的单元即为第一单元。
步骤203：对第一单元的时间违反进行修复处理。这里，可以理解的是，第一单元很有可能是处于多个时序路径中，因此，当对第一单元进行时间违反进行修复之后，就会在该多个时序路径中都修复好，从而可以极大的提高修复速度，也即对于该多个时序路径来说，很有可能只需要进行一次修复处理，通常采用的修复处理的方式是插入缓冲单元，因此，可以极大的减少所插入的缓冲单元的数量。
这里，该修复处理方法可以包括：从标准单元库中选择一个缓冲器或者偶数个相连的反向器，在原始电路上增加缓冲器，利用缓冲器本身的延迟，增大第一单元所处的所有时序路径的延迟。所述标准单元库，是集成电路芯片后端设计过程中的基础部分。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。所述标准单元库包括版图库、符号库和电路逻辑库等；具体包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。
优选的，所述“获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同”具体包括：获取端角中的所有存在保持时间违反的时序路径，并依据预设删除规则对所有存在保持时间违反的时序路径进行处理，从而得到M条时序路径；所述预设删除规则具体包括：当若干条时序路径的终点单元相同时，仅保留保持时间违反值最大的时序路径。这里，当对某个端角进行处理时，可以使用静态时序分析工具(Static TimingAnalysis，STA)工具、PT(Prime Time)工具或电子设计自动化(Electronic DesignAutomation，EDA)工具来对该端角进行处理，这些分析工具会依据该集成电路中的网表和寄生参数，来获得该端角的所有存在所有保持时间违反的时序路径，之后，进行以下处理：如果L(L为自然数)条时序路径的终点单元相同，则获取每个时序路径的保持时间违反值(即Th-Tco)，然后仅仅保留保持时间违反值最大的时序路径，其余L-1条时序路径就会被丢弃；从而就可以获得M条时序路径，任意两条时序路径的终点单元不相同。这里，当一个时序路径的保持时间违反值越大时，则表明该时序路径所存在的问题越严重，则需要优先进行修复处理。
优选的，所述“对第一单元的时间违反进行修复处理”具体包括：
获取第一单元所处的N条时序路径、以及N条时序路径所对应的建立时间余量，获取缓冲单元，所述缓冲单元的延迟时间均小于N条时序路径建立时间余量；在成功获取所述缓冲单元时，在第一单元的输出端插入缓冲单元，第一单元修复成功，否则第一单元修复失败。这里，可以理解的是，第一单元所处的N条时序路径都发生了保持时间违反，因此，当对第一单元进行修复时，需要考虑该N条时序路径，当缓冲单元的延迟时间小于N条时序路径建立时间余量(即Tc1k-Tco+(Tc2d-Tc2s)-Tsu)时，则插入该缓冲单元就不会在N条时序路径上引起新的建立时间违反。
这里，在对第一单元进行修复处理时，需要对第一单元所处的N条时序路径都进行修复，从而可以一次性修复完N条时序路径，从而可以极大的提高修复速度。可以理解的是，满足条件“延迟时间均小于N条时序路径建立时间余量”的缓冲单元有可能不存在，如果不存在则修复失败，否则，修复成功。
优选的，还包括以下步骤：
步骤204：当第一单元修复成功时，从所述全部单元去除第一单元以及所述N条时序路径中的所有单元，得到剩余单元；否则，去除第一单元得到剩余单元；这里，当在第一单元的输出端插入缓冲单元之后，第一单元的建立时间和保持时间均满足要求，则第一单元修复成功，可以理解的是，由于第一单元有可能处于多个时序路径，则该多个时序路径中的保持时间违反的问题都有可能被修复，因此，为了防止出现重复修复的问题，需要将与第一单元输入同一时序路径中的所有单元(包括第一单元)都从所述全部单元中删除，并得到剩余单元。而当第一单元没有被修复时，则表明在第一单元处是无法修复的(有可能需要在与第一单元处于同一时序路径中的其他单元中进行修复)，为了防止下次继续选中第一单元，则可以从所述全部单元中删除第一单元。
步骤205：持续执行以下修复操作，直至所述剩余单元为空；所述修复操作具体包括：从所述剩余单元中获取出现次数最多的第二单元，对第二单元的保持时间违反进行修复处理，从所述剩余单元去除第二单元，当第二单元修复成功时，从所述剩余单元去除与第二单元属于同一时序路径的所有单元。这里，会持续对M条存在保持时间违反的时序路径进行修复，且依照出现次数的高低依次进行修复，从而可以极大的提高修复速度。
可选的，所述“对第二单元的时间违反进行修复处理”具体包括：
获取第二单元所处的L条时序路径、以及L条时序路径所对应的建立时间余量，获取缓冲单元，所述缓冲单元的延迟时间均小于L条时序路径建立时间余量；在成功获取所述缓冲单元时，在第二单元的输出端插入缓冲单元，第二单元修复成功，否则第二单元修复失败。
本发明实施例还提供了一种保持时间违反的修复装置，包括以下模块：
第一获取模块，用于获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；
第二获取模块，用于获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；
第一修复模块，用于对第一单元的时间违反进行修复处理。
优选的，所述“获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元不相同”具体包括：获取端角中的所有存在保持时间违反的时序路径；当L条时序路径的终点单元相同时，仅保留保持时间违反值最大的时序路径，从而获取M条时序路径，其中，L为自然数。
优选的，所述第一修复模块还用于：获取第一单元所处的N条时序路径、以及N条时序路径所对应的建立时间余量，获取缓冲单元，所述缓冲单元的延迟时间均小于N条时序路径建立时间余量；在成功获取所述缓冲单元时，在第一单元的输出端插入缓冲单元，第一单元修复成功，否则第一单元修复失败。
优选的，还包括，第二修复装置，用于：当第一单元修复成功时，从所述全部单元去除第一单元以及所述N条时序路径中的所有单元，得到剩余单元；否则，去除第一单元得到剩余单元；持续执行以下修复操作，直至所述剩余单元为空；所述修复操作具体包括：从所述剩余单元中获取出现次数最多的第二单元，对第二单元的时间违反进行修复处理，从所述剩余单元去除第二单元，当第二单元修复成功时，从所述剩余单元去除与第二单元属于同一时序路径的所有单元。
本发明实施例二提供了一种集成电路的保持时间违反的修复方法，包括以下步骤：
持续执行以下操作：将所述集成电路分割为若干端角，对每个端角都执行实施例一中的修复方法，直至所述集成电路不存在保持时间违反。这里，在每次执行实施例一种的修复方法时，可以使用ICC(物理设计)工具，在第一单元和若干第二单元的输出端附近寻找可以插入缓冲单元的空隙，之后插入缓冲单元并完成连线，从而就可以得到新的网表和新的寄生参数，即可以再次执行实施例一中的修复方法。
本发明实施例还提供了一种集成电路的保持时间违反的修复装置，包括以下模块：
第三修复模块，用于持续执行以下操作：将所述集成电路分割为若干端角，对每个端角都执行实施例一中的修复方法，直至所述集成电路不存在保持时间违反。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种用于集成电路的保持时间违反的修复方法，其特征在于，包括以下步骤：
获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；
获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；
对第一单元的时间违反进行修复处理。
2.根据权利要求1所述的修复方法，其特征在于，所述“获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同”具体包括：
获取端角中的所有存在保持时间违反的时序路径，并依据预设删除规则对所有存在保持时间违反的时序路径进行处理，从而得到M条时序路径；所述预设删除规则具体包括：当若干条时序路径的终点单元相同时，仅保留保持时间违反值最大的时序路径。
3.根据权利要求1所述的修复方法，其特征在于，所述“对第一单元的时间违反进行修复处理”具体包括：
获取第一单元所处的N条时序路径、以及N条时序路径所对应的建立时间余量，获取缓冲单元，所述缓冲单元的延迟时间均小于N条时序路径建立时间余量；在成功获取所述缓冲单元时，在第一单元的输出端插入缓冲单元，第一单元修复成功，否则第一单元修复失败。
4.根据权利要求3所述的修复方法，其特征在于，还包括以下步骤：
当第一单元修复成功时，从所述全部单元去除第一单元以及所述N条时序路径中的所有单元，得到剩余单元；否则，去除第一单元得到剩余单元；
持续执行以下修复操作，直至所述剩余单元为空；所述修复操作具体包括：从所述剩余单元中获取出现次数最多的第二单元，对第二单元的保持时间违反进行修复处理，从所述剩余单元去除第二单元，当第二单元修复成功时，从所述剩余单元去除与第二单元属于同一时序路径的所有单元。
5.一种用于集成电路的保持时间违反的修复装置，其特征在于，包括以下模块：
第一获取模块，用于获取M条存在保持时间违反的时序路径，其中，任意两条时序路径的终点单元均不相同，M为自然数；
第二获取模块，用于获取M条时序路径中全部单元以及每个单元的出现次数，获取出现次数最多的第一单元；
第一修复模块，用于对第一单元的时间违反进行修复处理。
6.根据权利要求5所述的修复装置，其特征在于，所述第二获取模块还用于：获取端角中的所有存在保持时间违反的时序路径，并依据预设删除规则对所有存在保持时间违反的时序路径进行处理，从而得到M条时序路径；所述预设删除规则具体包括：当若干条时序路径的终点单元相同时，仅保留保持时间违反值最大的时序路径。
7.根据权利要求5所述的修复装置，其特征在于，所述第一修复模块还用于：
获取第一单元所处的N条时序路径、以及N条时序路径所对应的建立时间余量，获取缓冲单元，所述缓冲单元的延迟时间均小于N条时序路径建立时间余量；在成功获取所述缓冲单元时，在第一单元的输出端插入缓冲单元，第一单元修复成功，否则第一单元修复失败。
8.根据权利要求7所述的修复装置，其特征在于，还包括，
当第一单元修复成功时，从所述全部单元去除第一单元以及所述N条时序路径中的所有单元，得到剩余单元；否则，去除第一单元得到剩余单元；
持续执行以下修复操作，直至所述剩余单元为空；所述修复操作具体包括：从所述剩余单元中获取出现次数最多的第二单元，对第二单元的保持时间违反进行修复处理，从所述剩余单元去除第二单元，当第二单元修复成功时，从所述剩余单元去除与第二单元属于同一时序路径的所有单元。
9.一种用于集成电路的保持时间违反的修复方法，其特征在于，包括以下步骤：
持续执行以下操作：将所述集成电路分割为若干端角，对每个端角都执行权利要求1-4任一项所述的修复方法；直至所述集成电路符合预设条件。
10.一种用于集成电路的保持时间违反的修复装置，其特征在于，包括以下模块：
第三修复模块，用于持续执行以下操作：将所述集成电路分割为若干端角，对每个端角都执行权利要求1-4任一项所述的修复方法；直至所述集成电路符合预设条件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910400539.9A CN111046618A (zh) | 2019-05-15 | 2019-05-15 | 一种用于集成电路的保持时间违反的修复方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910400539.9A CN111046618A (zh) | 2019-05-15 | 2019-05-15 | 一种用于集成电路的保持时间违反的修复方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111046618A true CN111046618A (zh) | 2020-04-21 |
Family
ID=70231682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910400539.9A Withdrawn CN111046618A (zh) | 2019-05-15 | 2019-05-15 | 一种用于集成电路的保持时间违反的修复方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111046618A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111881637A (zh) * | 2020-07-08 | 2020-11-03 | 广芯微电子（广州）股份有限公司 | 一种数字电路功耗优化的方法、系统及存储介质 |
| CN112597725A (zh) * | 2020-12-21 | 2021-04-02 | 北京百瑞互联技术有限公司 | 集成电路多情景时序收敛分析方法、装置、介质及设备 |
| CN112783065A (zh) * | 2021-01-08 | 2021-05-11 | 重庆百瑞互联电子技术有限公司 | 一种时序电路优化方法、装置及其存储介质 |
-
2019
- 2019-05-15 CN CN201910400539.9A patent/CN111046618A/zh not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111881637A (zh) * | 2020-07-08 | 2020-11-03 | 广芯微电子（广州）股份有限公司 | 一种数字电路功耗优化的方法、系统及存储介质 |
| CN112597725A (zh) * | 2020-12-21 | 2021-04-02 | 北京百瑞互联技术有限公司 | 集成电路多情景时序收敛分析方法、装置、介质及设备 |
| CN112783065A (zh) * | 2021-01-08 | 2021-05-11 | 重庆百瑞互联电子技术有限公司 | 一种时序电路优化方法、装置及其存储介质 |
| CN112783065B (zh) * | 2021-01-08 | 2022-01-28 | 重庆百瑞互联电子技术有限公司 | 一种时序电路优化方法、装置及其存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111046618A (zh) | 一种用于集成电路的保持时间违反的修复方法和装置 | |
| CN108009055B (zh) | 一种修复保持时间违例的方法和装置 | |
| US20070186202A1 (en) | Method and apparatus for insertion of filling forms within a design layout | |
| EP3239865A1 (en) | Method for analyzing ir drop and electromigration of ic | |
| US9665671B1 (en) | Emulating power gating for a circuit design using a programmable integrated circuit | |
| US8656337B2 (en) | Optimization method and device for netlist used in logic circuit design for semiconductor integrated circuit | |
| CN114861578A (zh) | 保持时间违例修复方法、装置、设备及存储介质 | |
| US7590957B2 (en) | Method and apparatus for fixing best case hold time violations in an integrated circuit design | |
| CN111400169A (zh) | 一种自动化生成用于测试软硬件的网表文件的方法及系统 | |
| CN110442929A (zh) | 一种基于perl实现芯片系统顶层自动例化的方法 | |
| US7975249B2 (en) | Operation timing verifying apparatus and program | |
| CN109800511B (zh) | 一种寻找最优公共点的保持时间违反修正方法及系统 | |
| US7721171B2 (en) | Scheme to optimize scan chain ordering in designs | |
| US8181146B1 (en) | Equivalence checker | |
| CN110991130B (zh) | 一种利用电路仿真检查标准单元时序库的方法 | |
| US10885248B1 (en) | Method for modeling glitches during circuit simulation | |
| CN116702664B (zh) | 时间违例修复方法、装置、计算机设备及存储介质 | |
| CN112749526A (zh) | 电源轨设计方法、装置及其非瞬时计算机可读介质 | |
| CN117272910B (zh) | 一种集成电路老化电路板的模块化设计方法及装置 | |
| CN110377972B (zh) | 一种硬件原理图自动化集成排序方法和装置 | |
| CN112613261B (zh) | 一种确定block端口时钟域的方法 | |
| CN117688893B (zh) | 芯片转换时间违例修复方法、装置、电子设备及存储介质 | |
| US10614181B2 (en) | Electronic design tools using non-synthesizable circuit elements | |
| US11668749B2 (en) | Method for eliminating fake faults in gate-level simulation | |
| JP2000194734A (ja) | 半導体集積回路のバックアノテ―ション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200421 |