JP4544118B2 - 回路検証システムと方法、及びプログラム - Google Patents

Description

本発明は回路検証システムと方法、及びプログラムに関し、特にＬＳＩやディスクリート部品を接続し基板やカードに構成された回路の電気的正当性を効率的に検証する回路検証システムと方法、及びプログラムに関する。

近年のＰＷＢ（印刷配線基板）開発においては、高速化・高密度化・要求機能の複雑化により、基板作成後はもちろん、配置・配線後に不具合が発覚しても、混雑度の高い状況での部品追加、変更、配線パターン修正は困難となってきており、最悪の場合は再設計を要するなど、修正に大きな後戻りが発生する。後追いで品質問題が発覚した場合には、更なる設計期間の延長が必要となっている。

従って、回路図設計段階からの事前の品質確認が重要視されている。しかし、回路設計については、論理設計、配置設計（遅延時間検証）等の設計検証ツールは各種用意されているが、電気的正当性のチェックツールは比較的に少なく、特にＰＷＢ設計の電気的正当性のチェックツールは少ない。

一方、ＬＳＩ回路設計のチェックを自動的に行う従来技術として、下記Ｉ／Ｏバッファ動作電源自動チェックシステムがある。

このシステムは、ＬＳＩピンアサインとＬＳＩ論理ネットリストとＩ／Ｏバッファブロックライブラリとを、データ処理装置により読み込み、被検査対象の各Ｉ／Ｏネット毎にＩ／Ｏバッファ動作電源レベルと供給電源の整合性を電源レベルチェック手段によりチェックし、このチェックした照合の結果を出力する。この手順により、下地供給電源とＩ／Ｏバッファ動作電源の整合性を人手によらず自動でチェックでき、多種電源動作ＬＳＩのＩ／Ｏ設計品質を向上する（特許文献１参照）。

特開２０００−１８１９４２号公報（第１ページ）

上記の理由で、ＰＷＢの回路図設計段階からの事前の品質確認が行う必要があるが、電気的正当性を確認するためには、専門知識を備えた技術者が必要であるという第１の課題がある。

また、高密度化した分設計規模も大きくなっており、チェックする回路数が増大しており、検証には大幅な工数が費されるという第２の課題がある。

上記Ｉ／Ｏバッファ動作電源自動チェックシステムは、動作電源レベルと供給電源の整合性をチェックできるが、Ｉ／Ｏバッファを含むネット出力等について電気的正当性をチェックするものでないし、ＰＷＢ設計への適用に関する記載はない。

本発明の目的は、ＰＷＢの回路図設計段階の事前検証を効率的に行え、前記課題を解決できる回路検証システムと方法、及びプログラムを提供することにある。

本発明の第１の回路検証システムは、ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成する手段と、バッファモデルネットリストの、各ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、これらを個別ネット情報として出力し、これの各回路構成情報のＬＳＩの種別と端子識別を無視した状態での同一の回路構成情報を除外し代表グループネット情報として出力する同一接続グループネット抽出手段と、代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を出力する検証手段とをデータ処理装置に含む。

本発明の第２の回路検証システムは、前記第１の回路検証システムであって、前記同一接続グループネット抽出手段が、抽出し個別ネット情報とした回路構成情報について、ＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号を個別ネット情報の回路構成情報にも付加し、前記回路構成情報が代表グループネット情報に既に存在すれば、その登録番号を前記個別ネット情報にも付加しておき、前記検証手段が、回路構成情報のチェック結果を登録番号に対応付けて出力する様にする。

本発明の第３の回路検証システムは、ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成する手段と、バッファモデルネットリストの各ＬＳＩ端子について、ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、その回路構成情報のＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号に対応して、抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を出力特定情報として保持し、前記除いた回路構成情報が代表グループネット情報に既に存在すれば、その登録番号に対応した出力特定情報に抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を追記する同一接続グループネット抽出手段と、代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を登録番号に対応付けて出力し、エラー時に登録番号対応の出力特定情報も出力する検証手段とをデータ処理装置に含む。

本発明の第１のプログラムは、ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩ端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、バッファモデルネットリストの、各ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、これらを個別ネット情報とし出力し、これの各回路構成情報のＬＳＩの種別と端子識別を無視した状態での同一の回路構成情報を除外し代表グループネット情報として出力する同一接続グループネット抽出ステップと、代表グループネット情報の各回路構成情報に対し、前記ライブラリ情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を出力する検証ステップをデータ処理装置に実行させる。

本発明の第２のプログラムは、前記第１のプログラムであって、前記同一接続グループネット抽出ステップに、抽出し個別ネット情報とした回路構成情報について、ＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号を、個別ネット情報の回路構成情報にも付加し、前記回路構成情報が代表グループネット情報に既に存在すれば、その登録番号を前記個別ネット情報に付加しておくステップを含み、前記検証ステップが、回路構成情報のチェック結果を登録番号に対応付けて出力するステップを含む。

本発明の第３のプログラムは、ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、バッファモデルネットリストの各ＬＳＩ端子について、ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、その回路構成情報のＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号に対応して、抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を出力特定情報として保持し、前記除いた回路構成情報が代表グループネット情報に既に存在すれば、その登録番号に対応した出力特定情報に抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を追記する同一接続グループネット抽出ステップと、代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を登録番号に対応付けて出力し、エラー時に登録番号対応の出力特定情報も出力する検証ステップとをデータ処理装置に実行させる。

本発明の第１の回路検証方法は、ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩ端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、バッファモデルネットリストの、各ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、これらを個別ネット情報として出力し、これの各回路構成情報のＬＳＩの種別と端子識別を無視した状態での同一の回路構成情報を除外し代表グループネット情報とし出力する同一接続グループネット抽出ステップと、代表グループネット情報の各回路構成情報に対し、前記ライブラリ情報を参照し電気的正当性の検証を実施しチェック結果を出力する検証ステップを含む。

本発明の第２の回路検証方法は、前記第１の回路検証方法であって、前記同一接続グループネット抽出ステップに、抽出し個別ネット情報とした回路構成情報について、ＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号を、個別ネット情報の回路構成情報にも付加し、前記回路構成情報が代表グループネット情報に既に存在すれば、その登録番号を前記個別ネット情報に付加しておくステップを含み、前記検証ステップが、回路構成情報のチェック結果を登録番号に対応付けて出力するステップを含む。

本発明の第３の回路検証方法は、ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、バッファモデルネットリストの各ＬＳＩ端子について、ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、その回路構成情報のＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号に対応して、抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を出力特定情報として保持し、前記除いた回路構成情報が代表グループネット情報に既に存在すれば、その登録番号に対応した出力特定情報に抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を追記する同一接続グループネット抽出ステップと、代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を登録番号に対応付けて出力し、エラー時に登録番号対応の出力特定情報も出力する検証ステップとを含む。

本発明によれば、専門知識の必要とされる回路図の電気的な正当性検証を、検証箇所をグループ化して一括検証することにより、検証内容不変のまま検証回数を減らすことで、従来手法よりも検証に要する総時間を短縮することが可能となる。

又、専門知識の必要とされていた回路図の電気的な正当性検証を、専門知識を有さない者でも自動的に行える。

次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。図１を参照すると、本発明の回路検証システムは、データ処理装置２と、これがアクセスできる記憶装置１を備えている。

データ処理装置２は、ワークステーション、パーソナルコンピュータ等の装置でＣＰＵやメモリを有しプログラム制御で動作する。またキーボード等の入力装置やディスプレイ等の出力装置も備えている。

記憶装置１は、ディスク装置等の記憶装置であり、データ処理装置２に接続された外部記憶装置、或いはデータ処理装置２に通信接続されたデータベースサーバ等である。

記憶装置１には、回路図情報１１と、ＬＳＩピン−ＩＯバッファ名対応表１２と、ＩＯバッファライブラリ１３が記憶されており、また代表グループネット情報１５と、個別ネット情報１４とチェック結果１６が出力される。

ここで、回路図情報１１と、ＬＳＩピン−ＩＯバッファ名対応表１２と、ＩＯバッファライブラリ１３がデータベースサーバに記憶されており、代表グループネット情報１５と、個別ネット情報１４とチェック結果１６をデータ処理装置２の外部記憶装置に出力するようにしてもよい。

データ処理装置２には、バッファモデルネットリスト作成手段２１と、同一接続グループネット抽出手段２２と、代表グループネット検証手段２３を有し、バッファモデルネットリスト２４もメモリ（内部記憶）に記憶される。

また、バッファモデルネットリスト作成手段２１と、同一接続グループネット抽出手段２２と、代表グループネット検証手段２３の各手段は、各手段対応のプログラムがデータ処理装置２を制御することで実現される。

回路図情報１１には、回路図上に記述される全部品の接続関係を定義している。ＬＳＩピン−ＩＯバッファ名対応表１２には、各ＬＳＩ部品のピン（端子）とそれに内部接続されるＩＯバッファの種類名の対応関係を定義している。ＩＯバッファライブラリ１３には、検証に必要となるＩＯバッファの特性を定義している。

バッファモデルネットリスト２４には、回路図上に存在する全部品の接続関係を定義しており、ＬＳＩのピンに関しては内部のＩＯバッファまで接続関係が定義されている。

代表グループネット情報１５には、回路図情報上に存在する全てのＬＳＩピンの内部接続のＩＯバッファからの接続関係が定義されている。なお、同一の接続関係については代表グループネット情報１５には定義されない。

個別ネット情報１４には、全ＬＳＩのピンからの接続関係と、代表グループネットとの対応関係が定義されている。チェック結果１６としては、各代表グループネットに対し、検証を実施した結果を出力する。

バッファモデルネットリスト作成手段２１は回路図情報１１とＬＳＩピン−ＩＯバッファ名対応表１２とＩＯバッファライブラリ１３から回路図上の全ＬＳＩの各ピンとＩＯバッファ名の対応づけを行い、バッファモデルネットリスト２４を生成する。

同一接続グループネット抽出手段２２はバッファモデルネットリスト２４を入力し、全ＬＳＩピンのＩＯバッファからの接続関係を抽出し、ＬＳＩ種別やＬＳＩピンを無視した状態での同一の回路構成を除外した代表グループネット情報１５、及び、全てのＬＳＩピンのＩＯバッファからの接続関係（回路構成情報）をＬＳＩピンも含めて記した個別ネット情報１４を生成する。

代表グループネット検証手段２３は代表グループネット情報１５を入力し、代表グループネットの各ネット（各回路構成情報）に対して検証を実施し、チェック結果１６を生成する。

次に、図２のフローチャートに沿って本実施形態の全体の動作について説明する。第１段階として、回路図情報１１に対してＬＳＩの内部接続のバッファまで表現したバッファモデルネットリスト２４を作成する。

バッファモデルネットリスト作成手段２１は、図４（１）の回路図情報１１を読み込み（ステップＡ１）、図４（２）のＬＳＩピン−ＩＯバッファ名対応表１２を読み込み（ステップＡ２）、図４（３）のＩＯバッファライブラリ１３を読み込む（ステップＡ３）。

次に回路図情報１１で使用されているＬＳＩのピンについて、ＬＳＩピン−ＩＯバッファ名対応表１２から対応するＩＯバッファ名を入手し、ＩＯバッファライブラリ１３との関連付けを行い、バッファモデルネットリスト２４を作成する（ステップＡ４、図５参照）。

第２段階として、バッファモデルネットリスト２４の全ＬＳＩピンに対し、接続先抽出を行い、代表グループネット情報１５と個別ネット情報１４（図６参照）を作成する。

同一接続グループネット抽出手段２２は、バッファモデルネットリスト２４のＬＳＩピンを順次選択し（ステップＡ５）、接続されるネットをトレースして接続される全部品を抽出する（ステップＡ６）。

接続先がＩＯバッファであるかチェックし（ステップＡ７）、接続先がＩＯバッファの場合でも始点が入力バッファで接続先が出力バッファなら既に抽出済みのため（ステップＡ７−２）、トレースは対象外とする。

接続先がＩＯバッファの場合で上記に該当しない場合は本分岐先のトレースは終了し、接続先がＩＯバッファでない場合は抵抗、コンデンサ、コネクタ等のディスクリート部品のため、対応するピンを抽出する。

対応するピンに接続されるネットが電源・グランドネットであるか判定し（ステップＡ８）、電源・グランドネットであれば、プルダウン、プルアップ抵抗や電源、グランド接続のコンデンサと判断しトレースを完了、そうでない場合は抽出ネットに対してさらにネットトレースを繰り返す（ステップＡ６）。

全ての分岐先についてトレースが終了したところで、回路構成の抽出は完了し、抽出した回路構成の情報を個別ネット情報１４として出力する（ステップＡ９）。個別ネット情報１４には、抽出したネットの始終点のＩＯバッファの情報だけでなく、ＩＯバッファが存在するＬＳＩ部品情報と各部品のピンの情報まで出力する。

同一接続グループネット抽出手段２２は次に、抽出した回路構成のＬＳＩ部品情報と各部品のピンの情報を除いた回路構成が代表グループネット情報１５に存在するか確認し（ステップＡ１０）、存在しない場合は、代表グループネット情報１５に新規の代表グループネットとして登録し（ステップＡ１１）、ユニークな登録番号を入手する。

なお、登録する代表グループネットには、各ＬＳＩの種別やＬＳＩのピンの情報は出力せず、ＩＯバッファの情報で定義する。代表グループネット情報１５に同一回路構成が存在する場合は（ステップＡ１１）、存在した代表グループネットの登録番号を入手する。

入手した登録番号は、代表グループネット情報１５との対応付けのためその個別ネット情報１４に付加し出力し（ステップＡ１２）、全ＬＳＩピンに対する回路抽出が完了するまで抽出処理を繰り返す（ステップＡ１３）。

第３段階として、代表グループネット情報１５に対し、チェック結果１６を作成する。即ち、代表グループネット検証手段２３は、代表グループネット情報１５の代表グループネットを順次選択し（ステップＡ１４）、選択した代表のグループネットの回路に対し、電気的な検証を実施し、検証結果を出力する（ステップＡ１５）。

全ての代表グループネットの検証が終わったら完了し、そうでない場合は次の代表グループネットを検証し（ステップＡ１６）、全ての代表グループネットの検証を完了したところで終了する。

ステップＡ１５での検証は、許可されてない出力バッファ同士のワィヤード（オープンドレイン乃至オープンコレクタでなくトライステート出力でもない出力バッファ同士のワイヤード）、オープンドレイン乃至オープンコレクタ出力バッファのネットにプルアップ抵抗が無いプルアップ抵抗抜け、トライステート出力バッファのネットにプルアップ抵抗とプルダウン抵抗が無い抵抗抜け、ＬＳＩ出力バッファ出力のグランド、電源への短絡他の不正がないこと等を検証する。

次に、図４を参照し、具体例を用いて本実施例の動作を説明する。図４の（１）は回路図情報１１の具体例を示し、上向き矢印はＶＤＤに接続されていることを示す。回路図情報１１を読み込み（ステップＡ１）、ＬＳＩピン−ＩＯバッファ名対応表１２を読み込み（ステップＡ２）、ＩＯバッファライブラリ１３を読み込む（ステップＡ３）ことにより、回路図情報１１の全接続情報を認識し、また、ＬＳＩ１、ＬＳＩ２、ＬＳＩ３については、ＬＳＩピン−ＩＯバッファ名対応表１２にＬＳＩ１の１ピンがＯＵＴＡ、２ピンがＯＵＴＢといったようにＩＯバッファ名との対応関係が定義されているため、ＬＳＩ内部のＩＯバッファの接続を作成する。

使用されているＯＵＴＡ，ＯＵＴＢ，ＩＮＡ，ＩＮＢ，ＩＮＣのＩＯバッファは、ＩＯバッファライブラリ１３として入力しており、ＩＯバッファ名をキーに詳細情報を引くことで関連付けを行い、ＬＳＩ１の１ピンであれば、オープンドレインの出力バッファであるといったように検証に必要な情報が引き出せるようにする。

関連付けした情報は図５のバッファモデルネットリスト２４のような接続関係となる（ステップＡ４）。

次にバッファモデルネットリスト２４のＬＳＩピンを順次選択し、接続関係を抽出する（ステップＡ５）。まず、ＬＳＩ１の１ピンで始点はＯＵＴＡのドライバを選択し、接続されるネットを抽出し（ステップＡ６）、２分岐となっており、一方は抵抗に接続されており、抵抗部品のため（ステップＡ７）、その先のネットが電源もしくはグランド接続かチェックし（ステップＡ８）、電源であるためプルアップ抵抗と判断し本分岐のトレースを完了し、もう一方の分岐についてはＬＳＩ２の２ピンのＩＮＡのレシーバに接続されているため（ステップＡ７）、また始点は入力バッファでないので抽出済みでなく（ステップＡ７−２）回路構成情報のトレースを終了する。

図６（１）の個別ネット情報１４に、ＬＳＩ１の１ピンから抽出した接続関係（回路構成情報）をＩＯバッファの接続を含めて出力する（ステップＡ９）。

また、ＬＳＩ１の１ピンについて抽出した接続関係について、ＬＳＩ品種、ＬＳＩのピン番号を無視した状態で、同じ接続関係が代表グループネット情報１５に存在するかチェックし（ステップＡ１０）、存在しないため代表グループネット情報１５に、ＬＳＩ種、ＬＳＩのピン番号を省いた接続情報を代表グループネットとして出力し、また、ユニークな登録番号１を入手し出力する（ステップＡ１１）。

入手した代表グループネットの登録番号１は、個別ネット情報１４にも出力する（ステップＡ１２）。全ＬＳＩピンの抽出が完了してないため（ステップＡ１３）、次のＬＳＩ１の２ピンを選択し（ステップＡ５）、同様にネットトレースし（ステップＡ６）、代表グループネット情報１５に無い接続関係のため、登録番号２として個別ネット情報１４、代表グループネット情報１５に出力する（ステップＡ６〜Ａ１２）。

同様に、ＬＳＩ２の１ピンについてネットトレースするが（ステップＡ６）、始点はＩＮＡの入力バッファであり、接続先には出力バッファであるＯＵＴＡが接続されているため、抽出済みとし（ステップＡ７−２）、個別ネット情報１４、代表グループネット情報１５に出力することなく次のピンの接続関係を抽出する。

ＬＳＩ２の２，３ピンはＬＳＩ２の１ピン同様に出力不要のピンである。ＬＳＩ２の４ピンについては、分岐先の接続関係、ＩＯバッファの種類がＬＳＩ１の１ピンと完全に一致し、代表グループネットに同じ回路構成のネットが存在するため（ステップＡ１０）、同じ回路構成の登録番号１を入手し、代表グループネット情報１５には出力せず、個別ネット情報１４に登録番号１を出力する。

同様にＬＳＩ２の２〜３ピン、ＬＳＩ３の１〜４ピンを抽出し、全てのＬＳＩピンの接続関係の抽出が完了し、代表グループネット情報１５が３ネット、個別ネット情報１４が５ネットとなる（ステップＡ１３）。

次に代表グループネット情報１５の回路情報の３ネットを順次選択し（ステップＡ１４）、それぞれに対して検証を行い、検証結果をチェック結果１６に出力する（図７参照）。登録番号３のネットは、ドライバがオープンドレインが、プルアップ抵抗が接続されていないため、チェック結果にエラー情報を出力する（ステップＡ１５）。全グループネットの検証が終わったところで終了する。

チェック結果１６でエラーしている登録番号を持つ個別ネット情報１４のネットは、全てエラーしていることとなるため、回路図情報１１上でのエラー箇所特定には、個別ネット情報１４からエラーした登録番号を検索すれば良い。

このようにして検証対象箇所をグループ化し、検証内容を変更することなく検証箇所を減らすことで検証ＴＡＴ（総時間）を短縮することが可能であり、また回路図情報１１上でのエラー箇所も詳細に示されている。

本実施形態の他の実施例では、個別ネット情報１４は出力せず、同一接続グループネット抽出手段２２が抽出したＬＳＩ識別、端子識別付きの回路構成情報はワークエリア等に一時記憶し、ＬＳＩ識別、端子識別を除いた回路構成情報を作成し、代表グループネット情報１５の各回路構成情報と照合し同じものがなければ、入手した新規登録番号と共に代表グループネット情報１５に追加する。

そして登録番号に対応付けて、前記一時記憶したＬＳＩ識別、端子識別のうち出力バッファのＬＳＩ識別−端子識別を、出力特定情報に追加し記憶しておく。

前記照合で同じものがあれば代表グループネット情報１５のその回路構成情報に付加されている登録番号を取得し、それに対応する出力特定情報に、一時記憶した情報の内、Ｌ出力バッファのＬＳＩ識別−端子識別を追記する。

そして、代表グループネット検証手段２３は、検証結果を代表グループネット情報１５の登録番号と共に出力するが、エラーとなった場合には更に対応する出力特定情報も出力する。

この様にすることで、記憶装置１の記憶容量が小さく、容量の余裕が少ない場合にも本発明を構築できる。

ＬＳＩピン−ＩＯバッファ名対応表１２を読み込む代わりに、ＬＳＩチップのＩＯパッド名とそれに接続されたＩＯバッファ名（機能ブロック名）と、ＬＳＩチップのＩＯパッド名とＬＳＩ部品のパッケージ等の端子番号との対応情報を、ＬＳＩ部品の品種ごとに揃え読み込み、ＬＳＩピン−ＩＯバッファ名対応表１２をデータ処理装置２の内部で作成する様にしてもよい。

また、ＩＯバッファライブラリ１３の代わりに、ＩＯバッファごとの特性情報を含むＬＳＩの機能ブロックライブラリを入力とし、これのＩＯバッファごとの特性情報のみを抽出しデータ処理装置２の内部に保持する様にしてもよい。

本発明はＰＷＢ設計等で利用できる。

本発明の回路検証システムの構成を示すブロック図。 本実施形態の動作を示すフローチャート。 本実施形態の動作を示すフローチャート。 （１）は、回路図情報１１の具体例を示し、（２）はＬＳＩピン−ＩＯバッファ名対応表１２の具体例を示し、（３）はＩＯバッファライブラリ１３の具体例を示す図。 バッファモデルネットリスト２４の具体例を示す図。 （１）は個別ネット情報１４の具体例を示し、（２）は代表グループネット情報１５を示す図。 チェック結果１６の例を示す図。

符号の説明

１ 記憶装置
１１ 回路図情報
１２ ＬＳＩピン−ＩＯバッファ名対応表
１３ ＩＯバッファライブラリ
１４ 個別ネット情報
１５ 代表グループネット情報
１６ チェック結果
２ データ処理装置
２１ バッファモデルネットリスト作成手段
２２ 同一接続グループネット抽出手段
２３ 代表グループネット検証手段
２４ バッファモデルネットリスト

Claims (9)

1. ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成する手段と、
   バッファモデルネットリストの、各ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、これらを個別ネット情報として出力し、これの各回路構成情報のＬＳＩの種別と端子識別を無視した状態での同一の回路構成情報を除外し代表グループネット情報として出力する同一接続グループネット抽出手段と、
   代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を出力する検証手段とをデータ処理装置に含むことを特徴とする回路検証システム。
2. 前記同一接続グループネット抽出手段が、抽出し個別ネット情報とした回路構成情報について、ＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号を個別ネット情報の回路構成情報にも付加し、前記回路構成情報が代表グループネット情報に既に存在すれば、その登録番号を前記個別ネット情報にも付加しておき、
   前記検証手段が、回路構成情報のチェック結果を登録番号に対応付けて出力する様にしたことを特徴とする請求項１記載の回路検証システム。
3. ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成する手段と、
   バッファモデルネットリストの各ＬＳＩ端子について、
   ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、その回路構成情報のＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号に対応して、抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を出力特定情報として保持し、前記除いた回路構成情報が代表グループネット情報に既に存在すれば、その登録番号に対応した出力特定情報に抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を追記する同一接続グループネット抽出手段と、
   代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を登録番号に対応付けて出力し、エラー時に登録番号対応の出力特定情報も出力する検証手段とをデータ処理装置に含むことを特徴とする回路検証システム。
4. ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩ端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、
   バッファモデルネットリストの、各ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、これらを個別ネット情報とし出力し、これの各回路構成情報のＬＳＩの種別と端子識別を無視した状態での同一の回路構成情報を除外し代表グループネット情報として出力する同一接続グループネット抽出ステップと、
   代表グループネット情報の各回路構成情報に対し、前記ライブラリ情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を出力する検証ステップをデータ処理装置に実行させるためのプログラム。
5. 前記同一接続グループネット抽出ステップに、抽出し個別ネット情報とした回路構成情報について、ＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号を、個別ネット情報の回路構成情報にも付加し、前記回路構成情報が代表グループネット情報に既に存在すれば、その登録番号を前記個別ネット情報に付加しておくステップを含み、
   前記検証ステップが、回路構成情報のチェック結果を登録番号に対応付けて出力するステップを含む請求項４記載のプログラム。
6. ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、
   バッファモデルネットリストの各ＬＳＩ端子について、
   ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、その回路構成情報のＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号に対応して、抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を出力特定情報として保持し、前記除いた回路構成情報が代表グループネット情報に既に存在すれば、その登録番号に対応した出力特定情報に抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を追記する同一接続グループネット抽出ステップと、
   代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を登録番号に対応付けて出力し、エラー時に登録番号対応の出力特定情報も出力する検証ステップとをデータ処理装置に実行させるためのプログラム。
7. ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩ端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、
   バッファモデルネットリストの、各ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、これらを個別ネット情報として出力し、これの各回路構成情報のＬＳＩの種別と端子識別を無視した状態での同一の回路構成情報を除外し代表グループネット情報とし出力する同一接続グループネット抽出ステップと、
   代表グループネット情報の各回路構成情報に対し、前記ライブラリ情報を参照し電気的正当性の検証を実施しチェック結果を出力する検証ステップを含むことを特徴とする回路検証方法。
8. 前記同一接続グループネット抽出ステップに、抽出し個別ネット情報とした回路構成情報について、ＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号を、個別ネット情報の回路構成情報にも付加し、前記回路構成情報が代表グループネット情報に既に存在すれば、その登録番号を前記個別ネット情報に付加しておくステップを含み、
   前記検証ステップが、回路構成情報のチェック結果を登録番号に対応付けて出力するステップを含むことを特徴とする請求項７記載の回路検証方法。
9. ＬＳＩやディスクリート部品の接続関係が定義された回路図情報と、ＬＳＩの端子とそれに内部接続されるＩＯバッファの種類名を含むＬＳＩ端子−ＩＯバッファ対応情報と、ＩＯバッファの特性定義を含むライブラリとを記憶装置から読み込み、回路図情報の各ＬＳＩの端子について、前記対応情報から対応するＩＯバッファ名を取得し、これを回路図情報のＬＳＩ端子に付属させバッファモデルネットリストを作成するステップと、
   バッファモデルネットリストの各ＬＳＩ端子について、
   ＬＳＩ端子のＩＯバッファを始点とし外部配線やディスクリート部品を通じ接続先のＩＯバッファやグランド、電源で終わる回路構成情報を抽出し、その回路構成情報のＬＳＩの種別と端子識別を除いた回路構成情報が代表グループネット情報になければ、これにユニークな登録番号を付加して代表グループネット情報に追加し、その登録番号に対応して、抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を出力特定情報として保持し、前記除いた回路構成情報が代表グループネット情報に既に存在すれば、その登録番号に対応した出力特定情報に抽出した回路構成情報の出力バッファのＬＳＩ識別、端子識別を追記する同一接続グループネット抽出ステップと、
   代表グループネット情報の各回路構成情報に対し、前記ライブラリの情報を参照し電気的正当性の検証を実施しエラー内容を含むチェック結果を登録番号に対応付けて出力し、エラー時に登録番号対応の出力特定情報も出力する検証ステップとを含むことを特徴とする回路検証方法。
   

Images