JP4962084B2 - 回路設計検証システム、方法、及び、プログラム - Google Patents
回路設計検証システム、方法、及び、プログラム Download PDFInfo
- Publication number
- JP4962084B2 JP4962084B2 JP2007083610A JP2007083610A JP4962084B2 JP 4962084 B2 JP4962084 B2 JP 4962084B2 JP 2007083610 A JP2007083610 A JP 2007083610A JP 2007083610 A JP2007083610 A JP 2007083610A JP 4962084 B2 JP4962084 B2 JP 4962084B2
- Authority
- JP
- Japan
- Prior art keywords
- common signal
- signal terminal
- information
- netlist
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
半導体装置のネットリストから、共通信号端子に接続される部品である抵抗やコンデンサの情報を含む共通信号端子接続情報を抽出する共通信号端子抽出手段と、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子接続情報を、電気的特性情報に置き換える情報変換手段と、
前記共通信号端子に接続される部品の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定する整合判定手段と、
前記ネットリストから、前記整合判定手段で判定が終了した電気的特性情報に対応する前記共通信号端子接続情報を除いて未検証ネットリストを作成する未検証ネットリスト作成手段と、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するシミュレーション実行手段と、を有することを特徴とする。
前記共通信号端子抽出手段が、半導体装置のネットリストから、共通信号端子に接続される部品である抵抗やコンデンサの情報を含む共通信号端子接続情報を抽出するステップと、
前記情報変換手段が、部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子接続情報を、電気的特性情報に置き換えるステップと、
前記整合判定手段が、前記共通信号端子に接続される部品の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記未検証ネットリスト作成手段が、前記ネットリストから、前記整合判定手段で判定が終了した電気的特性情報に対応する前記共通信号端子接続情報を除いて未検証ネットリストを作成するステップと、
前記シミュレーション実行手段が、前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を有することを特徴とする。
半導体装置のネットリストから、共通信号端子に接続される部品である抵抗やコンデンサの情報を含む共通信号端子接続情報を抽出するステップと、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子接続情報を、電気的特性情報に置き換えるステップと、
前記共通信号端子に接続される部品の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記ネットリストから、前記電気的制約ルールを満たすか否かを判定するステップで判定が終了した電気的特性情報に対応する前記共通信号端子接続情報を除いて未検証ネットリストを作成するステップと、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を実行させることを特徴とする。
12:抵抗・コンデンサライブラリ
13:LSIルールファイル
14:擬似装置SIMモデル
15:I/Oバッファモデル
21:抵抗・コンデンサ接続部物理→論理情報展開手段
22:ネットリスト・ルール整合検証手段
23:未検証ネットリスト作成手段
24:論理・電気SIM実行手段
31:中間ネットリスト
32:共通信号検証結果
33:未検証ネットリスト
34:装置論理検証結果
Claims (6)
- 半導体装置の回路設計を検証する回路設計検証システムにおいて、
半導体装置のネットリストから、共通信号端子に接続される部品である抵抗やコンデンサの情報を含む共通信号端子接続情報を抽出する共通信号端子抽出手段と、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子接続情報を、電気的特性情報に置き換える情報変換手段と、
前記共通信号端子に接続される部品の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定する整合判定手段と、
前記ネットリストから、前記整合判定手段で判定が終了した電気的特性情報に対応する前記共通信号端子接続情報を除いて未検証ネットリストを作成する未検証ネットリスト作成手段と、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するシミュレーション実行手段と、を有することを特徴とする回路設計検証システム。 - 前記シミュレーション実行手段は、前記論理シミュレーションに加えて、LSIのI/Oバッファの情報を付加して電気シミュレーションを実行する、請求項1に記載の回路設計検証システム。
- 前記部品ライブラリは、抵抗部品の抵抗値、定格値及び接続電圧の情報、並びに、コンデンサ部品の容量、定格値及び接続電圧の情報の少なくとも一部を含む、請求項1又は2に記載の回路設計検証システム。
- 前記電気的制約ルールが、前記共通信号端子に許容されるファンアウト数、抵抗部品の抵抗値、定格値及び接続電圧の情報、並びに、コンデンサ部品の容量、定格値及び接続電圧の情報の少なくとも一部を含む、請求項3に記載の回路設計検証システム。
- 半導体装置のネットリストから、共通信号端子に接続される部品である抵抗やコンデンサの情報を含む共通信号端子接続情報を抽出する共通信号端子抽出手段と、部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子接続情報を、電気的特性情報に置き換える情報変換手段と、前記共通信号端子に接続される部品の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定する整合判定手段と、前記ネットリストから、前記整合判定手段で判定が終了した電気的特性情報に対応する前記共通信号端子接続情報を除いて未検証ネットリストを作成する未検証ネットリスト作成手段と、前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するシミュレーション実行手段と、を有する回路設計検証システムにおける半導体装置の回路設計を検証する回路設計検証方法において、
前記共通信号端子抽出手段が、半導体装置のネットリストから、共通信号端子に接続される部品である抵抗やコンデンサの情報を含む共通信号端子接続情報を抽出するステップと、
前記情報変換手段が、部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子接続情報を、電気的特性情報に置き換えるステップと、
前記整合判定手段が、前記共通信号端子に接続される部品の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記未検証ネットリスト作成手段が、前記ネットリストから、前記整合判定手段で判定が終了した電気的特性情報に対応する前記共通信号端子接続情報を除いて未検証ネットリストを作成するステップと、
前記シミュレーション実行手段が、前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を有することを特徴とする回路設計検証方法。 - 半導体装置の回路設計を検証するコンピュータのためのプログラムであって、前記コンピュータに、
半導体装置のネットリストから、共通信号端子に接続される部品である抵抗やコンデンサの情報を含む共通信号端子接続情報を抽出するステップと、
部品ライブラリを記憶する記憶装置を参照して、前記抽出された共通信号端子接続情報を、電気的特性情報に置き換えるステップと、
前記共通信号端子に接続される部品の電気的制約ルールを記述するルールファイルを記憶する記憶装置を参照し、前記電気的特性情報が電気的制約ルールを満たすか否かを判定するステップと、
前記ネットリストから、前記電気的制約ルールを満たすか否かを判定するステップで判定が終了した電気的特性情報に対応する前記共通信号端子接続情報を除いて未検証ネットリストを作成するステップと、
前記作成した未検証ネットリストに基づいて、少なくとも論理シミュレーションを実行するステップと、を実行させることを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083610A JP4962084B2 (ja) | 2007-03-28 | 2007-03-28 | 回路設計検証システム、方法、及び、プログラム |
US12/058,136 US20080244484A1 (en) | 2007-03-28 | 2008-03-28 | Circuit design verification system, method and medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083610A JP4962084B2 (ja) | 2007-03-28 | 2007-03-28 | 回路設計検証システム、方法、及び、プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008242903A JP2008242903A (ja) | 2008-10-09 |
JP4962084B2 true JP4962084B2 (ja) | 2012-06-27 |
Family
ID=39796502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007083610A Expired - Fee Related JP4962084B2 (ja) | 2007-03-28 | 2007-03-28 | 回路設計検証システム、方法、及び、プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080244484A1 (ja) |
JP (1) | JP4962084B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4586926B2 (ja) * | 2008-03-04 | 2010-11-24 | 日本電気株式会社 | 回路検証装置、回路検証プログラムおよび回路検証方法 |
JP2012150718A (ja) * | 2011-01-20 | 2012-08-09 | Elpida Memory Inc | Ibisシミュレーションモデルの抽出方法 |
CA2786220C (en) * | 2011-08-18 | 2020-02-18 | Valydate Inc. | Validation of circuit definitions |
CN102706882B (zh) * | 2012-04-28 | 2014-04-02 | 东信和平科技股份有限公司 | 一种sim模块的视觉检测方法 |
US10285286B2 (en) * | 2013-10-04 | 2019-05-07 | Mitsubishi Electric Corporation | Electronic control device and method of manufacturing same, and electric power steering control device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6480817B1 (en) * | 1994-09-01 | 2002-11-12 | Hynix Semiconductor, Inc. | Integrated circuit I/O pad cell modeling |
JP2850837B2 (ja) * | 1996-02-29 | 1999-01-27 | 日本電気株式会社 | アナログ部分削除ハードウェア記述生成方式 |
JP3885274B2 (ja) * | 1997-03-14 | 2007-02-21 | 富士通株式会社 | シミュレーション用回路変換装置 |
US6009249A (en) * | 1997-06-13 | 1999-12-28 | Micron Technology, Inc. | Automated load determination for partitioned simulation |
JPH1139370A (ja) * | 1997-07-23 | 1999-02-12 | Rohm Co Ltd | アナログ回路の検証装置及び検証方法 |
US6292766B1 (en) * | 1998-12-18 | 2001-09-18 | Vlsi Technology, Inc. | Simulation tool input file generator for interface circuitry |
JP3219066B2 (ja) * | 1999-01-07 | 2001-10-15 | 日本電気株式会社 | アナログ部品削除情報付与システム |
JP2001202394A (ja) * | 2000-01-18 | 2001-07-27 | Mitsubishi Electric Corp | 回路解析ツール、及び、回路解析ツールとして機能させるプログラムを記録した記録媒体 |
US6792579B2 (en) * | 2001-10-05 | 2004-09-14 | Lsi Logic Corporation | Spice to verilog netlist translator and design methods using spice to verilog and verilog to spice translation |
JP3788355B2 (ja) * | 2002-01-29 | 2006-06-21 | 日本電気株式会社 | 設計検証システム、設計検証方法、および、設計検証プログラム |
US20060036422A1 (en) * | 2004-08-13 | 2006-02-16 | Gryba John S | Methods and systems for electronic device modelling |
JP4544118B2 (ja) * | 2005-09-27 | 2010-09-15 | 日本電気株式会社 | 回路検証システムと方法、及びプログラム |
US7643979B2 (en) * | 2006-01-17 | 2010-01-05 | Rambus Inc. | Method to analyze an analog circuit design with a verification program |
US7590952B2 (en) * | 2006-11-28 | 2009-09-15 | International Business Machines Corporation | Compact chip package macromodels for chip-package simulation |
-
2007
- 2007-03-28 JP JP2007083610A patent/JP4962084B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-28 US US12/058,136 patent/US20080244484A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080244484A1 (en) | 2008-10-02 |
JP2008242903A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7895551B2 (en) | Generation of standard cell library components with increased signal routing resources | |
US7039892B2 (en) | Systems and methods for ensuring correct connectivity between circuit designs | |
JP4586926B2 (ja) | 回路検証装置、回路検証プログラムおよび回路検証方法 | |
US9147034B1 (en) | Circuit layout verification method | |
JP4962084B2 (ja) | 回路設計検証システム、方法、及び、プログラム | |
US6629307B2 (en) | Method for ensuring correct pin assignments between system board connections using common mapping files | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
US7096384B2 (en) | Fault simulator for verifying reliability of test pattern | |
KR102187640B1 (ko) | 타이밍 분석기의 타이밍 정합 방법 및 그것을 이용한 집적회로 설계 방법 | |
JP2004185374A (ja) | クロストークチェック方法 | |
JP2000277617A (ja) | Asic設計方法およびasic設計装置 | |
JP2004054522A (ja) | 半導体装置の同時スイッチングノイズ評価方法 | |
US8266564B2 (en) | Verification apparatus, verification method, and computer-readable recording medium for supporting engineering change order | |
US6981238B1 (en) | Verification of integrated circuit designs using buffer control | |
JP2004287585A (ja) | カード設計検証方法及びカード設計検証システム | |
JP2809166B2 (ja) | 高速遅延検証装置 | |
JP4080464B2 (ja) | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
US7293250B2 (en) | Method of modeling physical layout of an electronic component in channel simulation | |
JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
Grimm et al. | Automatic generation of RTL connectivity checkers from SystemC TLM and IP-XACT descriptions | |
US20230385516A1 (en) | Method and apparatus for checking signal line | |
US7131079B2 (en) | Method of generating protected standard delay format file | |
JP2006252574A (ja) | クロストークチェック方法 | |
JP3340283B2 (ja) | 論理回路のハザードシミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |