JP2850837B2 - アナログ部分削除ハードウェア記述生成方式 - Google Patents
アナログ部分削除ハードウェア記述生成方式Info
- Publication number
- JP2850837B2 JP2850837B2 JP8069007A JP6900796A JP2850837B2 JP 2850837 B2 JP2850837 B2 JP 2850837B2 JP 8069007 A JP8069007 A JP 8069007A JP 6900796 A JP6900796 A JP 6900796A JP 2850837 B2 JP2850837 B2 JP 2850837B2
- Authority
- JP
- Japan
- Prior art keywords
- hardware description
- circuit diagram
- deletion information
- circuit
- deletion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路のハード
ウェア記述を自動生成するハードウェア自動生成方式に
関し、特に電子回路の論理検証に用いて好適なハードウ
ェア自動生成方式に関する。
ウェア記述を自動生成するハードウェア自動生成方式に
関し、特に電子回路の論理検証に用いて好適なハードウ
ェア自動生成方式に関する。
【０００２】
【従来の技術】従来、この種のハードウェア記述生成方
式においては、電子回路の回路図、例えば論理回路を表
現する回路図データから接続情報を抽出して、回路の論
理機能を表わすハードウェア記述を自動生成していた。
式においては、電子回路の回路図、例えば論理回路を表
現する回路図データから接続情報を抽出して、回路の論
理機能を表わすハードウェア記述を自動生成していた。
【０００３】このため、従来のハードウェア記述生成方
式においては、抵抗、キャパシタ等のアナログ部品が電
子回路の回路図に含まれている場合、論理検証に必要と
されない、これらのアナログ部品の接続情報までもが、
論理機能を表わすハードウェア記述に含まれてしまうこ
となる。そして、回路の論理検証を実行するには、これ
ら不要なアナログ部品を事前に削除することが必要とさ
れる。
式においては、抵抗、キャパシタ等のアナログ部品が電
子回路の回路図に含まれている場合、論理検証に必要と
されない、これらのアナログ部品の接続情報までもが、
論理機能を表わすハードウェア記述に含まれてしまうこ
となる。そして、回路の論理検証を実行するには、これ
ら不要なアナログ部品を事前に削除することが必要とさ
れる。
【０００４】
【発明が解決しようとする課題】この従来のハードウェ
ア記述生成方式においては、電子回路の回路図から論理
検証を行うためのハードウェア記述を生成するために
は、電子回路の回路図から論理検証に必要のないアナロ
グ部品を予め人手で取り除いて論理検証専用の電子回路
の回路図を作成し、作成されたこの回路図から論理検証
用のハードウェア記述自動生成を行っていた。
ア記述生成方式においては、電子回路の回路図から論理
検証を行うためのハードウェア記述を生成するために
は、電子回路の回路図から論理検証に必要のないアナロ
グ部品を予め人手で取り除いて論理検証専用の電子回路
の回路図を作成し、作成されたこの回路図から論理検証
用のハードウェア記述自動生成を行っていた。
【０００５】このため、実際の電子回路の回路図と、論
理検証用の電子回路の回路図とが、二つ存在してしま
い、回路図の修正等において、二重に管理を行わなけれ
ばならず、管理が煩雑であると共に、回路図の変更漏れ
等のミスが起こりやすく、このため信頼性及び保守性を
向上することが著しく困難であった。また、従来の方式
においては、電子回路の回路図から論理検証に必要のな
いアナログ部品を取り除いた論理検証用の電子回路の回
路図を作成するという作業が必要とされるため、生産性
の向上達成を阻んでいた。
理検証用の電子回路の回路図とが、二つ存在してしま
い、回路図の修正等において、二重に管理を行わなけれ
ばならず、管理が煩雑であると共に、回路図の変更漏れ
等のミスが起こりやすく、このため信頼性及び保守性を
向上することが著しく困難であった。また、従来の方式
においては、電子回路の回路図から論理検証に必要のな
いアナログ部品を取り除いた論理検証用の電子回路の回
路図を作成するという作業が必要とされるため、生産性
の向上達成を阻んでいた。
【０００６】従って、本発明は、上記事情に鑑みて為さ
れたものであって、抵抗部品など論理検証に必要のない
アナログ部品にハードウェア記述自動生成に有効な削除
情報を電子回路の回路図に付加することによって、回路
図情報を変更することなく、電子回路の回路図から論理
検証用のハードウェア記述を自動で生成し、これによ
り、電子回路の回路図から論理検証用の電子回路の回路
図を作成するという作業を不要とし、生産性、信頼性及
び保守容易性の向上を達成することを可能としたハード
ウェア自動生成方式を提供することを目的とする。
れたものであって、抵抗部品など論理検証に必要のない
アナログ部品にハードウェア記述自動生成に有効な削除
情報を電子回路の回路図に付加することによって、回路
図情報を変更することなく、電子回路の回路図から論理
検証用のハードウェア記述を自動で生成し、これによ
り、電子回路の回路図から論理検証用の電子回路の回路
図を作成するという作業を不要とし、生産性、信頼性及
び保守容易性の向上を達成することを可能としたハード
ウェア自動生成方式を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、回路図データにハードウェア記述自動生
成に有効な削除情報を付加する削除情報付加手段と、前
記削除情報が付加された回路図データからハードウェア
記述自動生成をするハードウェア記述変換手段と、を備
え、前記ハードウェア記述変換手段が、電子回路の回路
図の論理接続を抽出する論理接続抽出手段と、付加され
た前記削除情報を識別する削除情報識別手段と、アナロ
グ部品の削除を行うアナログ部品削除手段と、削除され
た論理接続関係から回路の論理機能を表わすハードウェ
ア記述を生成するハードウェア記述生成手段と、を備え
たことを特徴とするハードウェア記述生成方式を提供す
る。
め、本発明は、回路図データにハードウェア記述自動生
成に有効な削除情報を付加する削除情報付加手段と、前
記削除情報が付加された回路図データからハードウェア
記述自動生成をするハードウェア記述変換手段と、を備
え、前記ハードウェア記述変換手段が、電子回路の回路
図の論理接続を抽出する論理接続抽出手段と、付加され
た前記削除情報を識別する削除情報識別手段と、アナロ
グ部品の削除を行うアナログ部品削除手段と、削除され
た論理接続関係から回路の論理機能を表わすハードウェ
ア記述を生成するハードウェア記述生成手段と、を備え
たことを特徴とするハードウェア記述生成方式を提供す
る。
【０００８】上記構成のもと、本発明によれば、削除情
報付加手段により電子回路の回路図の抵抗部品など論理
検証に必要のないアナログ部品に対して、ハードウェア
記述自動生成に有効な削除情報を付加し、また削除情報
識別手段が、部品に付加されている削除情報を判断し、
アナログ部品削除手段により、該不要な部品を削除でき
るため、論理検証用の電子回路の回路図を新たに作成す
ることが不要とされ、実際の電子回路の回路図と論理検
証用の電子回路の回路図を二重に管理することを不要と
したものである。すなわち、本発明においては、電子回
路の回路図にハードウェア記述自動生成に有効な削除情
報を自動付加する構成としたため、実際の電子回路の回
路図のみを管理するだけでよく、このため信頼性と保守
性を特段に向上させることができる。
報付加手段により電子回路の回路図の抵抗部品など論理
検証に必要のないアナログ部品に対して、ハードウェア
記述自動生成に有効な削除情報を付加し、また削除情報
識別手段が、部品に付加されている削除情報を判断し、
アナログ部品削除手段により、該不要な部品を削除でき
るため、論理検証用の電子回路の回路図を新たに作成す
ることが不要とされ、実際の電子回路の回路図と論理検
証用の電子回路の回路図を二重に管理することを不要と
したものである。すなわち、本発明においては、電子回
路の回路図にハードウェア記述自動生成に有効な削除情
報を自動付加する構成としたため、実際の電子回路の回
路図のみを管理するだけでよく、このため信頼性と保守
性を特段に向上させることができる。
【０００９】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。
を参照して以下に説明する。
【００１０】図１は、本発明の一実施形態の構成を示す
ブロック図であり、この構成は、例えばエンジニアリン
グ・ワークステーション（ＥＷＳ）上に実装される。
ブロック図であり、この構成は、例えばエンジニアリン
グ・ワークステーション（ＥＷＳ）上に実装される。
【００１１】図１において、１０は入出力装置、１１は
演算処理装置、１２はデータ記憶装置であり、データ記
憶装置１２は電子回路を表現する回路図データ１３と、
回路の論理機能を表わすハードウェア記述データ１４
と、を格納する。また、１５は削除情報付加手段、１６
はハードウェア記述変換手段であり、それぞれソフトウ
ェアプログラムによって構成される。
演算処理装置、１２はデータ記憶装置であり、データ記
憶装置１２は電子回路を表現する回路図データ１３と、
回路の論理機能を表わすハードウェア記述データ１４
と、を格納する。また、１５は削除情報付加手段、１６
はハードウェア記述変換手段であり、それぞれソフトウ
ェアプログラムによって構成される。
【００１２】ハードウェア記述変換手段１６は、論理接
続抽出手段１７と、削除情報識別手段１８と、アナログ
部品削除手段１９と、ハードウェア記述生成手段２０
と、を含み、演算処理装置１１の処理により実現してい
る。
続抽出手段１７と、削除情報識別手段１８と、アナログ
部品削除手段１９と、ハードウェア記述生成手段２０
と、を含み、演算処理装置１１の処理により実現してい
る。
【００１３】図２は、本発明の一実施形態の処理の流れ
を示すフローチャートである。本発明の一実施形態の処
理を、図２の流れ図及び図３に示した回路の具体例を用
いて説明する。
を示すフローチャートである。本発明の一実施形態の処
理を、図２の流れ図及び図３に示した回路の具体例を用
いて説明する。
【００１４】図３（Ａ）に示す回路図データ（「Ａａ」
という）は、部品Ａ１と部品Ａ２で構成され、部品Ａ１
は論理検証に不要な抵抗部品であり、部品Ａ２は論理回
路素子であり、抵抗Ａ１の一端と一の信号線とが、部品
Ａ２の一の端子に接続されている。
という）は、部品Ａ１と部品Ａ２で構成され、部品Ａ１
は論理検証に不要な抵抗部品であり、部品Ａ２は論理回
路素子であり、抵抗Ａ１の一端と一の信号線とが、部品
Ａ２の一の端子に接続されている。
【００１５】図３（Ｃ）に示す回路図データ（「Ｂｂ」
という）は、部品Ｂ１、Ｂ２およびＢ３で構成され、論
理回路素子である部品Ｂ１の−の端子と部品Ｂ３の−の
端子との間に抵抗Ｂ２が接続されている。
という）は、部品Ｂ１、Ｂ２およびＢ３で構成され、論
理回路素子である部品Ｂ１の−の端子と部品Ｂ３の−の
端子との間に抵抗Ｂ２が接続されている。
【００１６】まず、削除情報付加手段１５により、回路
図データＡａの部品Ａ１に削除情報Ｄ１を付加し、一
方、回路図データＢａの部品Ｂ２に削除情報Ｄ２を付加
する（ステップＳ１）。なお、部品Ａ１の削除情報の付
加は、例えば回路図データにおける部品Ａ１のシンボル
に対して情報Ｄ１を表すフラグ等を付加することにより
行われる。
図データＡａの部品Ａ１に削除情報Ｄ１を付加し、一
方、回路図データＢａの部品Ｂ２に削除情報Ｄ２を付加
する（ステップＳ１）。なお、部品Ａ１の削除情報の付
加は、例えば回路図データにおける部品Ａ１のシンボル
に対して情報Ｄ１を表すフラグ等を付加することにより
行われる。
【００１７】続いて、論理接続抽出手段１７により、回
路図データの接続情報を抽出する（ステップＳ２）。
路図データの接続情報を抽出する（ステップＳ２）。
【００１８】次に、削除情報識別手段１８により、抽出
された接続情報から部品毎に、削除情報を識別する（ス
テップＳ３、Ｓ４）。
された接続情報から部品毎に、削除情報を識別する（ス
テップＳ３、Ｓ４）。
【００１９】削除情報が付加されている部品はアナログ
部品削除手段１９により、接続情報からその部品の情報
を削除し（ステップＳ５）、削除する部品に接続するネ
ットの接続情報を変更する（ステップＳ６）。
部品削除手段１９により、接続情報からその部品の情報
を削除し（ステップＳ５）、削除する部品に接続するネ
ットの接続情報を変更する（ステップＳ６）。
【００２０】接続情報の変更方法は、付加されている削
除情報の種類によって異なり、付加されている削除情報
が、削除情報Ｄ１である部品に接続するネットは、接続
情報から削除する（ステップＳ６１、Ｓ６２）。その結
果、図３（Ａ）に示した回路図データＡａの接続情報
は、図３（Ｂ）に示す回路図データの接続情報となる。
すなわち、部品Ａ２の端子には信号線のみが接続されて
いる。
除情報の種類によって異なり、付加されている削除情報
が、削除情報Ｄ１である部品に接続するネットは、接続
情報から削除する（ステップＳ６１、Ｓ６２）。その結
果、図３（Ａ）に示した回路図データＡａの接続情報
は、図３（Ｂ）に示す回路図データの接続情報となる。
すなわち、部品Ａ２の端子には信号線のみが接続されて
いる。
【００２１】付加されている削除情報が、削除情報Ｄ２
である部品に接続するネットは、削除する部品に接続さ
れていたネット同士を互いに接続するように、接続情報
を変更する（ステップＳ６１、Ｓ６３）。その結果、図
３（Ｃ）に示した回路図データＢａの接続情報は、図３
（Ｄ）に示す回路図データＢｂの接続情報になる。すな
わち、部品Ｂ１とＢ３との端子間が直接接続される。
である部品に接続するネットは、削除する部品に接続さ
れていたネット同士を互いに接続するように、接続情報
を変更する（ステップＳ６１、Ｓ６３）。その結果、図
３（Ｃ）に示した回路図データＢａの接続情報は、図３
（Ｄ）に示す回路図データＢｂの接続情報になる。すな
わち、部品Ｂ１とＢ３との端子間が直接接続される。
【００２２】次に、ハードウェア記述生成手段２０によ
り、変更された回路図データの接続情報からハードウェ
ア記述を生成する（ステップＳ７）。
り、変更された回路図データの接続情報からハードウェ
ア記述を生成する（ステップＳ７）。
【００２３】以上の処理を回路図データ１３が終了する
まで繰り返し行うことによって論理回路のハードウェア
記述データ（ネットリスト）１４が得られる。
まで繰り返し行うことによって論理回路のハードウェア
記述データ（ネットリスト）１４が得られる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
論理検証用のハードウェア記述を自動生成するために、
電子回路の回路図から論理検証に必要のないアナログ部
品を取り除いた論理検証用の電子回路を作成する作業を
不要とし、これにより、作業効率を向上し生産性を向上
することを可能とすると共に、実際の電子回路の回路図
と論理検証用の電子回路の回路図を二重に管理する必要
がなくなり、信頼性及び保守性を特段に向上することが
できるという効果を有する。
論理検証用のハードウェア記述を自動生成するために、
電子回路の回路図から論理検証に必要のないアナログ部
品を取り除いた論理検証用の電子回路を作成する作業を
不要とし、これにより、作業効率を向上し生産性を向上
することを可能とすると共に、実際の電子回路の回路図
と論理検証用の電子回路の回路図を二重に管理する必要
がなくなり、信頼性及び保守性を特段に向上することが
できるという効果を有する。
【００２５】これは、本発明が、ハードウェア記述自動
生成に有効な削除情報を付加した実際の電子回路の回路
図から論理検証用のハードウェア記述を自動生成するた
め、実際の電子回路の回路図だけで管理することを可能
としたことによる。
生成に有効な削除情報を付加した実際の電子回路の回路
図から論理検証用のハードウェア記述を自動生成するた
め、実際の電子回路の回路図だけで管理することを可能
としたことによる。
【図１】本発明の一実施形態の構成を示すブロック図で
ある。
ある。
【図２】本発明の一実施形態の処理の流れを示すフロー
チャートである。
チャートである。
【図３】本発明の一実施形態を説明するための回路の一
例を示す図である。
例を示す図である。
１０ 入出力装置 １１ 演算処理装置 １２ データ記憶装置 １３ 回路図データ １４ ハードウェア記述データ １５ 削除情報付加手段 １６ ハードウェア記述変換手段 １７ 論理接続抽出手段 １８ 削除情報識別手段 １９ アナログ部品削除手段 ２０ ハードウェア記述生成手段
Claims (2)
- 【請求項１】回路図データにハードウェア記述自動生成
に有効な削除情報を付加する削除情報付加手段と、 前記削除情報が付加された回路図データからハードウェ
ア記述自動生成をするハードウェア記述変換手段と、 を備え、 前記ハードウェア記述変換手段が、電子回路の回路図の
論理接続を抽出する論理接続抽出手段と、 付加された前記削除情報を識別する削除情報識別手段
と、 アナログ部品の削除を行うアナログ部品削除手段と、 削除された論理接続関係から回路の論理機能を表わすハ
ードウェア記述を生成するハードウェア記述生成手段
と、 を備えたことを特徴とするハードウェア記述生成方式。 - 【請求項２】前記削除情報付加手段が、前記回路図デー
タにおける削除対象の部品に、該部品の削除後のネット
の変更形態の種別に応じた削除情報を付加することを特
徴とする請求項１記載のハードウェア記述生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069007A JP2850837B2 (ja) | 1996-02-29 | 1996-02-29 | アナログ部分削除ハードウェア記述生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069007A JP2850837B2 (ja) | 1996-02-29 | 1996-02-29 | アナログ部分削除ハードウェア記述生成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237289A JPH09237289A (ja) | 1997-09-09 |
| JP2850837B2 true JP2850837B2 (ja) | 1999-01-27 |
Family
ID=13390118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8069007A Expired - Fee Related JP2850837B2 (ja) | 1996-02-29 | 1996-02-29 | アナログ部分削除ハードウェア記述生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850837B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4873984B2 (ja) * | 2006-04-17 | 2012-02-08 | 株式会社クボタ | ネットワーク情報の管理方法 |
| JP4962084B2 (ja) * | 2007-03-28 | 2012-06-27 | 日本電気株式会社 | 回路設計検証システム、方法、及び、プログラム |
| JP4586926B2 (ja) | 2008-03-04 | 2010-11-24 | 日本電気株式会社 | 回路検証装置、回路検証プログラムおよび回路検証方法 |
-
1996
- 1996-02-29 JP JP8069007A patent/JP2850837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09237289A (ja) | 1997-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2850837B2 (ja) | アナログ部分削除ハードウェア記述生成方式 | |
| JP3885274B2 (ja) | シミュレーション用回路変換装置 | |
| JP2919190B2 (ja) | ハードウェア記述自動生成方式 | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP3191183B2 (ja) | スキャンテスト制御ゲート挿入方式 | |
| JP2583631B2 (ja) | 回路モデル生成方法 | |
| KR100428015B1 (ko) | 빌딩 제어 시스템의 텍스트 파일 임포트 방법 | |
| JPH0540721A (ja) | 計算機システム | |
| JPH09309034A (ja) | データ変換・管理システム及びｃａｄシステム | |
| JP3153481B2 (ja) | 回路図管理システム | |
| JP2002366595A (ja) | 論理回路図設計装置、論理回路図設計方法、記録媒体およびプログラム | |
| JP2589860B2 (ja) | シミュレーション装置 | |
| JPH0535809A (ja) | 回路図発生方式 | |
| JPH10105589A (ja) | 仕向を考慮した回路図設計方法及び回路情報作成方法、ならびにｃａｄシステム | |
| JP2581806B2 (ja) | パストレースファイルの修正方法 | |
| JPH03121568A (ja) | 論理シンボルサイズの自動適正化方式 | |
| JPH06140506A (ja) | 半導体集積回路の配線処理方式 | |
| JPS62251964A (ja) | 回路図出力方式 | |
| JPH05216949A (ja) | 電気系ｃａｄデータの検証方法 | |
| JPH0652248A (ja) | ファンアウト調整方式 | |
| JPH04238579A (ja) | レイアウト設計変更方式 | |
| JPH05189507A (ja) | 回路図発生装置 | |
| JPH07182401A (ja) | 印刷回路基板設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |