JPH06140506A - 半導体集積回路の配線処理方式 - Google Patents
半導体集積回路の配線処理方式Info
- Publication number
- JPH06140506A JPH06140506A JP4062947A JP6294792A JPH06140506A JP H06140506 A JPH06140506 A JP H06140506A JP 4062947 A JP4062947 A JP 4062947A JP 6294792 A JP6294792 A JP 6294792A JP H06140506 A JPH06140506 A JP H06140506A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- holes
- aluminum
- line segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】スルーホール数を低減して集積回路の製造にお
ける歩留まりを向上させるとともに、チップ面積を小さ
くすることにある。 【構成】機能ブロック５Ａ，５Ｂの端子９間を接続する
にあたり、スルーホール削減処理前のステップは既に形
成された配線パターンから第１のアルミ配線層の配線線
分６Ａを配線し、その端にスルーホール８Ａを打つ。ま
た、第２のアルミ配線層の配線線分７を配線し、その端
にスルーホール８Ｂを打つ。しかる後、第１のアルミ配
線層の配線線分６Ｂを配線し、相手の機能ブロック５Ｂ
の端子９と接続する。しかる後、配線の置き換えステッ
プで配線線分７をスルーホール８Ａ，８Ｂ間を結ぶ第１
のアルミ配線層の配線線分６Ｃに置き換える。最後に、
スルーホールの削除処理により、スルーホール８Ａ，８
Ｂを削除する。
ける歩留まりを向上させるとともに、チップ面積を小さ
くすることにある。 【構成】機能ブロック５Ａ，５Ｂの端子９間を接続する
にあたり、スルーホール削減処理前のステップは既に形
成された配線パターンから第１のアルミ配線層の配線線
分６Ａを配線し、その端にスルーホール８Ａを打つ。ま
た、第２のアルミ配線層の配線線分７を配線し、その端
にスルーホール８Ｂを打つ。しかる後、第１のアルミ配
線層の配線線分６Ｂを配線し、相手の機能ブロック５Ｂ
の端子９と接続する。しかる後、配線の置き換えステッ
プで配線線分７をスルーホール８Ａ，８Ｂ間を結ぶ第１
のアルミ配線層の配線線分６Ｃに置き換える。最後に、
スルーホールの削除処理により、スルーホール８Ａ，８
Ｂを削除する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の配線処
理方式に関し、特に配線接続のためのスルーホール形成
する半導体集積回路の配線処理方式に関する。
理方式に関し、特に配線接続のためのスルーホール形成
する半導体集積回路の配線処理方式に関する。
【０００２】
【従来の技術】従来の半導体集積回路の配線処理方式
は、配線処理の自動化を容易にするため、水平方向の配
線の配線層と垂直方向の配線の配線層とを違えて配線を
行っている。
は、配線処理の自動化を容易にするため、水平方向の配
線の配線層と垂直方向の配線の配線層とを違えて配線を
行っている。
【０００３】図５は従来の一例を説明するための配線接
続図である。図５に示すように、従来の配線接続方式は
機能ブロック１００と機能ブロック１０１との接続にあ
たり、機能ブロック１００の端子１１０〜１１４から垂
直方向に延ばした配線１２０〜１２４に第１アルミ層を
使用する。それらの配線はスルーホール１４０，１４
３，１４４，１４６，１４８を介して水平軸の配線１３
０〜１３４に接続する。この水平方向の配線１３０〜１
３４には第２アルミ層を使用し、この水平方向の配線１
３０〜１３４からスルーホール１４１，１４２，１４
５，１４７，１４９を介して機能ブロック１０１の端子
１１５〜１１９から延びる第１アルミ層の配線１２５〜
１２９に接続する。すなわち、垂直方向の配線１２０〜
１２９には第１層アルミを、また水平方向の配線１３０
〜１３４には第２層アルミを用いる。このように、水平
・垂直の配線に異なる層の配線を使用することにより、
配線処理を容易にしている。例えば、端子１１４と端子
１１７とを接続するにあたり、配線全てを第１アルミで
配線を行うと、その配線を交差する配線を用いる場合、
すでにある配線と異なる層を選択しながら配線していく
処理が必要となる。かかるケースでは複雑な処理が必要
となるため、水平・垂直方向の配線層を違えて配線を行
わねばならない。
続図である。図５に示すように、従来の配線接続方式は
機能ブロック１００と機能ブロック１０１との接続にあ
たり、機能ブロック１００の端子１１０〜１１４から垂
直方向に延ばした配線１２０〜１２４に第１アルミ層を
使用する。それらの配線はスルーホール１４０，１４
３，１４４，１４６，１４８を介して水平軸の配線１３
０〜１３４に接続する。この水平方向の配線１３０〜１
３４には第２アルミ層を使用し、この水平方向の配線１
３０〜１３４からスルーホール１４１，１４２，１４
５，１４７，１４９を介して機能ブロック１０１の端子
１１５〜１１９から延びる第１アルミ層の配線１２５〜
１２９に接続する。すなわち、垂直方向の配線１２０〜
１２９には第１層アルミを、また水平方向の配線１３０
〜１３４には第２層アルミを用いる。このように、水平
・垂直の配線に異なる層の配線を使用することにより、
配線処理を容易にしている。例えば、端子１１４と端子
１１７とを接続するにあたり、配線全てを第１アルミで
配線を行うと、その配線を交差する配線を用いる場合、
すでにある配線と異なる層を選択しながら配線していく
処理が必要となる。かかるケースでは複雑な処理が必要
となるため、水平・垂直方向の配線層を違えて配線を行
わねばならない。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
集積回路の配線処理方式は、他の配線との交差に関わら
ず、水平方向の配線と垂直方向の配線との配線層を違え
て配線処理を施している。このため、他の配線と交差し
ていない配線もスルーホールを介して層の乗せ替えが行
われ、スルーホールを必要以上に増加させるという欠点
がある。このスルーホールの増加は、集積回路の製造の
際に歩留まりの低下を招く大きな要因となっている。ま
た、これらのスルーホールの位置では、配線の幅を太く
することが必要であり、このスルーホールの増加はチッ
プ面積を増大させるという欠点がある。
集積回路の配線処理方式は、他の配線との交差に関わら
ず、水平方向の配線と垂直方向の配線との配線層を違え
て配線処理を施している。このため、他の配線と交差し
ていない配線もスルーホールを介して層の乗せ替えが行
われ、スルーホールを必要以上に増加させるという欠点
がある。このスルーホールの増加は、集積回路の製造の
際に歩留まりの低下を招く大きな要因となっている。ま
た、これらのスルーホールの位置では、配線の幅を太く
することが必要であり、このスルーホールの増加はチッ
プ面積を増大させるという欠点がある。
【０００５】本発明の目的は、かかる不必要なスルーホ
ール数を削減するとともに、チップ面積を小さくするこ
とのできる半導体集積回路の配線処理方式を提供するこ
とにある。
ール数を削減するとともに、チップ面積を小さくするこ
とのできる半導体集積回路の配線処理方式を提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明の集積回路の配線
処理方式は、半導体集積回路の配線処理において、既に
形成された配線パターンから第１の配線層の配線線分の
両端をスルーホールを介して第２の配線層の配線線分に
接続する第１のステップと、前記第１のステップにおけ
る前記第１の配線層の配線線分を前記第２の配線層の配
線線分と交差させることなく前記第２の配線層の配線線
分に置き換える第２のステップと、置き換えた前記配線
線分の端で前記スルーホールを介して接続する前記第１
の配線層の配線線分が存在しない端のスルーホールを削
除する第３のステップとを含んで構成される。
処理方式は、半導体集積回路の配線処理において、既に
形成された配線パターンから第１の配線層の配線線分の
両端をスルーホールを介して第２の配線層の配線線分に
接続する第１のステップと、前記第１のステップにおけ
る前記第１の配線層の配線線分を前記第２の配線層の配
線線分と交差させることなく前記第２の配線層の配線線
分に置き換える第２のステップと、置き換えた前記配線
線分の端で前記スルーホールを介して接続する前記第１
の配線層の配線線分が存在しない端のスルーホールを削
除する第３のステップとを含んで構成される。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を説明するための
スルーホール削減処理フロー図である。図１に示すよう
に、本実施例はまず入力処理部１により論理接続情報と
機能ブロック配線情報を入力し、自動配線処理部２で従
来の配線処理と同様に水平方向と垂直方向にそれぞれ異
なる配線層の配線を行い、配線パターンを決定する。次
に、かかる自動配線処理部２で処理した後、スルーホー
ル削減処理部３で配線線分の置き換えおよびスルーホー
ルの削除を行う。更に、スルーホール削減処理部３で処
理が終了した後、出力処理部４で配線結果を出力する。
て説明する。図１は本発明の一実施例を説明するための
スルーホール削減処理フロー図である。図１に示すよう
に、本実施例はまず入力処理部１により論理接続情報と
機能ブロック配線情報を入力し、自動配線処理部２で従
来の配線処理と同様に水平方向と垂直方向にそれぞれ異
なる配線層の配線を行い、配線パターンを決定する。次
に、かかる自動配線処理部２で処理した後、スルーホー
ル削減処理部３で配線線分の置き換えおよびスルーホー
ルの削除を行う。更に、スルーホール削減処理部３で処
理が終了した後、出力処理部４で配線結果を出力する。
【０００８】図２（ａ）〜（ｃ）は図１における処理フ
ローの具体的手順を示す配線接続図である。まず、図２
（ａ）に示すように、スルーホール削減処理部における
処理パターンにおいて、スルーホール削減前は、機能ブ
ロック５Ａの端子９から第１のアルミ配線層の配線線分
６Ａを配線し、その配線線分６Ａの端にスルーホール８
Ａを打つ。また、第２のアルミ配線層へ移り、第２のア
ルミ配線層の配線線分７を配線し、その配線線分７の端
にスルーホール８Ｂを打つ。更に、第１のアルミ配線層
へ移り、第１のアルミ配線層の配線線分６Ｂを配線し、
接続先の機能ブロック５Ｂの端子９と接続する。次に、
図２（ｂ）に示すように、配線の置き換え処理により第
２のアルミ配線層の配線線分７をスルーホール８Ａ，８
Ｂ間を結び第１のアルミ配線層の配線線分６Ｃに置き換
える。最後に、図２（ｃ）に示すように、スルーホール
の削除処理によりスルーホール８Ａ，８Ｂを削除する。
ローの具体的手順を示す配線接続図である。まず、図２
（ａ）に示すように、スルーホール削減処理部における
処理パターンにおいて、スルーホール削減前は、機能ブ
ロック５Ａの端子９から第１のアルミ配線層の配線線分
６Ａを配線し、その配線線分６Ａの端にスルーホール８
Ａを打つ。また、第２のアルミ配線層へ移り、第２のア
ルミ配線層の配線線分７を配線し、その配線線分７の端
にスルーホール８Ｂを打つ。更に、第１のアルミ配線層
へ移り、第１のアルミ配線層の配線線分６Ｂを配線し、
接続先の機能ブロック５Ｂの端子９と接続する。次に、
図２（ｂ）に示すように、配線の置き換え処理により第
２のアルミ配線層の配線線分７をスルーホール８Ａ，８
Ｂ間を結び第１のアルミ配線層の配線線分６Ｃに置き換
える。最後に、図２（ｃ）に示すように、スルーホール
の削除処理によりスルーホール８Ａ，８Ｂを削除する。
【０００９】図３は本発明の他の実施例を説明するため
のスルーホール削減処理フロー図である。図３に示すよ
うに、本実施例は前述した図１の一実施例におけるスル
ーホール削減処理部３と出力処理部４との間にコンパク
ション処理部１０を追加したものである。このコンパク
ション処理部１０によりチップ上の無駄な領域を削減す
る。コンパクション処理部１０が終了した後、出力処理
部４で配線結果を出力する。
のスルーホール削減処理フロー図である。図３に示すよ
うに、本実施例は前述した図１の一実施例におけるスル
ーホール削減処理部３と出力処理部４との間にコンパク
ション処理部１０を追加したものである。このコンパク
ション処理部１０によりチップ上の無駄な領域を削減す
る。コンパクション処理部１０が終了した後、出力処理
部４で配線結果を出力する。
【００１０】図４（ａ）〜（ｄ）は図３における処理フ
ローの具体的手順を示す配線接続図である。まず、図４
（ａ）〜（ｃ）に示すように、スルーホール削減前，配
線の置き換え及びスルーホールの削除の各ステップは、
機能ブロック５Ａ，５Ｂと配線６Ａ，６Ｂ，６Ｃ及び第
２層の配線線分７の数が増加した点が異なり、本質的に
は同様である。次に、図４（ｄ）に示すように、コンパ
クション処理ステップはスルーホール８Ａ，８Ｂの削除
によりチップ上に無駄な領域が生じるため、コンクショ
ンにより無駄な領域を削減する。
ローの具体的手順を示す配線接続図である。まず、図４
（ａ）〜（ｃ）に示すように、スルーホール削減前，配
線の置き換え及びスルーホールの削除の各ステップは、
機能ブロック５Ａ，５Ｂと配線６Ａ，６Ｂ，６Ｃ及び第
２層の配線線分７の数が増加した点が異なり、本質的に
は同様である。次に、図４（ｄ）に示すように、コンパ
クション処理ステップはスルーホール８Ａ，８Ｂの削除
によりチップ上に無駄な領域が生じるため、コンクショ
ンにより無駄な領域を削減する。
【００１１】
【発明の効果】以上説明したように、本発明の半導体集
積回路の配線処理法式は、不必要なスルーホールを削減
することができるため、集積回路の製造における歩留ま
りの向上を図ることができるという効果がある。また、
本発明はスルーホールの削減によりチップ上のムダな領
域を削減でき、チップ面積を小さくできるという効果が
ある。
積回路の配線処理法式は、不必要なスルーホールを削減
することができるため、集積回路の製造における歩留ま
りの向上を図ることができるという効果がある。また、
本発明はスルーホールの削減によりチップ上のムダな領
域を削減でき、チップ面積を小さくできるという効果が
ある。
【図１】本発明の一実施例を説明するためのスルーホー
ル削減処理フロー図である。
ル削減処理フロー図である。
【図２】図１における処理フローの具体的手順を示す配
線接続図である。
線接続図である。
【図３】本発明の他の実施例を説明するためのスルーホ
ール削減処理フロー図である。
ール削減処理フロー図である。
【図４】図３における処理フローの具体的手順を示す配
線接続図である。
線接続図である。
【図５】従来の一例を説明するための配線接続図であ
る。
る。
１ 入力処理部 ２ 自動配線処理部 ３ スルーホール削減処理部 ４ 出力処理部 ５Ａ，５Ｂ 機能ブロック ６Ａ〜６Ｃ 第１層アルミ配線 ７ 第２層アルミ配線 ８Ａ，８Ｂ スルーホール ９ 機能ブロック端子 １０ コンパクション処理部
Claims (1)
- 【請求項１】 半導体集積回路の配線処理において、既
に形成された配線パターンから第１の配線層の配線線分
の両端をスルーホールを介して第２の配線層の配線線分
に接続する第１のステップと、前記第１のステップにお
ける前記第１の配線層の配線線分を前記第２の配線層の
配線線分と交差させることなく前記第２の配線層の配線
線分に置き換える第２のステップと、置き換えた前記配
線線分の端で前記スルーホールを介して接続する前記第
１の配線層の配線線分が存在しない端のスルーホールを
削除する第３のステップとを含むことを特徴とする半導
体集積回路の配線処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062947A JPH06140506A (ja) | 1992-03-19 | 1992-03-19 | 半導体集積回路の配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062947A JPH06140506A (ja) | 1992-03-19 | 1992-03-19 | 半導体集積回路の配線処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140506A true JPH06140506A (ja) | 1994-05-20 |
Family
ID=13215015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4062947A Withdrawn JPH06140506A (ja) | 1992-03-19 | 1992-03-19 | 半導体集積回路の配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140506A (ja) |
-
1992
- 1992-03-19 JP JP4062947A patent/JPH06140506A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07152802A (ja) | 配線設計方法 | |
| JPH05243379A (ja) | 半導体集積回路装置 | |
| JPH0743742B2 (ja) | 自動配線方法 | |
| JPH06140506A (ja) | 半導体集積回路の配線処理方式 | |
| JPS63151048A (ja) | 半導体集積回路 | |
| JP2850837B2 (ja) | アナログ部分削除ハードウェア記述生成方式 | |
| JP2808594B2 (ja) | 信号遅延回路 | |
| JP2771165B2 (ja) | 半導体集積回路装置のレイアウト設計方法 | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| JPH06124321A (ja) | 自動配線処理方法 | |
| JPH0951037A (ja) | 半導体集積回路配線方法及び半導体集積回路 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP2817517B2 (ja) | Ｌｓｉの配置配線システム | |
| JPH07271836A (ja) | 配線間隔決定方法 | |
| JPS60254633A (ja) | 回路の等容量配線方式 | |
| JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
| JP3139400B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP3180968B2 (ja) | Ｉｃ内配線方法 | |
| JPH06266804A (ja) | 自動配線設計方式 | |
| JPH07240468A (ja) | 半導体装置の信号線の形成方法 | |
| JPH01286441A (ja) | アナログｉｃのレイアウト設計方式 | |
| JP4119504B2 (ja) | 配線禁止領域設定方法 | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JP3088663B2 (ja) | 多層配線の自動配線方法 | |
| JPH04238579A (ja) | レイアウト設計変更方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |