JPH07240468A

JPH07240468A - 半導体装置の信号線の形成方法

Info

Publication number: JPH07240468A
Application number: JP5264694A
Authority: JP
Inventors: Keiichiro Kondo; 敬一朗近藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-02-28
Filing date: 1994-02-28
Publication date: 1995-09-12
Anticipated expiration: 2014-07-19
Also published as: JP2921387B2

Abstract

(57)【要約】【目的】半導体装置に設けたクロックドライバから複
数のフリップフロップにクロック信号を伝送する際のク
ロックスキューを低減したクロック信号線を形成する方
法を得る。【構成】半導体装置１の内部回路部２に設けたクロッ
クドライバ６から複数個のフリップフロップ７１〜７３
に対してクロック信号を伝送し、電源線５として電源幹
線５１，５２と電源枝線５４，５５とを備える半導体装
置の製造に際し、フリップフロップに近接する電源枝線
を電源幹線から切り離してクロック信号線８１，８２と
し、クロックドライバ６のクロック出力線９１〜９４を
Ｘ，Ｙ方向に延長してクロック信号線８１，８２に接続
し、各フリップフロップ７１〜７３のクロック入力線１
０１〜１０３をクロック信号線８１，８２に接続し、ク
ロックドライバから各フリップフロップへのクロック信
号線の長さを均一化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に形成された
一の素子から他の素子に信号を伝送するための信号線を
形成する方法に関し、特に一の素子から複数の他の素子
に対する信号線の長さの均一化を図った信号線の形成方
法に関する。

【０００２】

【従来の技術】半導体装置では、一の素子から出力され
る信号を他の複数の素子に同時に伝送させることが要求
される場合がある。例えば、クロック信号により動作さ
れる複数のフリップフロップにクロックドライバからの
クロック信号を伝送する場合には、各フリップフロップ
に同期的にクロック信号を伝送しないと、各素子間の動
作タイミングにずれが生じ、半導体装置の正常な動作が
損なわれるおれそがある。このため、クロックドライバ
から複数のフリップフロップに対してクロック信号を伝
送するクロック信号線の実質的な長さを均一にし、各フ
リップフロップにおける同期化を図ることが必要とされ
る。

【０００３】従来では、特開平３−１７７９１３号公報
に示すように、クロック信号線に寄生する容量を均一化
することで時間軸上での実質的な長さの均一化を図った
ものがある。図４に示すように半導体チップ２００の入
力端子２０１を通して外部からのクロック信号をクロッ
ク入力回路２０２で受け、更にこのクロック信号を第１
クロック分配回路２０３で受け、ここでクロック信号を
複数個の第２クロック分配回路２０４に分配し、更に、
この第２クロック分配回路２０４から複数の回路２０９
に分配するように構成されている。そして、第１クロッ
ク分配回路２０３から第２クロック分配回路２０４に至
る全てのクロック信号線２０５，２０６の上層または下
層にそれと交差する信号配線の空き領域に電源配線２０
７に接続するダミー電源配線２０８を交差配線すること
によりクロック信号線２０５，２０６の等容量化を図っ
ている。

【０００４】一方、特開平４−４８７７８号公報、特開
平４−４８７７９号公報に記載のものでは、図５に示す
ように、第２層金属３０４と第３層金属３０５を縦横に
形成してスルーホール３０６で接続することによってク
ロック信号線３０３を予め半導体チップ３００の中にメ
ッシュ状に配設しておき、クロックドライバ３０１から
のクロック信号が入力されるフリップフロップ３０２
は、そのフリップフロップ３０２に最も近いクロック信
号線３０３にフリップフロップ入力線３０７を用いて接
続することで、クロックドライバ３０１から各フリップ
フロップ３０２に対する抵抗を低減し、クロック信号の
スキューを低減している。

【０００５】

【発明が解決しようとする課題】このような従来のクロ
ック信号線の配線構造において、前者のダミー電源配線
を用いる構成では、クロック信号線２０５，２０６の等
容量化を図るために交差配置したダミー電源配線２０８
を形成するに際しては、クロック信号線２０５，２０６
やその他の配線の形成を行った後、空き配線領域にダミ
ー電源配線２０８を配線する必要があるため、通常の信
号線配線以外に費やす処理時間がかかってしまうという
問題がある。また、再度配線をやり直しを行うとする場
合にダミー電源配線２０８を取り外さなければならず、
手間がかかるという問題がある。

【０００６】また、後者のクロック信号線３０３を予め
下地領域に配設しておく構成では、クロック信号線を用
いないときには、この配設した領域が無駄な領域とな
り、半導体装置の高集積化の障害になるとともに、この
クロック信号線によってスペースが占められてしまうた
めに、その他の信号配線を配設する余裕がなくなり、配
線上の制限が厳しくなり、自由な配線設計ができなくな
るという問題がある。

【０００７】

【発明の目的】本発明の目的は、一の素子から他の複数
の素子に接続する信号線の均一化を図り、複数の素子の
同期化を可能にした信号線を形成することを可能にした
信号線の形成方法を提供することにある。即ち、クロッ
ク信号を伝送する半導体装置においてクロックスキュー
を低減することを可能にした信号線の形成方法を提供す
る。また、本発明の他の目的は、信号線を容易にかつ少
ない工程数で設計、形成することを可能にした信号線の
形成方法を提供することにある。更に、本発明の目的
は、半導体装置における配線スペースを有効利用し、高
集積化を可能にした信号線の形成方法を提供する。

【０００８】

【課題を解決するための手段】本発明の信号線の形成方
法は、内部回路部に形成した複数の素子に対し、内部回
路部の略中央位置に設けた素子から信号をそれぞれ伝送
するように構成され、かつ前記各素子に電源を供給する
ために半導体装置のＸ方向及びＹ方向にそれぞれ延設さ
れる電源幹線と電源枝線を有する半導体装置の製造に際
し、前記電源枝線の一部を電源幹線から切り離し、この
電源枝線を前記信号の伝送線として形成することを特徴
とする。

【０００９】電源幹線は内部回路部の周辺に沿ってＸ方
向及びＹ方向に延設されて相互に電気接続され、電源枝
線は内部回路部においてＸ方向及びＹ方向に延設される
延長パターン部と、この延長パターン部を前記電源幹線
に接続させる接続パターン部とで構成され、信号伝送線
として用いられる電源枝線はその接続パターン部を削除
して配線パターンを設計する。また、信号を出力する素
子は信号出力線がＸ方向及びＹ方向に突出されて信号伝
送線に接続され、信号が入力される素子はそれぞれの信
号入力線が近接配置された信号伝送線に接続されるよう
に配線を形成する。

【００１０】更に、本発明の形成方法は、半導体装置の
内部回路部の略中央に設けたクロックドライバと、前記
内部回路に配設した複数個のフリップフロップとを有
し、前記クロックドライバから各フリップフロップに対
してクロック信号を伝送するように構成し、かつ前記内
部回路部の周辺部に周回するように設けた電源幹線と、
前記内部回路部内にＸ方向及びＹ方向に延設して前記電
源幹線に接続される電源枝線とを備える半導体装置の製
造に際し、前記電源枝線のうち、フリップフロップに近
接する電源枝線を電源幹線から切り離してクロック信号
線とし、前記クロックドライバのクロック出力線をＸ方
向及びＹ方向に延長して前記クロック信号線に接続し、
前記フリップフロップのクロック入力線を近接配置され
た前記クロック信号線に接続することを特徴とする。

【００１１】

【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明を適用した半導体装置（半導体チッ
プ）の主要な配線部分を示す平面図である。半導体チッ
プ１はその中央領域に内部回路部２が配置され、その周
囲に入出力バッファ部３が、更にその外側に外部接続端
子４がそれぞれ配置されている。この外部接続端子４は
例えばワイヤボンディングによって外部との電気接続を
行うためのものであり、入出力バッファ部３は外部接続
端子４と内部回路部２とのインターフェースとして機能
する。また、内部回路部２には各種の素子が形成され
る。そして、これら内部回路部２、入出力バッファ部
３、外部接続端子４は、例えばアルミニウム等の導体配
線によって相互に電気接続が行われるが、ここではその
導体配線の図示は省略している。

【００１２】また、前記内部回路部２には、その周辺に
沿って電源幹線５が周回されるように配置され、前記外
部接続端子４の電源端子に接続される。この実施例で
は、電源幹線５は正、負の一対の電源幹線５１，５２で
構成され、半導体チップ１のＸ方向、Ｙ方向にそれぞれ
延長される各電源幹線５１，５２を、その両端部におい
てスルーホール５３により相互に電気接続することで内
部回路部２の周辺に沿って周回されるように配置してい
る。更に、この実施例では、前記内部回路部２には複数
本の電源枝線５４，５５をＸ方向、Ｙ方向に略等間隔で
延設し、その両端部においてスルーホール５６により電
源幹線５１，５２にそれぞれ接続され、これらの電源枝
線５４，５５を介して内部回路部２に形成した各種素子
に対する電源供給を行っている。ここでは、各電源枝線
５４，５５は隣接するものが交互に正、負の各電源幹線
５１，５２に接続されており、隣接する各電源枝線は異
なる電位の電源配線として構成される。そして、この電
源供給に際しては、図示を省略した電源接続線により各
素子を電源枝線に電気接続する構成がとられている。

【００１３】前記電源枝線５４，５５は、図２に例えば
電源幹線５１との接続部の構造を模式的に示すように、
その両端部が電源幹線５１に対して若干離間されてＹ方
向、Ｘ方向に延長される延長パターン部５４ａ，５５ａ
と、これら延長パターン部５４ａ，５５ａの両端部を電
源幹線５１にスルーホール５６を介して電気接続する接
続パターン部５４ｂ，５５ｂとで構成されている。これ
ら延長パターン部５４ａ，５５ａと接続パターン部５４
ｂ，５５ｂとは配線設計を行う際のアートワークデー
タ、例えば配線を形成する際のフォトマスクを製造する
際のパターンデータとして存在するものであり、これら
延長パターン部５４ａ，５５ａと接続パターン部５４
ｂ，５５ｂとを一体化させて電源枝線としてパターンデ
ータを設計した場合には、延長パターン部５４ａ，５５
ａは接続パターン部５４ｂ，５５ｂと一体となって電源
幹線５１に接続された電源配線として形成され、接続パ
ターン部５４ｂ，５５ｂを除去して電源枝線としてパタ
ーンデータを設計した場合には、延長パターン部５４
ａ，５５ａは電源幹線５１とは切り離された独立した配
線として形成されることになる。

【００１４】そして、図１の実施例では、前記内部回路
部２の略中央にクロックドライバ６が配置され、このク
ロックドライバ６に対してそれぞれが点対称或いは線対
称ではない位置に複数個（ここでは３個）のフリップフ
ロップ７１，７２，７３が配置された場合には、これら
のフリップフロップ７１，７２，７３になるべく近接さ
れた前記電源枝線５４，５５のうち、Ｘ方向及びＹ方向
から少なくとも一本以上の電源枝線を、その接続パター
ンを電源枝線のパターンデータから削除することで電源
幹線から切り離し、これをクロック信号線８１，８２と
して構成する。この実施例では、内部回路部２の略周辺
に近い位置にあるＸ方向、Ｙ方向のそれぞれ２本の電源
枝線を切り離し、クロック信号線８１，８２として構成
している。

【００１５】この場合には、該当する電源枝線において
は延長パターン部５４ａ，５５ａのみを採用し、接続パ
ターン部５４ｂ，５５ｂを除去したパターンデータを設
計することで、容易に電源幹線５１，５２から切り離さ
れた電源枝線を形成し、これによりクロック信号線８
１，８２を形成することが可能となる。また、この場
合、Ｘ方向、Ｙ方向の各クロック信号線８１，８２はそ
の交差位置においてスルーホール８３により相互に電気
接続する。これにより、少なくともＸ方向、Ｙ方向に延
長され、かつ一方では電源幹線からは電気的に独立され
たクロック信号線が形成されることになる。

【００１６】しかる上で、前記クロックドライバ６と各
クロック信号線８１，８２とをクロックドライバ出力線
９１〜９４により電気接続し、また、各フリップフロッ
プ７１，７２，７３は最も近接されているクロック信号
線８１，８２のいずれかにフリップフロップ入力線１０
１〜１０３により電気接続している。なお、この場合、
クロックドライバ出力線９１とフリップフロップ入力線
９２はＸ方向、Ｙ方向に延長される接続配線で接続する
ものとする。この接続構成により、クロックドライバ６
から各フリップフロップ７１，７２，７３への接続経路
はそれぞれ次の通りとなる。（ａ）クロックドライバ６→クロックドライバ出力線９
１→クロック信号線８１→フリップフロップ入力線１０
１→フリップフロップ７１（ｂ）クロックドライバ６→クロックドライバ出力線９
３→クロック信号線８１→フリップフロップ入力線１０
２→フリップフロップ７２（ｃ）クロックドライバ６→クロックドライバ出力線９
４→クロック信号線８２→フリップフロップ入力線１０
３→フリップフロップ７３したがって、各フリップフロップ７１，７２，７３に対
するクロックドライバ６からの接続配線長を同じ長さに
することが可能となり、クロックドライバ６から各フリ
ップフロップ７１，７２，７３に対するクロック信号の
到着時間を均一化することが可能となる。

【００１７】なお、図１の実施例の場合では、Ｘ方向、
Ｙ方向にそれぞれ２本のクロック信号線を設けた例を示
しているが、実用上はＹ方向の１本のクロック信号線は
省略することが可能である。また、このように本来は電
源配線の一部として構成される電源枝線を電源幹線から
切り離してクロック信号線として構成したときには、こ
のクロック信号線に近接配置されている素子への電源の
供給は、隣接する他の電源枝線から電源供給するように
電源接続線の設計を変更すればよい。このように電源接
続線を変更することで、その素子に対して電源接続線が
多少長くなるようなことがあっても、その長さの変化は
僅かであり、半導体装置の性能を劣化させる原因となる
ようなことはない。

【００１８】図３は本発明のクロック信号配線を用いる
時の自動認識方法のフローチャートである。半導体装置
の内部回路部の回路の接続情報から本発明のクロック専
用線を用いるための専用クロックドライバが使用されて
いるか否かを検出し、更にこの専用クロックドライバに
接続されている回路情報を全て抽出する（Ｓ１０１）。
この専用クロックドライバの使用の有無を判断し（Ｓ１
０２）、クロックドライバが検出されなかった場合は、
後述するように通常の配置、配線処理を行う（Ｓ１０４
〜Ｓ１０７）。

【００１９】専用クロックドライバを検出したときに
は、クロックドライバを半導体チップ１の中央に強制配
置を行い、クロックドライバの出力端子と、後工程でク
ロック専用線として構成する電源枝線とをクロックドラ
イバ出力線で接続する。また、先に抽出を行った専用ク
ロックドライバに接続されている回路情報のフリップフ
ロップ等の配置を行い、前記したクロック専用線とをフ
リップフロップ入力線により接続する（Ｓ１０３）。

【００２０】この処理が終了した後、専用クロックドラ
イバの接続情報外の配置と配線を行い、全ての配置、配
線を完了させる（Ｓ１０４）。最後にアートワークデー
タ変換を行ない（Ｓ１０５）、その上で専用クロックド
ライバの使用を再確認し（Ｓ１０６）、専用クロックド
ライバが使用されている場合には、前工程でクロック専
用線として使用することとした電源枝線の（電源幹線に
対する）接続パターン部を削除する処理を行い（Ｓ１０
７）、アートワークデータとする。この処理を自動認識
させて実行することにより、図１に示したように、電源
枝線の一部をクロック専用線として利用した配線が形成
される。

【００２１】

【発明の効果】以上説明したように本発明は、半導体装
置に設けた素子に電源を供給するためにＸ方向及びＹ方
向にそれぞれ延設される電源幹線と電源枝線のうち、電
源枝線の一部を電源幹線から切り離し、この電源枝線を
半導体装置の内部回路部に形成した一の素子から他の複
数の素子に対して信号を伝送するための信号の伝送線と
して形成する手法を採用することにより、一の素子と他
の複数の素子との間の信号伝送線の長さを均一化し、複
数の素子に対する信号伝送の同期化を図った半導体装置
を容易に製造することが可能となる。

【００２２】また、通常では電源配線として用いている
電源枝線の一部を信号伝送線として利用するため、信号
伝送線を形成するためのスペースを確保しておく必要が
なく、信号伝送線を形成しない場合におけるスペースの
無駄がなくなり、半導体装置の高集積化を図る上で有効
となる。更に、信号伝送線を形成する際には、既に延設
されている電源枝線の一部を配線設計時に削除して電源
幹線との接続を切り離す工程を付加するだけでよく、そ
の後は信号伝送線相互の接続と他の配線を行うだけでよ
いため、配線の設計工数を削減することも可能となる。

【００２３】特に、電源枝線は内部回路部においてＸ方
向及びＹ方向に延設される延長パターン部と、この延長
パターン部を前記電源幹線に接続させる接続パターン部
とで構成され、信号伝送線として用いられる電源枝線の
接続パターン部を削除して配線パターンを設計し、この
配線パターンに基づいて電源線を形成することで、電源
線の形成と同時に信号伝送線を容易に形成することが可
能となる。

【００２４】また、本発明の形成方法は、内部回路部の
略中央に設けたクロックドライバと、このクロックドラ
イバからクロック信号が伝送される複数個のフリップフ
ロップとで構成される半導体装置に適用されることで、
予め設計されている電源線のデータの一部を変更するだ
けで、電源枝線の一部をクロック信号線として形成する
ことができ、各フリップフロップに対するクロック信号
線の長さを均一化し、クロックスキューを低減させた半
導体装置を容易に設計、形成することができる。

【図面の簡単な説明】

【図１】本発明方法により形成されたクロック信号線を
有する半導体装置の要部を示す平面図である。

【図２】電源幹線と電源枝線を接続する接続パターン部
を概念的に示す模式図である。

【図３】本発明の配線方法の工程の一例を示すフローチ
ャートである。

【図４】従来の配線構成の一例を示す模式的な平面図で
ある。

【図５】従来の配線構成の他の例を示す模式的な平面図
である。

【符号の説明】

１半導体チップ２内部回路部３入出力バッファ部４外部接続端子５電源配線５１，５２電源幹線５４，５５電源枝線５４ａ，５５ａ延長パターン部５４ｂ，５５ｂ接続パターン部６クロックドライバ７１，７２，７３フリップフロップ８１，８２クロック信号線９１〜９４クロックドライバ出力線１０１〜１０３フリップフロップ入力線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/04 Ｅ

Claims

【特許請求の範囲】

【請求項１】半導体装置の内部回路部に形成した複数
の素子に対し、前記内部回路部の略中央位置に設けた素
子から信号をそれぞれ伝送するように構成され、かつ前
記各素子に電源を供給するために半導体装置のＸ方向及
びＹ方向にそれぞれ延設される電源幹線と電源枝線を有
する半導体装置の製造に際し、前記電源枝線の一部を電
源幹線から切り離し、この電源枝線を前記信号の伝送線
として形成することを特徴とする半導体装置の信号線の
形成方法。
【請求項２】電源幹線は内部回路部の周辺に沿ってＸ
方向及びＹ方向に延設されて相互に電気接続され、電源
枝線は内部回路部においてＸ方向及びＹ方向に延設され
る延長パターン部と、この延長パターン部を前記電源幹
線に接続させる接続パターン部とで構成され、信号伝送
線として用いられる電源枝線はその接続パターン部を削
除して配線パターンを設計する請求項１の半導体装置の
信号線の形成方法。
【請求項３】信号を出力する素子は信号出力線がＸ方
向及びＹ方向に突出されて信号伝送線に接続され、信号
が入力される素子はそれぞれの信号入力線が近接配置さ
れた信号伝送線に接続される請求項２の半導体装置の信
号線の形成方法。
【請求項４】半導体装置の内部回路部の略中央に設け
たクロックドライバと、前記内部回路に配設した複数個
のフリップフロップとを有し、前記クロックドライバか
ら各フリップフロップに対してクロック信号を伝送する
ように構成し、かつ前記内部回路部の周辺部に周回する
ように設けた電源幹線と、前記内部回路部内にＸ方向及
びＹ方向に延設して前記電源幹線に接続される電源枝線
とを備える半導体装置の製造に際し、前記電源枝線のう
ち、フリップフロップに近接する電源枝線を電源幹線か
ら切り離してクロック信号線とし、前記クロックドライ
バのクロック出力線をＸ方向及びＹ方向に延長して前記
クロック信号線に接続し、前記フリップフロップのクロ
ック入力線を近接配置された前記クロック信号線に接続
することを特徴とする半導体装置の信号線の形成方法。