JP2003158184A - 半導体集積回路およびそのレイアウト設計方法 - Google Patents

Abstract

(57)【要約】 【課題】電源配線またはＧＮＤ配線に既に信号配線が配
置されており、直接的にシールド配線を電源配線または
ＧＮＤ配線に接続できない場合に、配線を変更すること
なく容易に対象配線をシールドすることができる半導体
集積回路およびそのレイアウト設計方法を提供する。 【解決手段】電源配線またはＧＮＤ配線に直接接続され
ないシールド配線が存在した場合、ステップＳ１４にお
いて、この電源配線またはＧＮＤ配線に未接続のシール
ド配線の終端近辺を起点として、スルーホールを配置す
る配置位置を探索しスルーホールを配置する。そしてス
テップＳ１５で、配置したスルーホール近辺にフィルセ
ルを配置し、このフィルセルを用いてステップＳ１６
で、シールド配線を電源配線またはＧＮＤ配線に接続す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はセルベース方式など
の半導体集積回路およびそのレイアウト設計方法に関
し、特にシールド配線を接続終端まで容易に配線するこ
とが出来る半導体集積回路およびそのレイアウト設計方
法に関する。

【０００２】

【従来の技術】最近、半導体集積回路は高集積化・高速
化が著しく、配線間の寸法が小さくなるとともに平行す
る配線長が回路規模の増大とともに長くなり、配線間の
カップリング容量が大きくなってきている。この為、カ
ップリング容量に起因するクロストークが回路動作に重
大な影響を及ぼし、クロストークを軽減する半導体集積
回路およびそのレイアウト設計方法が必要とされてい
る。

【０００３】従来クロストークを軽減する方法として、
シールドが必要とされる対象ネットに対して、対象ネッ
トに対応した対象配線に平行してシールド配線を配置す
る方法が行われており、特開２０００−２３６０６６号
公報に、既存の電源配線／ＧＮＤ配線をシールド配線と
して用いる従来技術が記載されている。

【０００４】図１０を参照して、この公報記載のシール
ド配線方法を説明すると、水平方向のクロック配線１０
１は、既存のＧＮＤ配線１０２，１０３によってシール
ドされ、垂直方向のクロック配線１０５は、クロック配
線１０５を挟んで、既存のＧＮＤ配線１０３，１０４を
垂直方向に接続するＧＮＤ配線１０６，１０７によりシ
ールドされる。

【０００５】このように、セル１０８に接続しシールド
すべき対象配線であるクロック配線１０１，１０５は、
既存の電源配線またはＧＮＤ配線を用いてシールドさ
れ、シールド配線に伴う面積の増加が抑制される。

【０００６】また、特開２０００−２９４６４９公報
に、シールド配線の配線処理に伴って配線ショートなど
の設計規則違反が生じた場合、この修正を容易に行うこ
とができるシールド配線方法が記載されている。

【０００７】図１１に示すフローチャートを参照して、
この公報記載のシールド配線方法の主要な処理について
説明すると、ステップＳ１１４でネットリストの中から
シールドが必要なネットでかつ未処理のネットを抽出す
る。そしてステップＳ１１５で、対象ネットに対応した
対象配線の両側に配線スペースを設けるための隣接配線
禁止属性を付加する。

【０００８】次にステップＳ１１６で、対象配線の配線
経路探索、配線敷設仮決定を行い、ステップＳ１１７で
対象配線に対して設計規則違反修復時に配線を引き剥が
して再配線の対象としないことを表す固定属性を付加す
る。

【０００９】続いてステップＳ１１８で対象ネット以外
の通常ネットの配線経路探索、配線敷設仮決定を行い、
ステップＳ１１９で仮決定した通常ネットの配線同士が
配線ショートなどの設計規則違反をしていないかをチェ
ックする。違反があった場合は、ステップＳ１１１０で
違反箇所を含む領域の配線を一度引き剥がして再配線す
る。

【００１０】次に、ステップＳ１１１１でシールドが必
要とされるネットに関わる配線、すなわち対象配線に設
計規則違反がないかどうかをチェックする。違反があっ
た場合は、ステップＳ１１１２で対象ネットの固定属性
を解除し、対象配線を再配線可能とする。そしてステッ
プＳ１１１３で、対象ネットおよび通常ネットのエラー
箇所を再配線し、両ネットの配線経路を決定する。

【００１１】そして両ネットの配線経路が決定したら、
ステップＳ１１１４で対象ネットの隣接配線禁止属性を
解除し、続いてステップＳ１１１５で対象ネットに隣接
するシールドネットの配線を行う。

【００１２】上述したように、対象ネットに設計規則違
反があった場合、対象ネットの隣接配線禁止属性および
固定属性を解除し、対象ネットと通常ネットを含めた両
方のネットを、違反箇所で再配線することにより、対象
ネットに対応する対象配線の設計規則違反を解消して、
シールド配線を配線することが出来る。

【００１３】

【発明が解決しようとする課題】上述した特開２０００
−２３６０６６号公報記載のシールド配線方法は、既存
の電源配線またはＧＮＤ配線をシールド配線と兼用する
ので、既存の電源配線またはＧＮＤ配線をシールド配線
として利用可能である場合は良いが、既存の電源配線ま
たはＧＮＤ配線と対象配線とが離れている場合は、本公
報のシールド配線方法は適用できない。

【００１４】すなわち、図１０に示すように既存の電源
配線またはＧＮＤ配線が規則的に配置されている場合
は、シールドすべきクロック配線を既存の電源配線また
はＧＮＤ配線で挟むようにして規則的にシールドするこ
とが可能であるが、既存の電源配線またはＧＮＤ配線が
規則的でない場合や、シールドすべき対象配線と既存の
電源配線またはＧＮＤ配線が遠い場合、あるいは他の信
号線により隔離されている場合は本公報のシールド配線
方法を適用するのは困難である。

【００１５】また特開２０００−２９４６４９号公報記
載のシールド配線方法は、高機能化などの要求により回
路規模が増加しネット数が多くなった場合、配線密度が
高くなり、自動配線した際に、配線ショート等の設計規
則違反が多数発生し、これらの設計規則違反の全てを解
消することは困難である。

【００１６】また上述した設計規則違反を解消する為
に、設計規則違反をおこしている箇所の再配線領域を拡
大すると、今度は配線長の増加を招いてしまい、配線容
量の増大に起因する動作スピードが低下するという問題
がある。

【００１７】従って設計規則違反を解消するために、再
配線領域を拡大することなく完全にシールドするする為
には、配線領域面積を増やして配線自由度を上げるしか
ないが、これはチップ面積を大きくすることに他ならな
い。

【００１８】チップ面積を大きくしないでシールド配線
する方法として、図１１のステップＳ１１１４で行って
いる隣接配線禁止属性の解除を、ステップＳ１１１０の
通常ネットのエラー修復前に行い、通常ネットを配線す
ることが考えられる。

【００１９】この場合、通常ネットがシールドが必要と
される対象ネットの隣接配線となり、シールド配線領域
が確保されなくなる場合が生じる。これにより、シール
ド配線とセルへ電源を供給するための電源配線またはＧ
ＮＤ配線とが接続出来なくなるという問題がある。

【００２０】次に上記に述べた問題点について、図１２
を参照して具体的に説明する。

【００２１】図１２において、１２１は配線トラック、
１２２は２層のＧＮＤ配線、１２３は２層の電源配線、
１２４は１層の電源配線、１２５は１層のＧＮＤ配線で
ある。また１２６は、シールドすべき対象配線であるク
ロック配線、１２７，１２８はシールド配線、１２９，
１２１０は信号配線である。ここで、クロック配線１２
６，シールド配線１２７，１２８、信号配線１２９，１
２１０はいずれも２層配線である。

【００２２】シールド配線１２７，１２８は、信号配線
１２９，１２１０が領域Ａと領域Ｂをそれぞれ通過して
いるために、ＧＮＤ配線１２５にスルーホールを介して
接続することが出来ない。このように、信号配線が電源
配線またはＧＮＤ配線と重なって既に配置されており、
シールド配線を終端で電源配線またはＧＮＤ配線に接続
出来ない場合に、大幅なレイアウト修正を行わなければ
ならない。

【００２３】このため本発明の目的は、シールド配線を
接続すべき電源配線またはＧＮＤ配線に既に信号配線が
配置されており、直接的にシールド配線を電源配線また
はＧＮＤ配線に接続できない場合において、フィルセル
を介してシールド配線を電源配線またはＧＮＤ配線に接
続することにより、配線を変更することなく容易に対象
配線をシールドすることができる半導体集積回路および
そのレイアウト設計方法を提供することにある。

【００２４】また本発明の目的は、回路ブロックをこの
回路ブロックと論理が等価でかつ外形および端子位置が
共通であり、内部にシールド配線を接続するための電源
端子またはＧＮＤ端子を有する等価回路ブロックに置換
し、この等価回路ブロックの電源端子またはＧＮＤ端子
にシールド配線を接続することにより、容易に対象配線
をシールドすることができる半導体集積回路およびその
レイアウト設計方法を提供することにある。

【００２５】さらに本発明の目的は、直接的にシールド
配線を電源配線またはＧＮＤ配線に接続できない場合に
おいて、シールド配線を通常の回路ブロックが備えてい
るリセット端子に接続することにより、配線の修正を行
うことなく、容易に対象配線をシールドすることができ
る半導体集積回路およびそのレイアウト設計方法を提供
することにある。

【００２６】

【課題を解決するための手段】そのため、本発明による
半導体集積回路のレイアウト設計方法は、シールドすべ
き対象ネットをネットリストから抽出し、この対象ネッ
トを配線する工程と、前記対象ネットをシールドするシ
ールドネットを配線し、前記シールドネットに対応して
配線されたシールド配線に、電源配線またはＧＮＤ配線
に接続されない未接続シールド配線が存在するか否かを
判定する判定工程と、前記判定工程で、前記未接続シー
ルド配線が存在すると判定された場合、前記未接続シー
ルド配線の終端近辺に、スルーホールを配置するスルー
ホール配置工程と、前記スルーホールの近辺に、電源端
子またはＧＮＤ端子を有し論理動作を行わないフィルセ
ルを配置する工程と、前記未接続シールド配線を、前記
スルーホールを介して前記フィルセルを構成する前記電
源端子または前記ＧＮＤ端子に接続する工程と、を備え
ることを特徴としている。

【００２７】また本発明による半導体集積回路は、電源
配線と、ＧＮＤ配線と、対象配線をシールドするシール
ド配線を有する半導体集積回路において、前記電源配線
または前記ＧＮＤ配線に直接接続されない前記シールド
配線を、論理動作をしないフィルセルを構成する電源端
子またはＧＮＤ端子に、スルーホールを介して接続した
ことを特徴としている。

【００２８】

【発明の実施の形態】次に、本発明の半導体集積回路お
よびそのレイアウト設計方法の第１の実施の形態につい
て図面を参照して説明する。

【００２９】図１は、本発明の第１の実施の形態による
半導体集積回路のレイアウト設計方法を示すフローチャ
ートである。ステップＳ１において、回路ブロックの名
称、外形、端子位置、端子属性など回路ブロックに関す
るレイアウト情報を含むブロックライブラリ２と、回路
ブロック間の接続情報であるネットリスト１と、回路ブ
ロックを配置する際の配置トラックおよび配線する際の
配線トラックに関する情報、水平方向と垂直方向の各配
線層の定義、スルーホールなどについての設計規則など
の情報を含むレイアウト情報３とを参照して、配置トラ
ック上に回路ブロックを配置する。

【００３０】次にステップＳ２において、ネットリスト
１の中からシールドが必要なネットである対象ネットを
抽出する。そしてステップＳ３で対象ネットに対して、
対象ネットを配線トラックに配置したときの配線である
対象配線の両側に配線スペースを設けるための隣接配線
禁止属性を付加する。

【００３１】次にステップＳ４で、対象ネットの配線経
路を探索し仮配線する。そして対象ネットに対しては、
設計規則違反修復時に配線を引き剥がして再配線の対象
としないことを表す固定属性を付加する。

【００３２】次にステップＳ５で対象ネット以外の通常
ネットについて配線経路を探索し、仮配線を行う。続い
てステップＳ６で、仮配線した通常ネットの配線同士が
配線ショートなどの設計規則違反をしていないかについ
て判定する。違反がないと判定された場合はステップＳ
９の処理を行い、違反があった場合はステップＳ７で対
象配線の隣接配線禁止属性を解除し、ステップＳ８で違
反箇所を含む領域の通常配線を一度引き剥がし、対象配
線の両側に設けられていた配線スペースを用いて通常配
線を再配線しエラーを修復する。

【００３３】次にステップＳ９で、対象配線に接続違反
などの設計規則違反をしていないかについて判定する。
違反がない場合はステップＳ１２の処理を行い、違反が
あった場合はステップＳ１０で対象ネットの固定属性を
解除し、対象配線を再配線可能とする。そしてステップ
Ｓ１１で、配線違反をおこしている対象ネットおよび通
常ネットを再配線し、配線違反を解消する。

【００３４】次にステップＳ１２で対象配線に隣接する
シールドネットの仮配線を行う。そしてステップＳ１３
で、シールドネットに対応するシールド配線が電源配線
またはＧＮＤ配線に直接接続されたか否かについて判定
する。

【００３５】シールドネットに対応するシールド配線が
電源配線またはＧＮＤ配線に直接接続されたと判定され
た場合は、ステップＳ１７の処理を行い、電源配線また
はＧＮＤ配線に直接接続されないシールド配線が存在す
ると判定された場合、ステップＳ１４において、この電
源配線またはＧＮＤ配線に未接続のシールド配線の終端
近辺を起点として、スルーホールを配置する配置位置を
探索し、探索結果に基づいてスルーホールを配置する。

【００３６】スルーホールを配置する配置位置の探索方
法としては、シールド配線の終端、この場合電源配線ま
たはＧＮＤ配線に未接続のシールド配線の終端近辺か
ら、シールド配線に沿って終端から離れる方向に探索す
る。そしてこの探索において、スルーホールの配置位置
を探索できなかった場合、シールド配線から平行な方向
に１配線トラック離れて、同様にシールド配線の終端か
ら、シールド配線に沿って終端から離れる方向に探索す
る。

【００３７】このとき１個のみのスルーホールでは、シ
ールド配線がフィルセルの電源端子またはＧＮＤ端子ま
で接続出来ない場合は、複数のスルーホールを生成し配
置する。

【００３８】次にステップＳ１５において、ステップＳ
１４で配置したスルーホール近辺にフィルセルを配置す
る。ここでフィルセルについて図３および図４を参照し
て説明する。

【００３９】図３に示すフィルセルは、Ｎ型ウェル層３
１と、Ｎ型ウェル層３１に１層の電源配線３４からバイ
アスを与えるためのコンタクト３３およびＮ型拡散層３
２と、Ｐ型ウェル層３５と、Ｐ型ウェル層３５にＧＮＤ
配線３８から接地電位を与えるためのコンタクト３７お
よびＰ型拡散層３６と、フィルセル内に設けられた１層
のＧＮＤ配線３８と他のＧＮＤ配線とを接続するための
ＧＮＤ端子２８とを含んで構成される。

【００４０】また図４に示すフィルセルは、Ｎ型ウェル
層３１と、Ｎ型ウェル層３１に１層の電源配線３４’か
らバイアスを与えるためのコンタクト３３およびＮ型拡
散層３２と、Ｐ型ウェル層３５と、Ｐ型ウェル層３５に
１層のＧＮＤ配線３８’から接地電位を与えるためのコ
ンタクト３７およびＰ型拡散層３６と、フィルセル内に
設けられた電源配線３４’と他の電源配線とを接続する
ための電源端子４１とを含んで構成され、基本的に図３
に示すフィルセルと同様の構成であるが、ＧＮＤ端子２
８の代わりに電源端子４１を設けている点が基本的な相
違点である。

【００４１】なお、図３に示すフィルセルは、ＧＮＤ端
子のみを設けており、また図４に示すフィルセルは、電
源端子のみを設けているが、１つのフィルセルに両方の
端子、すなわちＧＮＤ端子と電源端子を両方設けるよう
にしても良い。

【００４２】また図２から明らかなようにフィルセルの
電源配線３４は、図２に示す電源配線２２Ａと接続し、
フィルセルのＧＮＤ配線３８は、図２に示すＧＮＤ配線
２３Ａと接続する。図４に示すフィルセルについても同
様に、フィルセル内の電源配線３４’とＧＮＤ配線３
８’が図２に示す電源配線２２ＡおよびＧＮＤ配線２３
Ａと接続する。

【００４３】図３，４から明らかなように、フィルセル
はトランジスタを含まず論理動作を行わない特別な回路
ブロックであり、通常、回路ブロックが配置されない領
域を検出してこの領域にフィルセルを配置する設計方法
が行われるが、本発明の場合、シールド配線をフィルセ
ルを介してＧＮＤ配線に接続、あるいはシールド配線を
フィルセルを介して電源配線に接続する目的で用いる。

【００４４】次に図１に戻って説明を続けると、ステッ
プＳ１６において、シールド配線をフィルセルを介して
電源配線またはＧＮＤ配線に接続するように配線した
後、ステップＳ１８でレイアウト設計を完了する。

【００４５】またステップＳ１３でシールドネットに対
応するシールド配線が電源配線またはＧＮＤ配線に直接
接続されたと判定された場合は、ステップＳ１７でステ
ップＳ１２で生成した仮配線を確定し、ステップＳ１８
でレイアウト設計を完了する。

【００４６】次に図２および図１，３を参照して、本発
明の半導体集積回路およびそのレイアウト設計方法につ
いて具体的に説明する。

【００４７】図２は、本発明による半導体集積回路の内
部領域の一部を表すレイアウト図であり、点線で示す配
線トラック２１と、１層の電源配線２２Ａと、２層の電
源配線２２Ｂと、電源配線２２Ａと電源配線２２Ｂとを
接続するスルーホール２２Ｃと、１層のＧＮＤ配線２３
Ａと、２層のＧＮＤ配線２３Ｂと、ＧＮＤ配線２３Ａと
ＧＮＤ配線２３Ｂとを接続するスルーホール２３Ｃとを
有している。

【００４８】また２層の対象配線２４が、配線トラック
２１上を垂直方向に通過し、２層の信号配線２６Ａ、２
６Ｂも同様に垂直方向に配線され、ＧＮＤ配線２３Ａ上
で水平方向に配線方向を変更し、ふたたび図２の下方で
垂直方向に配線されている。

【００４９】なお図２で信号配線は、信号配線２６Ａ，
２６Ｂの２本のみを示しているが、実際は多数の信号配
線が対象配線２４の周辺に配線されており、本発明に直
接関連する配線だけを示している。

【００５０】また２層のシールド配線２５Ａ，２５Ｂ
は、図１のステップＳ１２で仮配線される。このとき、
ＧＮＤ配線２３Ａ上を２層の信号配線２６Ａ，２６Ｂが
通過しているために、スルーホールをＧＮＤ配線２３Ａ
上に設け、シールド配線２５Ａ，２５Ｂを直接ＧＮＤ配
線２３Ａに接続することが出来ず、シールド配線２５
Ａ，２５Ｂの終端は、ステップＳ１２の配線処理段階で
は未配線のままである。

【００５１】従って図１のステップＳ１３で、シールド
配線２５Ａ，２５Ｂが電源配線またはＧＮＤ配線に直接
接続されていないと判定され、ステップＳ１４でシール
ド配線２５Ａ，２５Ｂの各終端近辺を探索し、スルーホ
ール２９Ａ、２９Ｂ、さらにスルーホール２９Ｂに対応
するスルーホール２９Ｃが生成されて配置される。

【００５２】そしてステップＳ１５において、ステップ
Ｓ１４で配置されたスルーホール２９Ａ〜２９Ｃの近辺
にフィルセル２７Ａ，２７Ｂが配置される。ここでフィ
ルセル２７Ａ，２７Ｂは、図３で示したフィルセルと同
様である。

【００５３】シールド配線２５Ａは、１層配線と２層配
線を接続するスルーホール２９Ａを介して、図３のＧＮ
Ｄ端子２８に接続し、さらにＧＮＤ配線３８に接続す
る。

【００５４】一方シールド配線２５Ｂは、図１のステッ
プＳ１６において、２層配線と３層配線を接続するスル
ーホール２９Ｂを介して、３層配線２１０に接続し、さ
らに１層配線と２層配線と３層配線とを接続するスルー
ホール２９Ｃを介して図３のＧＮＤ端子２８に接続し、
最終的にＧＮＤ配線３８に接続する。ここで配線２１０
を３層配線としたのは、基本的に水平方向の配線層は１
層および３層としており、垂直方向は２層配線としてい
るが、１層配線は回路ブロック内部の内部配線として使
われており、回路ブロック間の配線としては３層を用い
るためである。

【００５５】このようにして、シールド配線が電源配線
またはＧＮＤ配線に直接接続出来ない場合であっても、
フィルセルを介してシールド配線を電源配線またはＧＮ
Ｄ配線に接続することにより、信号配線を変更すること
なく、対象配線をシールド配線によりシールドすること
ができる。

【００５６】なお上記において、シールド配線を図３に
示すフィルセルを用いてＧＮＤ配線に接続したが、図４
に示す電源端子４１を有するフィルセルを用いて電源配
線に接続するようにしても同様の効果が得られる。図３
に示すフィルセルを用いるか、図４に示すフィルセルを
用いるかは、シールド配線の終端から電源端子またはＧ
ＮＤ端子までに配線し易い方を適宜選択する。

【００５７】次に本発明の半導体集積回路およびそのレ
イアウト設計方法の第２の実施の形態について図５，６
を参照して説明する。

【００５８】第２の実施の形態による半導体集積回路の
レイアウト設計方法は、図１のステップＳ１〜ステップ
Ｓ１４およびステップＳ１７と同様であるが、ステップ
Ｓ１３で電源配線またはＧＮＤ配線に直接接続されてい
ないシールド配線が存在すると判定された場合は、ステ
ップＳ１４で第１の実施の形態と同様に、この電源配線
またはＧＮＤ配線に未接続のシールド配線の終端近辺か
ら、シールド配線に沿って終端から離れる方向に、スル
ーホールを配置する配置位置を探索し、探索結果に基づ
いてスルーホールを配置する。

【００５９】そしてステップＳ５１で、ステップＳ１４
で配置したスルーホールの近辺にある回路ブロックを、
シールド配線接続用端子を有する等価回路ブロックに置
換する。ここで等価回路ブロックについて図６を参照し
て説明する。

【００６０】図６に示す等価回路ブロックは、Ｎ型ウェ
ル層３１’と、Ｎ型ウェル層３１’に電源配線３４”か
らバイアスを与えるためのコンタクト３３’およびＮ型
拡散層３２’と、Ｐ型ウェル層３５と’、Ｐ型ウェル層
３５’にＧＮＤ配線３８”から接地電位を与えるための
コンタクト３７’およびＰ型拡散層３６’と、等価回路
ブロック内に設けられたＧＮＤ配線３８”と他のＧＮＤ
配線とを接続するためのＧＮＤ端子２８’とを含んで構
成される。

【００６１】等価回路ブロックは、置換する回路ブロッ
クと論理動作および入出力端子位置などのレイアウトは
全て同一であり、違いはＧＮＤ配線３８”に接続するＧ
ＮＤ端子２８’を設けている点である。なお、Ｎ型ウェ
ル層３１’とＰ型ウェル層３５’に形成されるトランジ
スタについては、省略して書いている。

【００６２】図５のステップＳ５２に戻って説明を続け
ると、ステップＳ１３で未接続と判定されたシールド配
線を、ステップＳ１４で配置したスルーホールを介して
図６に示す等価回路ブロックのＧＮＤ端子２８’に接続
し、最終的にＧＮＤ配線３８”に接続する。

【００６３】このようにして、既に配置されている回路
ブロックを論理動作および外形などのレイアウトも殆ど
同一の等価回路ブロックに置き換えることにより、フィ
ルセルを配置するスペースがない場合であっても、等価
回路ブロックを介してシールド配線を電源配線またはＧ
ＮＤ配線に接続することにより、信号配線を変更するこ
となく、対象配線をシールド配線によりシールドするこ
とができる。

【００６４】なお上記において、等価回路ブロックにＧ
ＮＤ端子２８’を設けて最終的にＧＮＤ配線３８”に接
続するとして説明したが、図４の場合のように、等価回
路ブロックに電源端子を設けて最終的に電源配線に接続
するようにしても良い。

【００６５】次に本発明の半導体集積回路およびそのレ
イアウト設計方法の第３の実施の形態について図７〜図
９を参照して説明する。

【００６６】第３の実施の形態による半導体集積回路の
レイアウト設計方法は、図１のステップＳ１〜ステップ
Ｓ１３およびステップＳ１７と同様であるが、ステップ
Ｓ１３で電源配線またはＧＮＤ配線に直接接続されてい
ないシールド配線が存在すると判定された場合は、ステ
ップＳ７１において、ステップＳ１３で未接続と判定さ
れたシールド配線の終端近辺から、シールド配線に沿っ
て終端から離れる方向に回路ブロックのリセット端子を
探索する。

【００６７】ここで図９を参照して回路ブロックのリセ
ット端子について説明すると、図９に示す回路ブロック
は、Ｎ型ウェル層３１’と、Ｎ型ウェル層３１’に電源
配線９１からバイアスを与えるためのコンタクト３３’
およびＮ型拡散層３２’と、Ｐ型ウェル層３５’と、Ｐ
型ウェル層３５’にＧＮＤ配線９２から接地電位を与え
るためのコンタクト３７’およびＰ型拡散層３６’と、
回路ブロックのリセット端子９３と、リセット端子９３
に接続するリセット配線９４とを含んで構成される。こ
のリセット端子９３は、電位的に安定しているのでシー
ルド配線を接続した場合は、シールド配線の電位を一定
に保つことが出来、シールド配線を電源配線またはＧＮ
Ｄ配線に接続した場合と同様なシールド効果が得られ
る。

【００６８】なお、Ｎ型ウェル層３１’とＰ型ウェル層
３５’に形成されるトランジスタについては、省略して
書いている。

【００６９】図７のステップＳ７２に戻って説明を続け
ると、ステップＳ１３で未接続と判定されたシールド配
線を、ステップＳ７１で探索したリセット端子９３を介
して図９に示すリセット端子を有する回路ブロックのリ
セット配線９４に接続する。

【００７０】次に図８および図７，９を参照して、本実
施の形態による半導体集積回路のレイアウト設計方法に
ついて具体的に説明する。

【００７１】図８は本実施の形態による半導体集積回路
の内部領域の一部を表すレイアウト図であり、図２と基
本的に同様であり、図２と共通の構成要素には共通の参
照文字／数字を付してある。図２との違いは、図２では
フィルセル２７Ａ，２７Ｂが配置され、このフィルセル
を介してシールド配線がＧＮＤ配線に接続されるのに対
して、図８では、図７のステップＳ７１で探索したリセ
ット端子を有する回路ブロック８１Ａ，８１Ｂのリセッ
ト端子８２Ａ，８２Ｂを介して、シールド配線２５Ａ，
２５Ｂが図９に示すリセット端子９３に接続される点が
相違している。

【００７２】すなわち、シールド配線２５Ａは、１層配
線と２層配線とを接続するスルーホール２９Ａを介し
て、図９のリセット端子９３に接続し、最終的にリセッ
ト配線９４に接続する。

【００７３】一方シールド配線２５Ｂは、図７のステッ
プＳ７２において、２層配線と３層配線を接続するスル
ーホール２９Ｂを介して３層配線８３に接続し、さらに
１層配線と２層配線と３層配線とを接続するスルーホー
ル２９Ｃを介して図９のリセット端子９３に接続し、最
終的にリセット配線９４に接続する。

【００７４】このようにして、配置されている回路ブロ
ックが安定電位であるリセット端子を有している場合に
は、シールド配線をこの安定電位のリセット配線に接続
することにより、第２の実施の形態で行ったような付加
端子を有する回路ブロックに置換することなく、信号配
線を変更することなく、対象配線をシールド配線により
シールドすることができる。

【００７５】なお上記において安定電位の端子として、
初期的にしか動作変化をしないリセット端子について具
体的に説明したが、他の安定電位の端子として、テスト
用の端子、モード切替用の端子など、回路動作に影響を
与えず安定した電位の端子であればシールド配線を接続
する端子として用いることが可能である。

【００７６】

【発明の効果】以上説明したように、本発明による半導
体集積回路およびそのレイアウト設計方法は、シールド
配線を接続すべき電源配線またはＧＮＤ配線に既に信号
配線が配置されており、直接的にシールド配線を電源配
線またはＧＮＤ配線に接続できない場合において、信号
配線を有しないフィルセルを介してシールド配線を電源
配線またはＧＮＤ配線に接続することにより、配線を変
更することなく容易に対象配線をシールドすることがで
きる。

【００７７】このため、冗長な配線の迂回などが生じな
いため、シールド配線によるチップ面積の増大を抑制す
ることが出来る。

【００７８】また、対象配線とシールド配線および信号
配線を最終的に配線処理するのに、修正が少なくて済む
のでレイアウト設計期間を短縮することが出来る。

【００７９】また、回路ブロックをこの回路ブロックと
論理が等価でかつ外形および端子位置が共通であり、内
部にシールド配線を接続するための電源端子またはＧＮ
Ｄ端子を有する等価回路ブロックに置換し、この等価回
路ブロックの電源端子またはＧＮＤ端子にシールド配線
を接続することにより、容易に対象配線をシールドする
ことができる。

【００８０】さらに、直接的にシールド配線を電源配線
またはＧＮＤ配線に接続できない場合において、シール
ド配線を通常の回路ブロックが備えているリセット端子
に接続することにより、配線の修正を行うことなく、容
易に対象配線をシールドすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体集積回
路のレイアウト設計方法を表すフローチャートである。

【図２】本発明の第１の実施の形態による半導体集積回
路のレイアウト図である。

【図３】本発明の第１の実施の形態による半導体集積回
路およびそのレイアウト設計方法で用いるフィルセルの
レイアウト図である。

【図４】本発明の第１の実施の形態による半導体集積回
路およびそのレイアウト設計方法で用いるフィルセルの
レイアウト図である。

【図５】本発明の第２の実施の形態による半導体集積回
路のレイアウト設計方法を表すフローチャートである。

【図６】本発明の第２の実施の形態による半導体集積回
路およびそのレイアウト設計方法で用いる等価回路ブロ
ックのレイアウト図である。

【図７】本発明の第３の実施の形態による半導体集積回
路のレイアウト設計方法を表すフローチャートである。

【図８】本発明の第３の実施の形態による半導体集積回
路のレイアウト図である。

【図９】本発明の第３の実施の形態による半導体集積回
路およびそのレイアウト設計方法で用いる回路ブロック
のレイアウト図である。

【図１０】特開２０００−２３６０６６号公報に記載さ
れている従来技術のシールド配線方法を説明するための
レイアウト図である。

【図１１】特開２０００−２９４６４９公報に記載され
ている従来技術のシールド配線方法を説明するためのフ
ローチャートである。

【図１２】特開２０００−２９４６４９公報に記載され
ている従来技術のシールド配線方法の問題点を説明する
ためのレイアウト図である。

【符号の説明】

２１，１２１ 配線トラック ２２Ａ，２２Ｂ，３４，３４’，３４”，９１，１２
３，１２４ 電源配線 ２２Ｃ，２３Ｃ，２９Ａ，２９Ｂ，２９Ｃ，１２１１
スルーホール ２３Ａ，２３Ｂ，３８，３８’，３８”，９２、１０
２，１０３，１０４，１０６，１０７，１２２，１２５
ＧＮＤ配線 ２４ 対象配線 ２５Ａ，２５Ｂ、１２７，１２８ シールド配線 ２６Ａ，２６Ｂ、１２９，１２１０ 信号配線 ２７Ａ，２７Ｂ フィルセル ２８、２８’ ＧＮＤ端子 ４１ 電源端子 ２１０，８３ 配線 ３１、３１’ Ｎ型ウェル層 ３２、３２’ Ｎ型拡散層 ３３，３３’３７，３７’ コンタクト ３５，３５’ Ｐ型ウェル層 ３６，３６’ Ｐ型拡散層 ８１Ａ，８１Ｂ 回路ブロック ８２Ａ，８２Ｂ，９３ リセット端子 ９４ リセット配線 １０１，１０５，１２６ クロック配線 １０８ セル

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B046 AA08 BA06 5F038 BH10 CA05 CD02 CD05 EZ09 EZ20 5F064 AA04 DD02 EE02 EE03 EE12 EE14 EE16 EE20 EE23 EE24 EE25 EE27 EE46 EE52 EE57 EE58 GG01 HH06 HH12 HH17

Claims (10)

【特許請求の範囲】
1. 【請求項１】 シールドすべき対象ネットをネットリス
   トから抽出し、この対象ネットを配線する工程と、 前記対象ネットをシールドするシールドネットを配線
   し、前記シールドネットに対応して配線されたシールド
   配線に、電源配線またはＧＮＤ配線に接続されない未接
   続シールド配線が存在するか否かを判定する判定工程
   と、 前記判定工程で、前記未接続シールド配線が存在すると
   判定された場合、前記未接続シールド配線の終端近辺
   に、スルーホールを配置するスルーホール配置工程と、 前記スルーホールの近辺に、電源端子またはＧＮＤ端子
   を有し論理動作を行わないフィルセルを配置する工程
   と、 前記未接続シールド配線を、前記スルーホールを介して
   前記フィルセルを構成する前記電源端子または前記ＧＮ
   Ｄ端子に接続する工程と、 を備えることを特徴とする半導体集積回路のレイアウト
   設計方法。
2. 【請求項２】 前記電源端子は前記電源配線に接続し、
   前記ＧＮＤ端子は前記ＧＮＤ配線に接続することを特徴
   とする請求項１記載の半導体集積回路のレイアウト設計
   方法。
3. 【請求項３】 前記スルーホール配置工程において、前
   記シールド配線の前記終端近辺から、前記シールド配線
   に沿って前記終端から離れる方向に、配置可能なスルー
   ホール位置を探索し、探索結果を参照して前記スルーホ
   ールを配置することを特徴とする請求項１記載の半導体
   集積回路のレイアウト設計方法。
4. 【請求項４】 前記スルーホール配置工程において、前
   記終端から前記フィルセルを構成する前記電源端子また
   は前記ＧＮＤ端子に前記シールド配線を接続するための
   前記スルーホールを、複数生成し配置することを特徴と
   する請求項１記載の半導体集積回路のレイアウト設計方
   法。
5. 【請求項５】 ネットリストを参照して回路ブロックを
   配置する工程と、シールドすべき対象ネットを前記ネッ
   トリストから抽出し、この対象ネットを配線する工程
   と、 前記対象ネットをシールドするシールドネットを配線
   し、前記シールドネットに対応して配線されたシールド
   配線に、電源配線またはＧＮＤ配線に接続されない未接
   続シールド配線が存在するか否かを判定する判定工程
   と、 前記判定工程で、前記未接続シールド配線が存在すると
   判定された場合、前記未接続シールド配線の終端近辺
   に、スルーホールを配置するスルーホール配置工程と、 前記スルーホールの近辺に配置された前記回路ブロック
   を、この回路ブロックと論理的に等価でかつ前記シール
   ド配線を接続するための電源端子またはＧＮＤ端子を有
   する等価回路ブロックに置換する工程と、 前記未接続シールド配線を、前記スルーホールを介して
   前記等価回路ブロックを構成する前記電源端子または前
   記ＧＮＤ端子に接続する工程と、 を備えることを特徴とする半導体集積回路のレイアウト
   設計方法。
6. 【請求項６】 ネットリストを参照して回路ブロックを
   配置する工程と、シールドすべき対象ネットを前記ネッ
   トリストから抽出し、この対象ネットを配線する工程
   と、 前記対象ネットをシールドするシールドネットを配線
   し、前記シールドネットに対応して配線されたシールド
   配線に、電源配線またはＧＮＤ配線に接続されない未接
   続シールド配線が存在するか否かを判定する判定工程
   と、 前記判定工程で、前記未接続シールド配線が存在すると
   判定された場合、前記未接続シールド配線の終端近辺
   に、スルーホールを配置するスルーホール配置工程と、 前記スルーホールの近辺に配置された前記回路ブロック
   が有する端子の中で電位が安定している安定電位端子を
   探索し、探索した前記安定電位端子に前記スルーホール
   を介して前記未接続シールド配線を配線する工程と、 を備えることを特徴とする半導体集積回路のレイアウト
   設計方法。
7. 【請求項７】 前記安定電位端子は、リセット端子、テ
   スト端子、回路動作のモード切替端子のいずれかである
   ことを特徴とする請求項６記載の半導体集積回路のレイ
   アウト設計方法。
8. 【請求項８】 電源配線と、ＧＮＤ配線と、対象配線を
   シールドするシールド配線を有する半導体集積回路にお
   いて、 前記電源配線または前記ＧＮＤ配線に直接接続されない
   前記シールド配線を、論理動作をしないフィルセルを構
   成する電源端子またはＧＮＤ端子に、スルーホールを介
   して接続したことを特徴とする半導体集積回路。
9. 【請求項９】 回路ブロックと、この回路ブロックに接
   続する電源配線およびＧＮＤ配線と、対象配線をシール
   ドするシールド配線を有する半導体集積回路において、 前記電源配線または前記ＧＮＤ配線に直接接続されない
   前記シールド配線を、前記回路ブロックと論理的に等価
   な等価回路ブロックを構成する前記シールド配線を接続
   するための電源端子またはＧＮＤ端子に、スルーホール
   を介して接続したことを特徴とする半導体集積回路。
10. 【請求項１０】 回路ブロックと、この回路ブロックに
    接続する電源配線およびＧＮＤ配線と、対象配線をシー
    ルドするシールド配線を有する半導体集積回路におい
    て、 前記電源配線または前記ＧＮＤ配線に直接接続されない
    前記シールド配線を、前記回路ブロックの電位が安定し
    ている安定電位端子に、スルーホールを介して接続した
    ことを特徴とする半導体集積回路。