JP2007256146A - 半導体装置の故障検出装置及び故障検出方法 - Google Patents
半導体装置の故障検出装置及び故障検出方法 Download PDFInfo
- Publication number
- JP2007256146A JP2007256146A JP2006082518A JP2006082518A JP2007256146A JP 2007256146 A JP2007256146 A JP 2007256146A JP 2006082518 A JP2006082518 A JP 2006082518A JP 2006082518 A JP2006082518 A JP 2006082518A JP 2007256146 A JP2007256146 A JP 2007256146A
- Authority
- JP
- Japan
- Prior art keywords
- failure detection
- semiconductor device
- wiring
- failure
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
クロック配線のブリッジ故障を精度よく検出できる半導体装置の故障検出装置及び故障検出方法を提供すること。
【解決手段】
本発明にかかる半導体装置の故障検出装置は、CLKライン11線とシールドライン12と、を有する半導体装置の故障検出装置であって、半導体装置1は、故障検出モードにおいて、CLKライン11とシールドライン12へ互いに相反する信号を供給するインバータ6を含み、故障検出モードと通常動作モードのときの各々の静消費電流を比較して故障を検出する電源電流測定器23と、を備えるものである。
【選択図】 図1
Description
2,2a,2b マクロ
3,3a,3b F/F
5,5a,5b マルチプレクサ
6,6a,6b インバータ
7 バッファ
8 入出力パッド
9 モード設定端子
11 CLKライン
12 シールドライン
21 論理レベル発生器
22 電源
23 電源電流測定器
41,41a,41b,42a,42b バッファ
Claims (7)
- クロック信号を伝播するクロック配線と、前記クロック配線をシールドするシールド配線と、を有する半導体装置の故障検出装置であって、
前記半導体装置は、故障検出モードにおいて、前記クロック配線と前記シールド配線へ互いに相反する信号を供給する反転信号設定部を含み、
前記故障検出モードと通常動作モードのときの各々の静消費電流を比較して故障を検出する故障検出判定部と、を備える、
半導体装置の故障検出装置。 - 前記反転信号設定部は、前記半導体装置の外部端子から前記シールド配線に入力される基準信号を反転した反転信号を前記クロック配線に供給する、
請求項1に記載の半導体装置の故障検出装置。 - 前記反転信号もしくは前記クロック信号を選択して前記クロック配線に供給する信号選択部をさらに有する、
請求項2に記載の半導体装置の故障検出装置。 - 前記クロック配線は、複数のフリップフロップを介してマクロブロックに接続され、
前記信号選択部は、前記マクロブロックに最も近い前記フリップフロップよりも、前記マクロブロックに近い位置で、前記反転信号もしくは前記クロック信号を選択する、
請求項3に記載の半導体装置の故障検出装置。 - 前記故障検出モードのときの静消費電流は、前記クロック配線と前記シールド配線のそれぞれに0と1もしくは1と0の論理レベルの信号を供給したときの静消費電流である、
請求項1乃至4のいずれか一つに記載の半導体装置の故障検出装置。 - 前記通常動作モードのときの静消費電流は、前記クロック配線と前記シールド配線が同電位のときの静消費電流である、
請求項1乃至5のいずれか一つに記載の半導体装置の故障検出装置。 - クロック信号を伝播するクロック配線と、前記クロック配線をシールドするシールド配線と、を有する半導体装置の故障検出方法であって、
前記半導体装置は、故障検出モードにおいて、前記クロック配線と前記シールド配線へ互いに相反する信号を供給し、
前記故障検出モードと通常動作モードのときの各々の静消費電流を比較して故障を検出する、
半導体装置の故障検出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082518A JP4713381B2 (ja) | 2006-03-24 | 2006-03-24 | 半導体装置の故障検出装置及び故障検出方法 |
US11/727,136 US7538558B2 (en) | 2006-03-24 | 2007-03-23 | Failure detection apparatus and failure detection method for a semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082518A JP4713381B2 (ja) | 2006-03-24 | 2006-03-24 | 半導体装置の故障検出装置及び故障検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007256146A true JP2007256146A (ja) | 2007-10-04 |
JP4713381B2 JP4713381B2 (ja) | 2011-06-29 |
Family
ID=38606254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006082518A Expired - Fee Related JP4713381B2 (ja) | 2006-03-24 | 2006-03-24 | 半導体装置の故障検出装置及び故障検出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7538558B2 (ja) |
JP (1) | JP4713381B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010097851A1 (ja) * | 2009-02-26 | 2010-09-02 | パナソニック株式会社 | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 |
US8013628B2 (en) | 2008-03-18 | 2011-09-06 | Samsung Electronics Co., Ltd. | Circuit having an active clock shielding structure and semiconductor intergrated circuit including the same |
US10331602B2 (en) | 2016-04-12 | 2019-06-25 | Mei Fujitsu Semiconductor Limited | Semiconductor integrated circuit having different operation modes and design method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958262B (zh) * | 2009-07-16 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 失效检测方法以及失效检测装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1183952A (ja) * | 1997-09-12 | 1999-03-26 | Fujitsu Ltd | 電子回路の試験方法及び試験装置 |
JP2003158184A (ja) * | 2001-11-21 | 2003-05-30 | Nec Microsystems Ltd | 半導体集積回路およびそのレイアウト設計方法 |
JP2005017099A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | マルチチップモジュール |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2966185B2 (ja) | 1992-03-23 | 1999-10-25 | 三菱電機株式会社 | 故障検出方法 |
US5621740A (en) * | 1993-05-14 | 1997-04-15 | Matsushita Electric Industrial Co., Ltd. | Output pad circuit for detecting short faults in integrated circuits |
-
2006
- 2006-03-24 JP JP2006082518A patent/JP4713381B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-23 US US11/727,136 patent/US7538558B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1183952A (ja) * | 1997-09-12 | 1999-03-26 | Fujitsu Ltd | 電子回路の試験方法及び試験装置 |
JP2003158184A (ja) * | 2001-11-21 | 2003-05-30 | Nec Microsystems Ltd | 半導体集積回路およびそのレイアウト設計方法 |
JP2005017099A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | マルチチップモジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013628B2 (en) | 2008-03-18 | 2011-09-06 | Samsung Electronics Co., Ltd. | Circuit having an active clock shielding structure and semiconductor intergrated circuit including the same |
WO2010097851A1 (ja) * | 2009-02-26 | 2010-09-02 | パナソニック株式会社 | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 |
JP2010197291A (ja) * | 2009-02-26 | 2010-09-09 | Panasonic Corp | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 |
US10331602B2 (en) | 2016-04-12 | 2019-06-25 | Mei Fujitsu Semiconductor Limited | Semiconductor integrated circuit having different operation modes and design method thereof |
Also Published As
Publication number | Publication date |
---|---|
US7538558B2 (en) | 2009-05-26 |
JP4713381B2 (ja) | 2011-06-29 |
US20070245194A1 (en) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4941868B2 (ja) | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 | |
US9417287B2 (en) | Scheme for masking output of scan chains in test circuit | |
JP2008147245A (ja) | 劣化診断回路及び半導体集積回路 | |
US8645778B2 (en) | Scan test circuitry with delay defect bypass functionality | |
US20140132290A1 (en) | Flexible performance screen ring oscillator within a scan chain | |
JP4713381B2 (ja) | 半導体装置の故障検出装置及び故障検出方法 | |
JP2007333538A (ja) | テスト回路、セレクタおよび半導体集積回路 | |
JP4335202B2 (ja) | 半導体集積回路の検査方法およびデザインルール検証方法 | |
JP3701954B2 (ja) | 半導体集積回路、その静電気耐圧試験方法及び装置 | |
Ye et al. | Diagnosis and layout aware (DLA) scan chain stitching | |
JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
JP4847899B2 (ja) | 半導体集積回路設計支援装置、及び半導体集積回路製造方法 | |
JP4130417B2 (ja) | 半導体集積回路及びその試験方法 | |
JP2009301676A (ja) | 半導体装置 | |
JP4705493B2 (ja) | 半導体集積回路 | |
JP2008527322A (ja) | 回路配置並びにその検査および/または診断方法 | |
JP2006349548A (ja) | 組み込み自己検査回路 | |
JP4703398B2 (ja) | 半導体集積回路およびその試験方法 | |
JP4966563B2 (ja) | 半導体集積回路 | |
JP2001296334A (ja) | 集積回路および故障検出方法 | |
JP2008275337A (ja) | テスト装置及びテスト方法 | |
JP2004012399A (ja) | スキャン機能付きフリップフロップ回路、スキャンテスト回路および半導体集積回路 | |
JP5614354B2 (ja) | 半導体装置及び出力回路 | |
JP2007183188A (ja) | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム | |
JP2005140710A (ja) | テストパターン生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
LAPS | Cancellation because of no payment of annual fees |