JP2783216B2 - 半導体装置の配線方法 - Google Patents
半導体装置の配線方法Info
- Publication number
- JP2783216B2 JP2783216B2 JP7250601A JP25060195A JP2783216B2 JP 2783216 B2 JP2783216 B2 JP 2783216B2 JP 7250601 A JP7250601 A JP 7250601A JP 25060195 A JP25060195 A JP 25060195A JP 2783216 B2 JP2783216 B2 JP 2783216B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- net
- flag
- layout
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ゲートアレイやス
タンダードセルなどの論理集積回路の設計方法に関し、
特に、与えられたネットリストから各ネットの配線パタ
ーンを決定する半導体装置の配線方法に関する。
タンダードセルなどの論理集積回路の設計方法に関し、
特に、与えられたネットリストから各ネットの配線パタ
ーンを決定する半導体装置の配線方法に関する。
【０００２】
【従来の技術】ゲートアレイなどのマスタスライス型集
積回路やスタンダードセルなどの、いわゆるセミカスタ
ム型の半導体論理集積回路では、論理合成シミュレータ
などから出力されたネットリストに基づき自動配置配線
ツールを用いることによって、各セル間の配線パターン
が決定される。近年、ゲートアレイやスタンダードセル
におけるゲート数やセル数が増大し、配線パターンが微
細化してきており、配線パターンの微細化に伴って配線
間の寄生容量（ストレーキャパシタンス）も増大し、こ
のために生じる信号遅延は高速動作をさせるときには無
視できなくなってきている。
積回路やスタンダードセルなどの、いわゆるセミカスタ
ム型の半導体論理集積回路では、論理合成シミュレータ
などから出力されたネットリストに基づき自動配置配線
ツールを用いることによって、各セル間の配線パターン
が決定される。近年、ゲートアレイやスタンダードセル
におけるゲート数やセル数が増大し、配線パターンが微
細化してきており、配線パターンの微細化に伴って配線
間の寄生容量（ストレーキャパシタンス）も増大し、こ
のために生じる信号遅延は高速動作をさせるときには無
視できなくなってきている。
【０００３】特開平４−２０７０７１号公報には、同一
幅の信号配線パターンがほぼ等間隔で複数本配設された
ゲートアレイ方式の集積回路を改良し、クロック信号配
線とこのクロック信号配線に隣接する信号配線との配線
間隔を他の部分の２倍以上とすることにより、クロック
信号配線と隣接する配線との間の容量を減少させて配線
容量を低減し、クロック信号の遅延を抑制する技術が開
示されている。この技術によれば、クロック信号配線の
位置によって生じる信号伝達時間のばらつきが抑えら
れ、タイミング設計が容易になる。
幅の信号配線パターンがほぼ等間隔で複数本配設された
ゲートアレイ方式の集積回路を改良し、クロック信号配
線とこのクロック信号配線に隣接する信号配線との配線
間隔を他の部分の２倍以上とすることにより、クロック
信号配線と隣接する配線との間の容量を減少させて配線
容量を低減し、クロック信号の遅延を抑制する技術が開
示されている。この技術によれば、クロック信号配線の
位置によって生じる信号伝達時間のばらつきが抑えら
れ、タイミング設計が容易になる。
【０００４】図７は特開平４−２０７０７１号公報の自
動配線技術によって決定された配線レイアウトの例を示
す平面図である。ここでは２層の配線が行われており、
図示左右方向に延びる配線パターンが１層目であり、図
示上下方向に延びる配線パターンが２層目である。そし
て、１層目の配線３１と２層目の配線４１,４２がスル
ーホール５１,５２を介して接続し、一続きのクロック
信号配線を形成している。そして、クロック以外の一般
の信号のために１層目には配線３２〜３４が設けられ、
２層目には配線４３〜４７が設けられている。このうち
配線３２と配線４４とはスルーホール５３を介して接続
している。図示３Ａ〜３Ｅは、自動配線プログラムがク
ロック信号配線を考慮して１層目の信号配線を配設する
ためのチャネルであり、図示４Ａ〜４Ｈは同様にクロッ
ク信号配線を考慮して２層目の信号配線を配設するため
のチャネルである。１層目においてクロック信号の配線
３１の両側には一般の信号の配線３３,３４が配置して
おり、配線３１と配線３３の配線間隔ｄ４と、配線３１
と配線３４の間隔ｄ５とは相互に等しくなっている。さ
らにこれらの配線間隔ｄ４,ｄ５は、一般の信号のため
の隣接する２配線（例えば配線３２,３３）の配線間隔
ｄ６の２倍となっている。同様に、２層目において、ク
ロック信号の配線４１とその両側の通常の信号の配線４
３,４４との配線間隔Ｌ４,Ｌ５、クロック信号の配線４
２とその両側の通常の信号の配線４５,４６との配線間
隔Ｌ６,Ｌ７は、それぞれ、通常の信号の配線間の配線
間隔Ｌ８の２倍となっている。
動配線技術によって決定された配線レイアウトの例を示
す平面図である。ここでは２層の配線が行われており、
図示左右方向に延びる配線パターンが１層目であり、図
示上下方向に延びる配線パターンが２層目である。そし
て、１層目の配線３１と２層目の配線４１,４２がスル
ーホール５１,５２を介して接続し、一続きのクロック
信号配線を形成している。そして、クロック以外の一般
の信号のために１層目には配線３２〜３４が設けられ、
２層目には配線４３〜４７が設けられている。このうち
配線３２と配線４４とはスルーホール５３を介して接続
している。図示３Ａ〜３Ｅは、自動配線プログラムがク
ロック信号配線を考慮して１層目の信号配線を配設する
ためのチャネルであり、図示４Ａ〜４Ｈは同様にクロッ
ク信号配線を考慮して２層目の信号配線を配設するため
のチャネルである。１層目においてクロック信号の配線
３１の両側には一般の信号の配線３３,３４が配置して
おり、配線３１と配線３３の配線間隔ｄ４と、配線３１
と配線３４の間隔ｄ５とは相互に等しくなっている。さ
らにこれらの配線間隔ｄ４,ｄ５は、一般の信号のため
の隣接する２配線（例えば配線３２,３３）の配線間隔
ｄ６の２倍となっている。同様に、２層目において、ク
ロック信号の配線４１とその両側の通常の信号の配線４
３,４４との配線間隔Ｌ４,Ｌ５、クロック信号の配線４
２とその両側の通常の信号の配線４５,４６との配線間
隔Ｌ６,Ｌ７は、それぞれ、通常の信号の配線間の配線
間隔Ｌ８の２倍となっている。
【０００５】このように、特開平４−２０７０７１号公
報に開示された技術では、通常の信号の配線の幅と間隔
は、それぞれ、微細加工技術によって決定される最小配
線幅、最小配線間隔とし、クロック信号配線は、隣接す
る配線に対して予め指定した配線間隔（最小配線間隔よ
り大きい）を満足するように配設する。このようにし
て、クロック信号配線に付随する隣接配線間容量を減少
させ、クロック信号の遅延と波形のなまりとを防止して
いる。
報に開示された技術では、通常の信号の配線の幅と間隔
は、それぞれ、微細加工技術によって決定される最小配
線幅、最小配線間隔とし、クロック信号配線は、隣接す
る配線に対して予め指定した配線間隔（最小配線間隔よ
り大きい）を満足するように配設する。このようにし
て、クロック信号配線に付随する隣接配線間容量を減少
させ、クロック信号の遅延と波形のなまりとを防止して
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
特開平４−２０７０７１号公報には、クロック信号配線
と他の配線との配線間隔を通常の２倍以上に広げるとい
う考え方は示されているが、実際の自動配線の際にどの
ようにして配線間隔を広げるかについてまでは言及され
ていない。ゲートアレイやスタンダードセルに従来より
適用されている自動レイアウト技術は、微細加工技術上
の観点から予め決定されている配線間隔で配線格子を設
け、この配線格子を用いて無差別に配線を行うためもの
であるため、このままでは選択的に配線間隔が広げられ
たレイアウトを自動的に生成することを簡単に実現する
ことができない。
特開平４−２０７０７１号公報には、クロック信号配線
と他の配線との配線間隔を通常の２倍以上に広げるとい
う考え方は示されているが、実際の自動配線の際にどの
ようにして配線間隔を広げるかについてまでは言及され
ていない。ゲートアレイやスタンダードセルに従来より
適用されている自動レイアウト技術は、微細加工技術上
の観点から予め決定されている配線間隔で配線格子を設
け、この配線格子を用いて無差別に配線を行うためもの
であるため、このままでは選択的に配線間隔が広げられ
たレイアウトを自動的に生成することを簡単に実現する
ことができない。
【０００７】また、上述の例ではクロック信号配線に関
してのみ配線間隔を広げて寄生容量を減らしているが、
通常の信号の配線の中にも信号の遅延に対する条件が厳
しいものいわゆるクリティカルパスが存在するので、ク
リティカルパスについても配線間隔を自動的に広げられ
るようにすることが望まれる。
してのみ配線間隔を広げて寄生容量を減らしているが、
通常の信号の配線の中にも信号の遅延に対する条件が厳
しいものいわゆるクリティカルパスが存在するので、ク
リティカルパスについても配線間隔を自動的に広げられ
るようにすることが望まれる。
【０００８】本発明の目的は、配線パターンの自動レイ
アウト時にクロック配線やクリティカルパスに関して隣
接配線との配線間隔を広げることができる具体的な配線
方法を提供することにある。
アウト時にクロック配線やクリティカルパスに関して隣
接配線との配線間隔を広げることができる具体的な配線
方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、回路のネットリストに基づいて各ネットの配
線パターンを決定する半導体装置の配線方法であって、
前記ネットリストに基づいて、信号伝達を遅延させたく
ない信号が伝わるネットを探索する第１のステップと、
前記第１のステップで探索されたネットに対してフラグ
を付加する第２のステップと、前記フラグが付加された
ネットの配線とそれに隣接する配線との配線間隔が通常
の配線相互の配線間隔よりも大きくなるように、前記各
ネットの配線のレイアウトを行う第３のステップと、を
有する。
造方法は、回路のネットリストに基づいて各ネットの配
線パターンを決定する半導体装置の配線方法であって、
前記ネットリストに基づいて、信号伝達を遅延させたく
ない信号が伝わるネットを探索する第１のステップと、
前記第１のステップで探索されたネットに対してフラグ
を付加する第２のステップと、前記フラグが付加された
ネットの配線とそれに隣接する配線との配線間隔が通常
の配線相互の配線間隔よりも大きくなるように、前記各
ネットの配線のレイアウトを行う第３のステップと、を
有する。
【００１０】第３のステップとしては、具体的には、
フラグが付加されたネットの配線を太幅として各ネット
の配線のレイアウトを行い、フラグが付加されたネット
の配線の少なくとも周囲の配線のレイアウトが終了した
時点で、太幅でレイアウトされた配線を任意の幅に細線
化するステップを用いたり、フラグが付加されたネッ
トの配線を挟むように平行にダミー配線が伴った状態で
前記フラグが付加されたネットの配線をレイアウトし、
その他のネットの配線をレイアウトし、フラグが付加さ
れたネットの配線及びダミー配線の少なくとも周囲の配
線のレイアウトが終了した時点で、ダミー配線を取り外
すステップを用いたり、あるいは、フラグが付加され
たネットの配線の周囲に隣接禁止領域を自動発生させな
がらフラグが付加されたネットの配線を他のネットの配
線よりも優先してレイアウトし、各ネットの配線のレイ
アウトを完了させるステップを用いたりすることができ
る。
フラグが付加されたネットの配線を太幅として各ネット
の配線のレイアウトを行い、フラグが付加されたネット
の配線の少なくとも周囲の配線のレイアウトが終了した
時点で、太幅でレイアウトされた配線を任意の幅に細線
化するステップを用いたり、フラグが付加されたネッ
トの配線を挟むように平行にダミー配線が伴った状態で
前記フラグが付加されたネットの配線をレイアウトし、
その他のネットの配線をレイアウトし、フラグが付加さ
れたネットの配線及びダミー配線の少なくとも周囲の配
線のレイアウトが終了した時点で、ダミー配線を取り外
すステップを用いたり、あるいは、フラグが付加され
たネットの配線の周囲に隣接禁止領域を自動発生させな
がらフラグが付加されたネットの配線を他のネットの配
線よりも優先してレイアウトし、各ネットの配線のレイ
アウトを完了させるステップを用いたりすることができ
る。
【００１１】本発明において、信号伝達を遅延させたく
ない信号としては例えばクロック信号が挙げられ、この
場合には、第１のステップにおいてクロックツリー手法
を用いることによって、クロック信号の伝わるネットを
探索することができる。あるいは、信号伝達を遅延させ
たくない信号のネットとして、クリティカルパスを探索
するようにしてもよい。
ない信号としては例えばクロック信号が挙げられ、この
場合には、第１のステップにおいてクロックツリー手法
を用いることによって、クロック信号の伝わるネットを
探索することができる。あるいは、信号伝達を遅延させ
たくない信号のネットとして、クリティカルパスを探索
するようにしてもよい。
【００１２】本発明では、信号伝達を信号を遅延させた
くない信号のネット、例えばクロック配線やクリティカ
ルパスのネットを探索してフラグを付加し、各ネットの
配線のレイアウトを行う場合に、フラグが付加されたネ
ット（フラグ付きネット）の配線と他の配線との配線間
隔が通常配線相互の配線間隔よりも広がるようにしてい
るので、クロック配線やクリティカルパスの配線と隣接
する配線との間の寄生容量が減少し、クロックやクリテ
ィカルパスを通過する信号の遅延が低減する。また、こ
のレイアウト処理は自動配置配線ツールなどで自動的に
行われる。
くない信号のネット、例えばクロック配線やクリティカ
ルパスのネットを探索してフラグを付加し、各ネットの
配線のレイアウトを行う場合に、フラグが付加されたネ
ット（フラグ付きネット）の配線と他の配線との配線間
隔が通常配線相互の配線間隔よりも広がるようにしてい
るので、クロック配線やクリティカルパスの配線と隣接
する配線との間の寄生容量が減少し、クロックやクリテ
ィカルパスを通過する信号の遅延が低減する。また、こ
のレイアウト処理は自動配置配線ツールなどで自動的に
行われる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１４】《第１の実施の形態》図１は本発明の第１
の実施の形態での半導体装置の配線方法の手順を示すフ
ローチャートである。ここでは、ネットリストからクロ
ック配線のネットを探索してクロック配線と隣接する配
線との配線間隔を広げて自動レイアウトを実行する。も
ちろん、クロック配線だけでなくクリティカルパスと隣
接する配線との配線間隔を広げることにも応用できる。
の実施の形態での半導体装置の配線方法の手順を示すフ
ローチャートである。ここでは、ネットリストからクロ
ック配線のネットを探索してクロック配線と隣接する配
線との配線間隔を広げて自動レイアウトを実行する。も
ちろん、クロック配線だけでなくクリティカルパスと隣
接する配線との配線間隔を広げることにも応用できる。
【００１５】まず、論理合成シミュレータなどを用いて
トップダウン手法で回路設計、タイミング設計を行い、
回路のネットリストを生成する。そして、このネットリ
ストの解析を行い（ステップ１０１）、自動配置配線ツ
ールを用いてトランジスタ素子部の配置を行う（ステッ
プ１０２）。続いて、クロックツリー手法を用いてフリ
ップフロップのクラスタを形成し（ステップ１０３）、
クロックの最適分配のためにクロックツリー用のバッフ
ァを挿入する（ステップ１０４）。このとき、バッファ
を挿入したために、ネットリストは更新され、クロック
ツリー用のバッファ名、新ネット名が追加されている。
そして、クロックの伝わるネット（クロック配線）を更
新後のネットリストから探索し（ステップ１０５）、探
索されたネットにフラグを付加し（ステップ１０６）、
自動配置配線ツールにこれらの配線情報を引き渡す。バ
ックアノテーション後にレイアウトを行う場合であれ
ば、ステップ１０５においてバックアノテーション結果
に基づいてクリティカルパスを抽出し、ステップ１０６
においては抽出されたクリティカルパスにフラグを付加
するようにしてもよい。クロック配線とクリティカルパ
スの両方にフラグを付加してもよい。なお、クリティカ
ルパスは、例えば、所与の遅延時間条件を満たさなかっ
たパスを探索することによって抽出される。
トップダウン手法で回路設計、タイミング設計を行い、
回路のネットリストを生成する。そして、このネットリ
ストの解析を行い（ステップ１０１）、自動配置配線ツ
ールを用いてトランジスタ素子部の配置を行う（ステッ
プ１０２）。続いて、クロックツリー手法を用いてフリ
ップフロップのクラスタを形成し（ステップ１０３）、
クロックの最適分配のためにクロックツリー用のバッフ
ァを挿入する（ステップ１０４）。このとき、バッファ
を挿入したために、ネットリストは更新され、クロック
ツリー用のバッファ名、新ネット名が追加されている。
そして、クロックの伝わるネット（クロック配線）を更
新後のネットリストから探索し（ステップ１０５）、探
索されたネットにフラグを付加し（ステップ１０６）、
自動配置配線ツールにこれらの配線情報を引き渡す。バ
ックアノテーション後にレイアウトを行う場合であれ
ば、ステップ１０５においてバックアノテーション結果
に基づいてクリティカルパスを抽出し、ステップ１０６
においては抽出されたクリティカルパスにフラグを付加
するようにしてもよい。クロック配線とクリティカルパ
スの両方にフラグを付加してもよい。なお、クリティカ
ルパスは、例えば、所与の遅延時間条件を満たさなかっ
たパスを探索することによって抽出される。
【００１６】自動配置配線ツールでは、まず、引き渡さ
れた配線情報からフラグ付きネットが検出される（ステ
ップ１０７）。そして、検出されたネットを太幅でレイ
アウトするための配線幅入力を行い（ステップ１０
８）、フラグ付きネットはこの太幅で、フラグなしネッ
トは通常幅でレイアウトする（ステップ１０９）。そし
て、全配線のレイアウトが完了したかを判定し（ステッ
プ１１０）、完了していない場合にはステップ１０９を
繰返し実行し、完了している場合には、太幅でレイアウ
トを行った配線を微細加工技術の制約内において任意の
幅に細くするための細らせ幅の入力を行い（ステップ１
１１）、その後、太幅でレイアウトを行った配線（クロ
ック配線など）をこの細らせ幅にまで細線化する（ステ
ップ１１２）。
れた配線情報からフラグ付きネットが検出される（ステ
ップ１０７）。そして、検出されたネットを太幅でレイ
アウトするための配線幅入力を行い（ステップ１０
８）、フラグ付きネットはこの太幅で、フラグなしネッ
トは通常幅でレイアウトする（ステップ１０９）。そし
て、全配線のレイアウトが完了したかを判定し（ステッ
プ１１０）、完了していない場合にはステップ１０９を
繰返し実行し、完了している場合には、太幅でレイアウ
トを行った配線を微細加工技術の制約内において任意の
幅に細くするための細らせ幅の入力を行い（ステップ１
１１）、その後、太幅でレイアウトを行った配線（クロ
ック配線など）をこの細らせ幅にまで細線化する（ステ
ップ１１２）。
【００１７】図２は、このようにして配線を行った場合
のレイアウトの例である。ここでは２層の配線が行われ
ており、図示左右方向に延びる配線パターンが１層目で
あり、図示上下方向に延びる配線パターンが２層目であ
る。１層目には配線１０〜１４が配置され、２層目には
配線２０〜２９が配置されている。これらの配線のう
ち、配線２１と配線１１と配線２９とが接続してクロッ
ク配線を構成しており、他の配線は一般の信号の伝達に
使用されている。図示正方形「□」は、そこでスルーな
どを介してホール１層目の配線と２層目の配線が接続し
ていることを示している。図示１Ａ〜１Ｄは、自動配線
プログラムがクロック信号配線を考慮して１層目の信号
配線を配設するためのチャネルであり、図示２Ａ〜２Ｈ
は同様にクロック信号配線を考慮して２層目の信号配線
を配設するためのチャネルである。
のレイアウトの例である。ここでは２層の配線が行われ
ており、図示左右方向に延びる配線パターンが１層目で
あり、図示上下方向に延びる配線パターンが２層目であ
る。１層目には配線１０〜１４が配置され、２層目には
配線２０〜２９が配置されている。これらの配線のう
ち、配線２１と配線１１と配線２９とが接続してクロッ
ク配線を構成しており、他の配線は一般の信号の伝達に
使用されている。図示正方形「□」は、そこでスルーな
どを介してホール１層目の配線と２層目の配線が接続し
ていることを示している。図示１Ａ〜１Ｄは、自動配線
プログラムがクロック信号配線を考慮して１層目の信号
配線を配設するためのチャネルであり、図示２Ａ〜２Ｈ
は同様にクロック信号配線を考慮して２層目の信号配線
を配設するためのチャネルである。
【００１８】本実施の形態では、配線２１,１１,２９が
フラグ付きネットに対応し、その他の配線１０,１２〜
１４,２０,２２〜２８がフラグなしネットに対応する。
そこでまず、このフラグ付きネットを３格子にまたがる
太幅配線Ａ（図示点線）としていったん自動配置配線ツ
ールに認識させておき、この状態で各ネットの配線のレ
イアウトを行う。したがって、太幅配線Ａと通常幅であ
る配線１０,１２〜１４,２０,２２〜２８とが混在する
ことになる。このとき、１層目において、通常幅の配線
どうしの配線間隔ｄ１と通常幅の配線と太幅配線Ａの配
線間隔ｄ２とが等しくなり、２層目において、通常幅の
配線どうしの配線間隔Ｌ３と通常幅の配線と太幅配線Ａ
の配線間隔Ｌ２とが等しくなる。これらの配線間隔ｄ
１,ｄ２,Ｌ２,Ｌ３は、いずれも、微細加工技術上の条
件から一律に決定される間隔である。続いて、太幅配線
Ａを通常の配線幅にまで細らすと、図示するように一続
きの配線２１,１１,２９が、その両側の１格子分だけ配
線が抜けた状態で、通常の配線幅で配置される。１層目
において、フラグ付きネットの配線１１と一般の信号用
の配線１４との配線間隔ｄ３は通常配線間の配線間隔ｄ
１の２倍以上となっており、また、２層目において、フ
ラグ付きネットの配線２１と一般の信号用の配線２０と
の配線間隔Ｌ１は通常配線間の配線間隔Ｌ３の２倍以上
となっている。これによって、クロック配線（配線２
１,１１,２９）を伝わるクロックの遅延が抑えられる。
フラグ付きネットに対応し、その他の配線１０,１２〜
１４,２０,２２〜２８がフラグなしネットに対応する。
そこでまず、このフラグ付きネットを３格子にまたがる
太幅配線Ａ（図示点線）としていったん自動配置配線ツ
ールに認識させておき、この状態で各ネットの配線のレ
イアウトを行う。したがって、太幅配線Ａと通常幅であ
る配線１０,１２〜１４,２０,２２〜２８とが混在する
ことになる。このとき、１層目において、通常幅の配線
どうしの配線間隔ｄ１と通常幅の配線と太幅配線Ａの配
線間隔ｄ２とが等しくなり、２層目において、通常幅の
配線どうしの配線間隔Ｌ３と通常幅の配線と太幅配線Ａ
の配線間隔Ｌ２とが等しくなる。これらの配線間隔ｄ
１,ｄ２,Ｌ２,Ｌ３は、いずれも、微細加工技術上の条
件から一律に決定される間隔である。続いて、太幅配線
Ａを通常の配線幅にまで細らすと、図示するように一続
きの配線２１,１１,２９が、その両側の１格子分だけ配
線が抜けた状態で、通常の配線幅で配置される。１層目
において、フラグ付きネットの配線１１と一般の信号用
の配線１４との配線間隔ｄ３は通常配線間の配線間隔ｄ
１の２倍以上となっており、また、２層目において、フ
ラグ付きネットの配線２１と一般の信号用の配線２０と
の配線間隔Ｌ１は通常配線間の配線間隔Ｌ３の２倍以上
となっている。これによって、クロック配線（配線２
１,１１,２９）を伝わるクロックの遅延が抑えられる。
【００１９】《第２の実施の形態》図３は本発明の第２
の実施の形態での半導体装置の配線方法の手順を示すフ
ローチャートである。この実施の形態では、クロック配
線やクリティカルパスの両側にダミー配線が設けられる
ようにしてレイアウトを行い、レイアウト終了後にダミ
ー配線を取り払うことによって、クロック配線やクリテ
ィカルパスと通常の配線との間隔が広げられた配線レイ
アウトが得られる。
の実施の形態での半導体装置の配線方法の手順を示すフ
ローチャートである。この実施の形態では、クロック配
線やクリティカルパスの両側にダミー配線が設けられる
ようにしてレイアウトを行い、レイアウト終了後にダミ
ー配線を取り払うことによって、クロック配線やクリテ
ィカルパスと通常の配線との間隔が広げられた配線レイ
アウトが得られる。
【００２０】まず、上述の第１の実施の形態のステップ
１０１〜１０７と同じ手順によってステップ２０１〜２
０７を実行し、フラグ付きネットの検出までを行う。そ
して、フラグ付きネットの両側にそれぞれ配置すべきダ
ミー配線の本数を入力する（ステップ２０８）。続い
て、フラグ付きネットとダミー配線とフラグなしネット
とを通常幅でレイアウトする（ステップ２０９）。この
際、フラグ付きネットを配置する各層ごとに、フラグ付
きネットが常に両側からダミー配線で挟まれ、かつフラ
グ付きネットとダミー配線との間には他のダミー配線以
外の配線が介在しないように、フラグ付きネットとダミ
ー配線を配置する。フラグ付き配線の各側に配置される
ダミー配線の本数はステップ２０８で入力された本数で
ある。ダミー配線とフラグ付きネットの配線との配線間
隔や、ダミー配線とそれに隣接する通常配線との配線間
隔は、通常配線相互の配線間隔と同一である。そして、
全配線のレイアウトが完了したかを判定し（ステップ２
１０）、完了していない場合にはステップ２０９を繰返
し実行し、完了している場合には、ダミー配線のみを削
除する（ステップ２１１）。
１０１〜１０７と同じ手順によってステップ２０１〜２
０７を実行し、フラグ付きネットの検出までを行う。そ
して、フラグ付きネットの両側にそれぞれ配置すべきダ
ミー配線の本数を入力する（ステップ２０８）。続い
て、フラグ付きネットとダミー配線とフラグなしネット
とを通常幅でレイアウトする（ステップ２０９）。この
際、フラグ付きネットを配置する各層ごとに、フラグ付
きネットが常に両側からダミー配線で挟まれ、かつフラ
グ付きネットとダミー配線との間には他のダミー配線以
外の配線が介在しないように、フラグ付きネットとダミ
ー配線を配置する。フラグ付き配線の各側に配置される
ダミー配線の本数はステップ２０８で入力された本数で
ある。ダミー配線とフラグ付きネットの配線との配線間
隔や、ダミー配線とそれに隣接する通常配線との配線間
隔は、通常配線相互の配線間隔と同一である。そして、
全配線のレイアウトが完了したかを判定し（ステップ２
１０）、完了していない場合にはステップ２０９を繰返
し実行し、完了している場合には、ダミー配線のみを削
除する（ステップ２１１）。
【００２１】図４は、このようにして配線を行った場合
のレイアウトの例であり、ここでは図２の場合と同様に
２層の配線が行われている。また、フラグ付きネットの
配線の各側に配置されるダミー配線の本数は、それぞれ
１本としている。図２に示す例と異なるのは、フラグ付
きネットの配線２１,１１,２９とこれに対して挟むよう
に平行に設けられる１対のダミー配線Ｂ,Ｃとからなる
３本の配線の束を自動配置配線ツールが認識し、この状
態でレイアウトを行って３本の配線の束を太幅領域の代
りに配置し、その後、ダミー配線Ｂ,Ｃが取り除かれる
点である。１層目におけるダミー配線と通常配線の配線
間隔ｄ２は通常配線相互の配線間隔ｄ１と等しく、これ
によって、ダミー配線除去後のフラグ付きネットの配線
と通常の配線との配線間隔ｄ３は、通常の配線間隔ｄ１
の２倍以上となっている。同様に、２層目におけるダミ
ー配線と通常配線の配線間隔Ｌ２は通常配線相互の配線
間隔Ｌ３と等しく、ダミー配線除去後のフラグ付きネッ
トの配線と通常の配線との配線間隔Ｌ１は、通常の配線
間隔Ｌ３の２倍以上となっている。結局、図４に示され
るように、第２の実施の形態によっても第１の実施の形
態（図２参照）と同様の配線レイアウトが得られたこと
になる。
のレイアウトの例であり、ここでは図２の場合と同様に
２層の配線が行われている。また、フラグ付きネットの
配線の各側に配置されるダミー配線の本数は、それぞれ
１本としている。図２に示す例と異なるのは、フラグ付
きネットの配線２１,１１,２９とこれに対して挟むよう
に平行に設けられる１対のダミー配線Ｂ,Ｃとからなる
３本の配線の束を自動配置配線ツールが認識し、この状
態でレイアウトを行って３本の配線の束を太幅領域の代
りに配置し、その後、ダミー配線Ｂ,Ｃが取り除かれる
点である。１層目におけるダミー配線と通常配線の配線
間隔ｄ２は通常配線相互の配線間隔ｄ１と等しく、これ
によって、ダミー配線除去後のフラグ付きネットの配線
と通常の配線との配線間隔ｄ３は、通常の配線間隔ｄ１
の２倍以上となっている。同様に、２層目におけるダミ
ー配線と通常配線の配線間隔Ｌ２は通常配線相互の配線
間隔Ｌ３と等しく、ダミー配線除去後のフラグ付きネッ
トの配線と通常の配線との配線間隔Ｌ１は、通常の配線
間隔Ｌ３の２倍以上となっている。結局、図４に示され
るように、第２の実施の形態によっても第１の実施の形
態（図２参照）と同様の配線レイアウトが得られたこと
になる。
【００２２】《第３の実施の形態》図５は本発明の第３
の実施の形態での半導体装置の配線方法の手順を示すフ
ローチャートである。この実施の形態では、クロック配
線やクリティカルパスの配線のレイアウトに際しこれら
の配線の周囲に隣接禁止領域を自動発生させながらこれ
らの配線を他の配線よりも優先してレイアウトする。こ
れによって、クロック配線やクリティカルパスと通常の
配線との間隔が広げられた配線レイアウトが得られる。
の実施の形態での半導体装置の配線方法の手順を示すフ
ローチャートである。この実施の形態では、クロック配
線やクリティカルパスの配線のレイアウトに際しこれら
の配線の周囲に隣接禁止領域を自動発生させながらこれ
らの配線を他の配線よりも優先してレイアウトする。こ
れによって、クロック配線やクリティカルパスと通常の
配線との間隔が広げられた配線レイアウトが得られる。
【００２３】まず、上述の第１の実施の形態のステップ
１０１〜１０７と同じ手順によってステップ３０１〜３
０７を実行し、フラグ付きネットの検出までを行い、さ
らに、隣接禁止領域の幅の入力を行う（ステップ３０
８）。続いて、フラグ付きネットの配線を１ネットず
つ、その配線に該当する層において隣接禁止領域を自動
発生させながら、優先して配置する（ステップ３０
９）。隣接禁止領域の幅は先に入力されている幅とす
る。全てのフラグ付きネットの配線のレイアウトが完了
したら、次にフラグなしネットの配線を行う（ステップ
３１０）。
１０１〜１０７と同じ手順によってステップ３０１〜３
０７を実行し、フラグ付きネットの検出までを行い、さ
らに、隣接禁止領域の幅の入力を行う（ステップ３０
８）。続いて、フラグ付きネットの配線を１ネットず
つ、その配線に該当する層において隣接禁止領域を自動
発生させながら、優先して配置する（ステップ３０
９）。隣接禁止領域の幅は先に入力されている幅とす
る。全てのフラグ付きネットの配線のレイアウトが完了
したら、次にフラグなしネットの配線を行う（ステップ
３１０）。
【００２４】図６は、このようにして配線を行った場合
のレイアウトの例であり、ここでは図２の場合と同様に
２層の配線が行われている。フラグ付きネットの配線２
１,１１,２９を優先してレイアウトし、さらにこれらの
フラグ付きネットの配線２１,１１,２９の周囲の同層上
に配線禁止領域（隣接禁止領域）Ｄを生成することで、
フラグ付きネットの配線と通常の信号配線との間隔を広
げ、結果として図２に示すものと同等のレイアウトを実
現している。図６において配線禁止領域Ｄは斜線の枠で
囲まれた領域である。図示されるように、各層における
フラグ付きネットの配線と通常配線との配線間隔ｄ３,
Ｌ３は、それぞれ、通常配線の配線間隔ｄ１,Ｌ１の２
倍以上となっている。
のレイアウトの例であり、ここでは図２の場合と同様に
２層の配線が行われている。フラグ付きネットの配線２
１,１１,２９を優先してレイアウトし、さらにこれらの
フラグ付きネットの配線２１,１１,２９の周囲の同層上
に配線禁止領域（隣接禁止領域）Ｄを生成することで、
フラグ付きネットの配線と通常の信号配線との間隔を広
げ、結果として図２に示すものと同等のレイアウトを実
現している。図６において配線禁止領域Ｄは斜線の枠で
囲まれた領域である。図示されるように、各層における
フラグ付きネットの配線と通常配線との配線間隔ｄ３,
Ｌ３は、それぞれ、通常配線の配線間隔ｄ１,Ｌ１の２
倍以上となっている。
【００２５】
【発明の効果】以上の説明したように本発明は、クロッ
ク信号配線やクリティカルパスのネットを探索してフラ
グを付加し、フラグ付きネットに対しては、例えば、太
幅で配線したり、ダミー配線を随伴させたり、近傍に配
線禁止領域を設定したりしてレイアウトを行い、その
後、細線化、ダミー配線の除去などを行うことにより、
クロック信号配線やクリティカルパスの周囲の配線間隔
だけを自動的に広げることが可能になり、クロック信号
やクリティカルパスを伝搬する信号の遅延を低減するこ
とができるという効果がある。
ク信号配線やクリティカルパスのネットを探索してフラ
グを付加し、フラグ付きネットに対しては、例えば、太
幅で配線したり、ダミー配線を随伴させたり、近傍に配
線禁止領域を設定したりしてレイアウトを行い、その
後、細線化、ダミー配線の除去などを行うことにより、
クロック信号配線やクリティカルパスの周囲の配線間隔
だけを自動的に広げることが可能になり、クロック信号
やクリティカルパスを伝搬する信号の遅延を低減するこ
とができるという効果がある。
【図１】本発明の第１の実施の形態での自動配置配線の
処理を示すフローチャートである。
処理を示すフローチャートである。
【図２】第１の実施の形態でのレイアウト例を示す平面
図である。
図である。
【図３】第２の実施の形態での自動配置配線の処理を示
すフローチャートである。
すフローチャートである。
【図４】第２の実施の形態でのレイアウト例を示す平面
図である。
図である。
【図５】第３の実施の形態での自動配置配線の処理を示
すフローチャートである。
すフローチャートである。
【図６】第３の実施の形態でのレイアウト例を示す平面
図である。
図である。
【図７】従来の自動配線技術によるレイアウト例を示す
平面図である。
平面図である。
１０〜１４，２０〜２９ 配線 １Ａ〜１Ｄ，２Ａ〜２Ｈ 配線チャネル Ａ 太幅配線 Ｂ，Ｃ ダミー配線 Ｄ 配線禁止領域 １０１〜１１２，２０１〜２１１，３０１〜３１０
ステップ
ステップ
Claims (6)
- 【請求項１】 回路のネットリストに基づいて各ネット
の配線パターンを決定する半導体装置の配線方法であっ
て、 前記ネットリストに基づいて、信号伝達を遅延させたく
ない信号が伝わるネットを探索する第１のステップと、 前記第１のステップで探索されたネットに対してフラグ
を付加する第２のステップと、 前記フラグが付加されたネットの配線とそれに隣接する
配線との配線間隔が通常の配線相互の配線間隔よりも大
きくなるように、前記各ネットの配線のレイアウトを行
う第３のステップと、を有する半導体装置の配線方法。 - 【請求項２】 回路のネットリストに基づいて各ネット
の配線パターンを決定する半導体装置の配線方法であっ
て、 前記ネットリストに基づいて、信号伝達を遅延させたく
ない信号が伝わるネットを探索する第１のステップと、 前記第１のステップで探索されたネットに対してフラグ
を付加する第２のステップと、 前記フラグが付加されたネットの配線を太幅として前記
各ネットのレイアウトを行い、前記フラグが付加された
ネットの配線の少なくとも周囲の配線のレイアウトが終
了した時点で、前記太幅でレイアウトされた配線を任意
の幅に細線化する第３のステップと、を有する半導体装
置の配線方法。 - 【請求項３】 回路のネットリストに基づいて各ネット
の配線パターンを決定する半導体装置の配線方法であっ
て、 前記ネットリストに基づいて、信号伝達を遅延させたく
ない信号が伝わるネットを探索する第１のステップと、 前記第１のステップで探索されたネットに対してフラグ
を付加する第２のステップと、 前記フラグが付加されたネットの配線を挟むように平行
にダミー配線が伴った状態で前記フラグが付加されたネ
ットの配線をレイアウトし、その他のネットの配線をレ
イアウトし、前記フラグが付加されたネットの配線及び
前記ダミー配線の少なくとも周囲の配線のレイアウトが
終了した時点で、前記ダミー配線を取り外す第３のステ
ップと、を有する半導体装置の配線方法。 - 【請求項４】 回路のネットリストに基づいて各ネット
の配線パターンを決定する半導体装置の配線方法であっ
て、 前記ネットリストに基づいて、信号伝達を遅延させたく
ない信号が伝わるネットを探索する第１のステップと、 前記第１のステップで探索されたネットに対してフラグ
を付加する第２のステップと、 前記フラグが付加されたネットの配線の周囲に隣接禁止
領域を自動発生させながら前記フラグが付加されたネッ
トの配線を他のネットの配線よりも優先してレイアウト
し、前記各ネットの配線のレイアウトを完了させる第３
のステップと、を有する半導体装置の配線方法。 - 【請求項５】 前記信号伝達を遅延させたくない信号が
クロック信号である請求項１乃至４いずれか１項に記載
の半導体装置の配線方法。 - 【請求項６】 前記第１のステップにおいてクロックツ
リー手法を用いることによって、前記クロック信号の伝
わるネットが探索される請求項５に記載の半導体装置の
配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250601A JP2783216B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体装置の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250601A JP2783216B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体装置の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992726A JPH0992726A (ja) | 1997-04-04 |
| JP2783216B2 true JP2783216B2 (ja) | 1998-08-06 |
Family
ID=17210306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7250601A Expired - Lifetime JP2783216B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体装置の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783216B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9846754B2 (en) | 2015-08-06 | 2017-12-19 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4918951B2 (ja) * | 2001-03-12 | 2012-04-18 | ソニー株式会社 | 半導体装置 |
-
1995
- 1995-09-28 JP JP7250601A patent/JP2783216B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9846754B2 (en) | 2015-08-06 | 2017-12-19 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0992726A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2918101B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
| US8001517B2 (en) | Layout design method of semiconductor integrated circuit cell to adjust distances inside cell between diffusion layers and borders of cell | |
| JP3983480B2 (ja) | 電子回路装置及びその設計方法 | |
| JPH0677403A (ja) | 半導体集積回路装置及びその設計方法 | |
| JP2783216B2 (ja) | 半導体装置の配線方法 | |
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| US6671858B2 (en) | Method of designing hierarchical layout of semiconductor integrated circuit, and computer product | |
| JP3182244B2 (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| JP4800586B2 (ja) | 半導体集積回路の設計方法 | |
| JP3130880B2 (ja) | 半導体集積回路の階層レイアウト設計方法 | |
| JP2620150B2 (ja) | 半導体集積回路装置における配線レイアウト方法 | |
| JPH11274308A (ja) | 半導体集積回路及びそのレイアウト方法 | |
| JPH07240468A (ja) | 半導体装置の信号線の形成方法 | |
| JP2003158184A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
| JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
| JP2827988B2 (ja) | 集積回路のレイアウト設計方法 | |
| JPH10116914A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH09116018A (ja) | 自動配置配線方法 | |
| JPH06310599A (ja) | 自動配置配線方法 | |
| JP2002217302A (ja) | 半導体装置のレイアウト方法及び半導体装置のレイアウトプログラムを記録した記録媒体 | |
| JP2001291776A (ja) | 配置配線装置およびｌｓｉのレイアウト方法 | |
| JP2000036562A (ja) | 半導体装置の設計方法 |