JP2000138289A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000138289A JP2000138289A JP10309127A JP30912798A JP2000138289A JP 2000138289 A JP2000138289 A JP 2000138289A JP 10309127 A JP10309127 A JP 10309127A JP 30912798 A JP30912798 A JP 30912798A JP 2000138289 A JP2000138289 A JP 2000138289A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- wiring
- semiconductor integrated
- integrated circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
- H01S5/1225—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers with a varying coupling constant along the optical axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
- H01S5/1231—Grating growth or overgrowth details
Abstract
(57)【要約】
【課題】スタンダードセル内に存在した、無駄なクロッ
ク信号用の内部配線を削除して寄生容量を減少させる。 【解決手段】本発明の半導体集積回路装置は、構成する
論理回路に応じて複数個列方向に接続され、クロック信
号が供給されるスタンダードセルを有する半導体集積回
路装置において、スタンダードセル６は列方向に有る第
１の辺と第２の辺のうち第１の辺のみにクロック信号が
供給される配線４との接続端子Ｔ１があり、スタンダー
ドセル内のクロック信号を供給するための内部配線が第
２の辺に接していない。
ク信号用の内部配線を削除して寄生容量を減少させる。 【解決手段】本発明の半導体集積回路装置は、構成する
論理回路に応じて複数個列方向に接続され、クロック信
号が供給されるスタンダードセルを有する半導体集積回
路装置において、スタンダードセル６は列方向に有る第
１の辺と第２の辺のうち第１の辺のみにクロック信号が
供給される配線４との接続端子Ｔ１があり、スタンダー
ドセル内のクロック信号を供給するための内部配線が第
２の辺に接していない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特にスタンダードセル方式により配置される
半導体集積回路装置に関する。
置に関し、特にスタンダードセル方式により配置される
半導体集積回路装置に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置を設計する際
に、そのレイアウト方法として、スタンダードセル方式
が用いられている。すなわち、論理機能を有したスタン
ダードセルを用意しておき、設計された論理回路に応じ
てこれらスタンダードセルを列状に配置することによ
り、スタンダードセル列を形成する。そしてこのスタン
ダードセル列を複数個配置した後に、これらスタンダー
ドセル間に供給または相互間にやりとりされるための通
常信号のための信号配線と、論理回路にクロック信号を
供給するためのクロック配線を配置する。
に、そのレイアウト方法として、スタンダードセル方式
が用いられている。すなわち、論理機能を有したスタン
ダードセルを用意しておき、設計された論理回路に応じ
てこれらスタンダードセルを列状に配置することによ
り、スタンダードセル列を形成する。そしてこのスタン
ダードセル列を複数個配置した後に、これらスタンダー
ドセル間に供給または相互間にやりとりされるための通
常信号のための信号配線と、論理回路にクロック信号を
供給するためのクロック配線を配置する。
【０００３】図５を用いて、この従来のスタンダードセ
ル方式による半導体集積回路の設計方法を説明する。
ル方式による半導体集積回路の設計方法を説明する。
【０００４】図５に示すように、まず設計された論理回
路に応じて、複数列のスタンダード列９，１０，１１が
配置される。スタンダード列９，１０，１１はそれぞ
れ、列の一方の辺と、相対する他方の辺にそれぞれクロ
ック信号用の入力端子及び通常信号用入力端子が設けら
れている。たとえば、スタンダードセル列９にはクロッ
ク信号用の端子Ｔ１と、通常信号用端子Ｔ４がそれぞれ
設けられている。
路に応じて、複数列のスタンダード列９，１０，１１が
配置される。スタンダード列９，１０，１１はそれぞ
れ、列の一方の辺と、相対する他方の辺にそれぞれクロ
ック信号用の入力端子及び通常信号用入力端子が設けら
れている。たとえば、スタンダードセル列９にはクロッ
ク信号用の端子Ｔ１と、通常信号用端子Ｔ４がそれぞれ
設けられている。
【０００５】これらスタンダードセルの辺に設けられた
端子に接続されるクロック信号用配線１２及び、スタン
ダードセル間の通常信号のやりとりのための通常信号用
配線１３が設けられ、それぞれ必要なスタンダードセル
の辺にある端子と接続される。
端子に接続されるクロック信号用配線１２及び、スタン
ダードセル間の通常信号のやりとりのための通常信号用
配線１３が設けられ、それぞれ必要なスタンダードセル
の辺にある端子と接続される。
【０００６】図６をも用いて、更に詳細に説明する。図
６はスタンダードセル列９のうち１つのスタンダードセ
ル１４とクロック用配線１２，通常信号用配線１３との
接続を示した平面図である。スタンダードセルの中身は
いろいろであるが、この場合、クロック信号と通常信号
が供給される２つのトランジスタを含むスタンダードセ
ルの例である。
６はスタンダードセル列９のうち１つのスタンダードセ
ル１４とクロック用配線１２，通常信号用配線１３との
接続を示した平面図である。スタンダードセルの中身は
いろいろであるが、この場合、クロック信号と通常信号
が供給される２つのトランジスタを含むスタンダードセ
ルの例である。
【０００７】図６に示すように、クロック信号用配線１
２とスタンダードセル１４は、図の上方になる辺に存在
する端子Ｔ１を用いて接続されている。一方、通常信号
用配線１３とスタンダードセル１４は、下方になる辺に
存在するＴ４を用いて接続されている。
２とスタンダードセル１４は、図の上方になる辺に存在
する端子Ｔ１を用いて接続されている。一方、通常信号
用配線１３とスタンダードセル１４は、下方になる辺に
存在するＴ４を用いて接続されている。
【０００８】クロック信号用配線１２と通常信号用配線
１３は、スタンダードセル列の２辺のいずれにも存在す
る可能性があるため、図６に示すように、スタンダード
セルは上辺にクロック信号用端子Ｔ１及び通常信号用端
子Ｔ２が有り、下辺にクロック信号用端子Ｔ３及び通常
信号用端子Ｔ４が有る。しかしながら、常にこれら端子
Ｔ１からＴ４が全て使用されることはなかった。たとえ
ば図６の場合、端子Ｔ３と端子Ｔ２が使用されていな
い。
１３は、スタンダードセル列の２辺のいずれにも存在す
る可能性があるため、図６に示すように、スタンダード
セルは上辺にクロック信号用端子Ｔ１及び通常信号用端
子Ｔ２が有り、下辺にクロック信号用端子Ｔ３及び通常
信号用端子Ｔ４が有る。しかしながら、常にこれら端子
Ｔ１からＴ４が全て使用されることはなかった。たとえ
ば図６の場合、端子Ｔ３と端子Ｔ２が使用されていな
い。
【０００９】
【発明が解決しようとする課題】図６に示すようなスタ
ンダードセルを用いると、以下のような問題点がある。
すなわち、スタンダードセル１４はクロック信号用端子
Ｔ１から内部配線１５ａを介して内部の素子、たとえば
トランジスタに供給されている。しかし、この例の場
合、端子Ｔ３は用いられていない。クロック信号は内部
配線１５ａからコンタクトにより他の層に存在する配線
に接続しているが、コンタクトＣ１と端子Ｔ３の間の配
線１５ｂは、何の利用もされていない。
ンダードセルを用いると、以下のような問題点がある。
すなわち、スタンダードセル１４はクロック信号用端子
Ｔ１から内部配線１５ａを介して内部の素子、たとえば
トランジスタに供給されている。しかし、この例の場
合、端子Ｔ３は用いられていない。クロック信号は内部
配線１５ａからコンタクトにより他の層に存在する配線
に接続しているが、コンタクトＣ１と端子Ｔ３の間の配
線１５ｂは、何の利用もされていない。
【００１０】この利用されていない配線１５ｂは、スタ
ンダードセル毎に存在する。この無駄な配線はスタンダ
ードセル列１列においても相当の量となり、クロック信
号配線１２にとっては、余分な寄生容量がついているに
すぎない。従って、従来のスタンダードセルを用いる
と、必要のない寄生容量が発生してしまい、回路動作の
高速化を阻害したり、クロックスキューを引き起こして
しまう問題点があった。
ンダードセル毎に存在する。この無駄な配線はスタンダ
ードセル列１列においても相当の量となり、クロック信
号配線１２にとっては、余分な寄生容量がついているに
すぎない。従って、従来のスタンダードセルを用いる
と、必要のない寄生容量が発生してしまい、回路動作の
高速化を阻害したり、クロックスキューを引き起こして
しまう問題点があった。
【００１１】本発明の目的は、配線につく寄生容量を減
少し、高速動作が可能なスタンダードセルを含む半導体
集積回路装を提供することにある。
少し、高速動作が可能なスタンダードセルを含む半導体
集積回路装を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
装置は、構成する論理回路に応じて複数個列方向に接続
され、クロック信号が供給されるスタンダードセルを有
する半導体集積回路装置において、前記スタンダードセ
ルは前記列方向に有る第１の辺と第２の辺のうち前記第
１の辺のみに前記クロック信号が供給される配線との接
続端子があり、前記スタンダードセル内の前記クロック
信号を供給するための内部配線が前記第２の辺に接して
いない。
装置は、構成する論理回路に応じて複数個列方向に接続
され、クロック信号が供給されるスタンダードセルを有
する半導体集積回路装置において、前記スタンダードセ
ルは前記列方向に有る第１の辺と第２の辺のうち前記第
１の辺のみに前記クロック信号が供給される配線との接
続端子があり、前記スタンダードセル内の前記クロック
信号を供給するための内部配線が前記第２の辺に接して
いない。
【００１３】更に、前記第１の辺には前記クロック信号
が供給されるクロック信号用端子と、通常信号が供給さ
れる第１の通常信号用端子があり、前記第２の辺には、
通常信号が供給される第２の通常信号用端子がある。
が供給されるクロック信号用端子と、通常信号が供給さ
れる第１の通常信号用端子があり、前記第２の辺には、
通常信号が供給される第２の通常信号用端子がある。
【００１４】本発明は更に、構成する論理回路に応じて
複数個列方向に接続され、クロック信号が供給されるス
タンダードセルを有する半導体集積回路装置において、
前記スタンダードセルは前記列方向に有る第１の辺と第
２の辺のうち前記第１の辺のみに前記クロック信号が供
給される配線との接続端子があり、前記第２の辺には前
記クロック心が供給される端子が存在しないことを特徴
とする。
複数個列方向に接続され、クロック信号が供給されるス
タンダードセルを有する半導体集積回路装置において、
前記スタンダードセルは前記列方向に有る第１の辺と第
２の辺のうち前記第１の辺のみに前記クロック信号が供
給される配線との接続端子があり、前記第２の辺には前
記クロック心が供給される端子が存在しないことを特徴
とする。
【００１５】更に本発明は、構成する論理回路に応じて
複数個列方向に接続され、クロック信号が供給されるス
タンダードセルを有する半導体集積回路装置において、
前記スタンダードセルは前記列方向に有る第１の辺と第
２の辺のうち前記第１の辺のみに前記クロック信号が供
給される配線との接続端子があり、前記クロック信号を
供給する内部配線と他の層に存在する配線層とを接続す
るコンタクトと前記第２の辺とを接続する配線が存在し
ないことを特徴とする。
複数個列方向に接続され、クロック信号が供給されるス
タンダードセルを有する半導体集積回路装置において、
前記スタンダードセルは前記列方向に有る第１の辺と第
２の辺のうち前記第１の辺のみに前記クロック信号が供
給される配線との接続端子があり、前記クロック信号を
供給する内部配線と他の層に存在する配線層とを接続す
るコンタクトと前記第２の辺とを接続する配線が存在し
ないことを特徴とする。
【００１６】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【００１７】図１に示すように、まず設計された論理回
路に応じて、スタンダードセルが複数個列方向に配置さ
れ、複数列のスタンダード列１、２，３が構成される。
本実施例と図５に示す従来例との違いは以下の通りであ
る。
路に応じて、スタンダードセルが複数個列方向に配置さ
れ、複数列のスタンダード列１、２，３が構成される。
本実施例と図５に示す従来例との違いは以下の通りであ
る。
【００１８】本実施例では、スタンダード列の種類とし
て、クロック信号用端子Ｔ１がスタンダードセルの上方
の辺にのみ存在するノーマルのスタンダードセル列１，
３と、クロック信号用端子Ｔ１がスタンダードセルの上
方の辺のみに存在するフリップのスタンダードセル２が
存在する。図に示す従来のスタンダードセルはクロック
信号用端子が上方の辺及び下方の辺のいずれにも存在し
ていた。この２種類のスタンダードセルはクロック信号
用端子の位置が異なるだけであり、もし機能的に同じス
タンダードセル、すなわち等価回路的には同じスタンダ
ードセルの場合は、単にその配置パターンが反転（フリ
ップ）しているだけである。従って、後にスタンダード
セル内の配線パターンについて説明するが、この場合、
一方のパターンについてだけ説明し、反転した場合につ
いては説明を省略する。
て、クロック信号用端子Ｔ１がスタンダードセルの上方
の辺にのみ存在するノーマルのスタンダードセル列１，
３と、クロック信号用端子Ｔ１がスタンダードセルの上
方の辺のみに存在するフリップのスタンダードセル２が
存在する。図に示す従来のスタンダードセルはクロック
信号用端子が上方の辺及び下方の辺のいずれにも存在し
ていた。この２種類のスタンダードセルはクロック信号
用端子の位置が異なるだけであり、もし機能的に同じス
タンダードセル、すなわち等価回路的には同じスタンダ
ードセルの場合は、単にその配置パターンが反転（フリ
ップ）しているだけである。従って、後にスタンダード
セル内の配線パターンについて説明するが、この場合、
一方のパターンについてだけ説明し、反転した場合につ
いては説明を省略する。
【００１９】本実施例の場合、通常信号用入力端子につ
いては、スタンダードセルの上方、下方の辺、両方に存
在している。それは、通常信号の場合、スタンダードセ
ル列間の信号のやりとり、が必要となり、一方の辺のみ
に端子を設けると、配線が困難になるからである。それ
に対し、クロック信号はその配線をツリー構造にして端
子を一方の辺のみにしても配線が可能となる。
いては、スタンダードセルの上方、下方の辺、両方に存
在している。それは、通常信号の場合、スタンダードセ
ル列間の信号のやりとり、が必要となり、一方の辺のみ
に端子を設けると、配線が困難になるからである。それ
に対し、クロック信号はその配線をツリー構造にして端
子を一方の辺のみにしても配線が可能となる。
【００２０】図１に示すように上方の辺にクロック信号
用端子があるノーマルのスタンダードセル列１，３の間
に、下方の辺にクロック信号用端子があるフリップのス
タンダードセル列が設けられている。このようなスタン
ダードセル列の配置とすることで、クロック信号用配線
４をツリー構造として、スタンダードセル列１の上方と
スタンダードセル列２と３の間に設けることが可能とな
る。
用端子があるノーマルのスタンダードセル列１，３の間
に、下方の辺にクロック信号用端子があるフリップのス
タンダードセル列が設けられている。このようなスタン
ダードセル列の配置とすることで、クロック信号用配線
４をツリー構造として、スタンダードセル列１の上方と
スタンダードセル列２と３の間に設けることが可能とな
る。
【００２１】次に図２を参照して、本実施例のスタンダ
ードセルのパターン（構造）について説明する。図２の
場合、クロック信号用端子Ｔ１が上方の辺のみに存在す
る。一方、通常信号用端子は上方の辺にＴ２が、下方の
辺にＴ４が存在し、この実施例の場合、下方の辺にある
端子Ｔ４と通常信号用配線５が接続される。一方、上方
の辺にある端子Ｔ２はどの配線とも接続されていない。
ードセルのパターン（構造）について説明する。図２の
場合、クロック信号用端子Ｔ１が上方の辺のみに存在す
る。一方、通常信号用端子は上方の辺にＴ２が、下方の
辺にＴ４が存在し、この実施例の場合、下方の辺にある
端子Ｔ４と通常信号用配線５が接続される。一方、上方
の辺にある端子Ｔ２はどの配線とも接続されていない。
【００２２】クロック信号用配線４と、上方の辺にある
端子Ｔ１が接続され内部配線７を介して、クロック信号
を内部に供給している。ここで重要なことは、内部配線
７は他の層にある配線と接続するコンタクトＣ２より下
方の領域には存在しない点である。図６と比べると、従
来では存在していた余分な配線１５ｂが存在しない。本
実施例では、コンタクト部分から下方の辺に至るクロッ
ク信号用内部配線が存在しない、言い換えれば、下方の
辺に接するクロック信号用内部配線が存在しない。
端子Ｔ１が接続され内部配線７を介して、クロック信号
を内部に供給している。ここで重要なことは、内部配線
７は他の層にある配線と接続するコンタクトＣ２より下
方の領域には存在しない点である。図６と比べると、従
来では存在していた余分な配線１５ｂが存在しない。本
実施例では、コンタクト部分から下方の辺に至るクロッ
ク信号用内部配線が存在しない、言い換えれば、下方の
辺に接するクロック信号用内部配線が存在しない。
【００２３】上述した構造とすることにより、本実施例
では以下に説明するような顕著な効果を有する。すなわ
ち、例えばスタンダードセルが２Ｋゲート規模の構成の
場合、クロック信号全体の寄生容量は約２０ｐＦ程度に
なる。本実施例のスタンダードセルを用いることで、ク
ロック信号の入力しているスタンダードセル１個あたり
６ｆＦ削減が可能となる。セルは約３００セル有るの
で、全体としては、約１．８ｐＦとなり、約９％の寄生
容量の削減となる。この９％の寄生容量削減は、高速動
作に大きな貢献をすることは明らかである。更に本実施
例の効果として、従来存在していた配線が領域を削減で
きる、言い換えればスタンダードセル自体の面積を減少
することが可能となり、チップサイズの削減が可能とな
る。
では以下に説明するような顕著な効果を有する。すなわ
ち、例えばスタンダードセルが２Ｋゲート規模の構成の
場合、クロック信号全体の寄生容量は約２０ｐＦ程度に
なる。本実施例のスタンダードセルを用いることで、ク
ロック信号の入力しているスタンダードセル１個あたり
６ｆＦ削減が可能となる。セルは約３００セル有るの
で、全体としては、約１．８ｐＦとなり、約９％の寄生
容量の削減となる。この９％の寄生容量削減は、高速動
作に大きな貢献をすることは明らかである。更に本実施
例の効果として、従来存在していた配線が領域を削減で
きる、言い換えればスタンダードセル自体の面積を減少
することが可能となり、チップサイズの削減が可能とな
る。
【００２４】次に図３を参照して、本発明の第２の実施
例について説明する。本実施例はクロック信号を入力と
しないスタンダードセル列２３が存在した場合の配置例
を示したものである。このようにクロック信号を入力し
ないスタンダードセル列２３がある場合には、このセル
列２３の上下にそれぞれ存在するセル列２２及び２４を
それぞれ上方の辺にクロック信号用端子があるノーマル
のセル列と、下方の辺ニックロック信号用端子があるフ
リップのセル列とした。このような構成とすれば、セル
列２２と２３の間及び、セル列２３と２４の間にはクロ
ック信号用配線を配置する必要がなくなる。従って、ク
ロック信号用配線が存在しないセル列の間は、他の種類
の配線を配置するのに用いたり、またはその間隔を狭め
て面積を縮小するなど、有効に活用できる。
例について説明する。本実施例はクロック信号を入力と
しないスタンダードセル列２３が存在した場合の配置例
を示したものである。このようにクロック信号を入力し
ないスタンダードセル列２３がある場合には、このセル
列２３の上下にそれぞれ存在するセル列２２及び２４を
それぞれ上方の辺にクロック信号用端子があるノーマル
のセル列と、下方の辺ニックロック信号用端子があるフ
リップのセル列とした。このような構成とすれば、セル
列２２と２３の間及び、セル列２３と２４の間にはクロ
ック信号用配線を配置する必要がなくなる。従って、ク
ロック信号用配線が存在しないセル列の間は、他の種類
の配線を配置するのに用いたり、またはその間隔を狭め
て面積を縮小するなど、有効に活用できる。
【００２５】次に図４を用いて本発明の第３の実施例に
ついて説明する。本実施例は第２の実施例とは反対に、
クロック信号を入力しないセル列３３が存在する場合、
セル列３３に面した辺にクロック信号用端子をセル列３
２に設けた例である。本実施例の場合、クロック信号を
セル列３３に供給する必要がないため、クロック信号用
配線のうちセル列３２に沿った配線部分４ａは、セル列
３２との距離Ａを他のクロック信号用配線とセル列との
距離Ｂよりも短くすることができる。これにより、配線
の寄生容量が減少する。
ついて説明する。本実施例は第２の実施例とは反対に、
クロック信号を入力しないセル列３３が存在する場合、
セル列３３に面した辺にクロック信号用端子をセル列３
２に設けた例である。本実施例の場合、クロック信号を
セル列３３に供給する必要がないため、クロック信号用
配線のうちセル列３２に沿った配線部分４ａは、セル列
３２との距離Ａを他のクロック信号用配線とセル列との
距離Ｂよりも短くすることができる。これにより、配線
の寄生容量が減少する。
【００２６】以上説明した第２，第３の実施例におい
て、図２に示すスタンダードセルを用いて、一方の辺の
みにクロック信号を入力する事により寄生容量が削減で
きるのであり、図６に示すスタンダードセルを用いて
も、その効果は得ることができない。
て、図２に示すスタンダードセルを用いて、一方の辺の
みにクロック信号を入力する事により寄生容量が削減で
きるのであり、図６に示すスタンダードセルを用いて
も、その効果は得ることができない。
【００２７】
【発明の効果】本発明は、スタンダードセル内の無駄な
寄生容量を削除できるため、高速化が可能となり、チッ
プサイズの削減も可能となる。
寄生容量を削除できるため、高速化が可能となり、チッ
プサイズの削減も可能となる。
【図１】本発明の第１の実施例を説明するためのスタン
ダードセル列と配線を示す回路図である。
ダードセル列と配線を示す回路図である。
【図２】図１のスタンダードセルの構造を示す平面図で
ある。
ある。
【図３】本発明の第２の実施例を説明するためのスタン
ダードセル列と配線を示す回路図である。
ダードセル列と配線を示す回路図である。
【図４】本発明の第３の実施例を説明するためのスタン
ダードセル列と配線を示す回路図である。
ダードセル列と配線を示す回路図である。
【図５】従来例を説明するためのスタンダードセル列と
配線を示す回路図である。
配線を示す回路図である。
【図６】図５のスタンダードセルの構造を示す平面図で
ある。
ある。
４ クロック信号用配線 ５ 通常信号用配線 ６ スタンダードセル １２ クロック信号用配線 １３ 通常信号用配線
Claims (6)
- 【請求項１】 構成する論理回路に応じて複数個列方向
に接続され、クロック信号が供給されるスタンダードセ
ルを有する半導体集積回路装置において、前記スタンダ
ードセルは前記列方向に有る第１の辺と第２の辺のうち
前記第１の辺のみに前記クロック信号が供給される配線
との接続端子があり、前記スタンダードセル内の前記ク
ロック信号を供給するための内部配線が前記第２の辺に
接していないことを特徴とする半導体集積回路装置。 - 【請求項２】 前記第１の辺には前記クロック信号が供
給されるクロック信号用端子と、通常信号が供給される
第１の通常信号用端子があり、前記第２の辺には、通常
信号が供給される第２の通常信号用端子があることを特
徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 構成する論理回路に応じて複数個列方向
に接続され、クロック信号が供給されるスタンダードセ
ルを有する半導体集積回路装置において、前記スタンダ
ードセルは前記列方向に有る第１の辺と第２の辺のうち
前記第１の辺のみに前記クロック信号が供給される配線
との接続端子があり、前記第２の辺には前記クロック心
が供給される端子が存在しないことを特徴とする半導体
集積回路装置。 - 【請求項４】 構成する論理回路に応じて複数個列方向
に接続され、クロック信号が供給されるスタンダードセ
ルを有する半導体集積回路装置において、前記スタンダ
ードセルは前記列方向に有る第１の辺と第２の辺のうち
前記第１の辺のみに前記クロック信号が供給される配線
との接続端子があり、前記クロック信号を供給する内部
配線と他の層に存在する配線層とを接続するコンタクト
と前記第２の辺とを接続する配線が存在しないことを特
徴とする半導体集積回路装置。 - 【請求項５】 前記スタンダードセルからなる第１のセ
ル列と第２のセル列の間にクロック信号を供給しない第
３のセル列を設け、前記第１のセル列と前記第２のセル
列の前記第３のセル列側は前記第２の辺で有ることを特
徴とする請求項１，２または３記載の半導体集積回路装
置。 - 【請求項６】 前記スタンダードセルからなる第１のセ
ル列の隣にクロック信号を供給しない第２のセル列を設
け、前記第１のセル列の第１の辺は前記第２のセル列側
であり、前記第１の辺側に沿って設けられたクロック信
号用の配線が他のセル列よりも第１のセル列に近いこと
を特徴とする請求項１，２または３記載の半導体集積回
路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30912798A JP3186715B2 (ja) | 1998-10-29 | 1998-10-29 | 半導体集積回路装置 |
| KR10-1999-0046992A KR100390203B1 (ko) | 1998-10-29 | 1999-10-28 | 반도체 집적회로 장치 |
| KR1019990047044A KR100334826B1 (ko) | 1998-10-29 | 1999-10-28 | 승압회로장치 |
| US09/429,304 US6208165B1 (en) | 1998-10-29 | 1999-10-28 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30912798A JP3186715B2 (ja) | 1998-10-29 | 1998-10-29 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138289A true JP2000138289A (ja) | 2000-05-16 |
| JP3186715B2 JP3186715B2 (ja) | 2001-07-11 |
Family
ID=17989229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30912798A Expired - Lifetime JP3186715B2 (ja) | 1998-10-29 | 1998-10-29 | 半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6208165B1 (ja) |
| JP (1) | JP3186715B2 (ja) |
| KR (2) | KR100390203B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8225263B2 (en) | 2008-03-25 | 2012-07-17 | Nec Corporation | Method of semiconductor integrated circuit, recording medium recording design program of semiconductor integrated circuit, and design support apparatus of semiconductor integrated circuit |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053773B2 (en) | 2012-12-26 | 2015-06-09 | Qualcomm Incorporated | Method and apparatus for clock power saving in multiport latch arrays |
| KR102333446B1 (ko) * | 2015-11-09 | 2021-11-30 | 삼성전자주식회사 | 반도체 장치 및 반도체 시스템 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6114734A (ja) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
| JPH01251738A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | スタンダードセル |
| JPH0369163A (ja) | 1989-08-08 | 1991-03-25 | Nec Corp | 半導体集積回路装置 |
| JPH04159751A (ja) * | 1990-10-23 | 1992-06-02 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配線方法 |
| JPH04216668A (ja) * | 1990-12-15 | 1992-08-06 | Sharp Corp | 半導体集積回路 |
| JP2874518B2 (ja) * | 1993-05-25 | 1999-03-24 | 日本電気株式会社 | 半導体装置及びその配線設計方法 |
| JPH09191052A (ja) | 1996-01-10 | 1997-07-22 | Toshiba Microelectron Corp | 半導体集積回路 |
| JP2944535B2 (ja) | 1996-10-02 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | ゲートアレイ半導体集積回路装置 |
-
1998
- 1998-10-29 JP JP30912798A patent/JP3186715B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-28 KR KR10-1999-0046992A patent/KR100390203B1/ko active IP Right Grant
- 1999-10-28 KR KR1019990047044A patent/KR100334826B1/ko not_active IP Right Cessation
- 1999-10-28 US US09/429,304 patent/US6208165B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8225263B2 (en) | 2008-03-25 | 2012-07-17 | Nec Corporation | Method of semiconductor integrated circuit, recording medium recording design program of semiconductor integrated circuit, and design support apparatus of semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000029361A (ko) | 2000-05-25 |
| KR100334826B1 (ko) | 2002-05-02 |
| US6208165B1 (en) | 2001-03-27 |
| KR20000035092A (ko) | 2000-06-26 |
| KR100390203B1 (ko) | 2003-07-07 |
| JP3186715B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05308136A (ja) | マスタスライス集積回路 | |
| JP3825252B2 (ja) | フリップチップ型半導体装置 | |
| JPS6361778B2 (ja) | ||
| US5017993A (en) | Semiconductor integrated circuit device with bus lines | |
| JPH11121498A (ja) | 半導体集積回路装置 | |
| JP3186715B2 (ja) | 半導体集積回路装置 | |
| US20080116932A1 (en) | Structured asic layout architecture having tunnel wires | |
| KR100359591B1 (ko) | 반도체 장치 | |
| JPH07169840A (ja) | 半導体装置 | |
| JP3527483B2 (ja) | Ｃｍｏｓ型基本セル及びこれを使用した半導体集積回路並びにその半導体集積回路の製造方法 | |
| JPS62150844A (ja) | 論理集積回路装置 | |
| EP1009031B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| US20080258315A1 (en) | Semiconductor device and production method of the same semiconductor device | |
| JPH06101521B2 (ja) | 半導体集積回路装置 | |
| JPH0729978A (ja) | 半導体集積回路 | |
| JPH11330371A (ja) | 半導体装置 | |
| JPS60175438A (ja) | 半導体集積回路装置 | |
| JPH05235309A (ja) | 半導体集積回路 | |
| JPH07169838A (ja) | 半導体集積回路装置 | |
| JP2560813B2 (ja) | 半導体集積回路 | |
| JPH04303961A (ja) | 半導体集積回路 | |
| JPH04302161A (ja) | 集積回路装置の製造方法 | |
| JPH0982928A (ja) | マスタスライス集積回路 | |
| JPH06151590A (ja) | 半導体集積回路装置 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |