JPH04238579A - レイアウト設計変更方式 - Google Patents
レイアウト設計変更方式Info
- Publication number
- JPH04238579A JPH04238579A JP3006294A JP629491A JPH04238579A JP H04238579 A JPH04238579 A JP H04238579A JP 3006294 A JP3006294 A JP 3006294A JP 629491 A JP629491 A JP 629491A JP H04238579 A JPH04238579 A JP H04238579A
- Authority
- JP
- Japan
- Prior art keywords
- change
- design
- wiring
- layout
- deleted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 claims description 10
- 238000012217 deletion Methods 0.000 abstract description 7
- 230000037430 deletion Effects 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 7
- 238000012937 correction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ及びプリント基板
等におけるレイアウト設計変更方式に関する。
等におけるレイアウト設計変更方式に関する。
【０００２】
【従来の技術】従来、ＬＳＩ及びプリント基板等におけ
るレイアウト設計では、論理設計情報を入力して配置・
配線を行い、製造プロセスへのデータ作成を行っていた
。仮に、配線終了後に一部の論理設計変更や配置変更が
あった場合は、変更前のレイアウト結果を生かすことが
出来ず、レイアウト設計をすべてやり直さなければなら
なかった。
るレイアウト設計では、論理設計情報を入力して配置・
配線を行い、製造プロセスへのデータ作成を行っていた
。仮に、配線終了後に一部の論理設計変更や配置変更が
あった場合は、変更前のレイアウト結果を生かすことが
出来ず、レイアウト設計をすべてやり直さなければなら
なかった。
【０００３】
【発明が解決しようとする課題】ＬＳＩの大規模化、高
集積化に伴いレイアウト設計の処理時間が増大すること
に伴い、上述した従来の方式では、一部の変更のために
設計をやり直さなければならず、処理時間の無駄が増大
することを免れない。
集積化に伴いレイアウト設計の処理時間が増大すること
に伴い、上述した従来の方式では、一部の変更のために
設計をやり直さなければならず、処理時間の無駄が増大
することを免れない。
【０００４】
【課題を解決するための手段】本発明は、ＬＳＩ及びプ
リント基板等のレイアウト設計の際、配置配線がすべて
終了した後に一部の設計変更の必要性が生じた時のレイ
アウト設計変更方式において、（１）変更前の設計情報
及びレイアウト情報と変更後の論理情報（必要な時は、
レイアウト情報も）を入力する手段と、（２）（１）で
入力された変更前後の情報を比較し必要変更情報を抽出
する手段と、（３）（２）で抽出された変更情報により
削除や移動を要ずるブロックを変更前の配置結果から削
除する手段と、（４）同様に変更情報により削除や変更
を要するネットの配線を変更前の配線結果から削除する
手段と、（５）同様に変更情報により追加を要するブロ
ック及び設計変更により削除され未配置となったブロッ
クを再配置する手段と、（６）同様に変更情報により追
加を要するネットの配線及び設計変更により削除され未
配線となったネットの配線を行う手段と、（７）設計変
更後のレイアウト結果を出力する手段とを備える。
リント基板等のレイアウト設計の際、配置配線がすべて
終了した後に一部の設計変更の必要性が生じた時のレイ
アウト設計変更方式において、（１）変更前の設計情報
及びレイアウト情報と変更後の論理情報（必要な時は、
レイアウト情報も）を入力する手段と、（２）（１）で
入力された変更前後の情報を比較し必要変更情報を抽出
する手段と、（３）（２）で抽出された変更情報により
削除や移動を要ずるブロックを変更前の配置結果から削
除する手段と、（４）同様に変更情報により削除や変更
を要するネットの配線を変更前の配線結果から削除する
手段と、（５）同様に変更情報により追加を要するブロ
ック及び設計変更により削除され未配置となったブロッ
クを再配置する手段と、（６）同様に変更情報により追
加を要するネットの配線及び設計変更により削除され未
配線となったネットの配線を行う手段と、（７）設計変
更後のレイアウト結果を出力する手段とを備える。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例であるレイアウト
設計変更方式の構成を示す。
設計変更方式の構成を示す。
【０００７】以下の処理はいくつかの処理手順から構成
され、それらは制御手段１によってコントロールされる
。まず、変更前の論理情報及びレイアウト情報と変更後
の論理情報（配置変更がある時は配置情報も）とが、設
計情報入力手段２により入力され、設計情報記憶手段９
に格納される。この設計情報記憶手段９に格納された情
報を用いて、変更情報抽出手段３により、論理変更や配
置変更を行うために必要な変更情報が抽出され、変更情
報記憶手段１０に格納される。設計変更により削除や変
更を要するブロックがある場合には、配置削除手段４に
より、それらのブロックを配置結果から削除する。同様
に、削除や変更を要するネットの配線がある場合には、
配線削除手段５により、それらのネットの配線を配線結
果から削除する。次に、再配置手段６により追加すべき
ブロック及び変更により削除され未配置となったブロッ
クを再配置し、配置結果に追加する。同様に、再配線手
段７により追加すべきネットの配線及び変更により削除
され未配線となったネットの配線を再配線し、配線結果
に追加する。設計変更に必要な全ての設計変更が終了し
たならば、設計変更結果出力手段８により、設計変更後
のレイアウト結果情報を出力する。
され、それらは制御手段１によってコントロールされる
。まず、変更前の論理情報及びレイアウト情報と変更後
の論理情報（配置変更がある時は配置情報も）とが、設
計情報入力手段２により入力され、設計情報記憶手段９
に格納される。この設計情報記憶手段９に格納された情
報を用いて、変更情報抽出手段３により、論理変更や配
置変更を行うために必要な変更情報が抽出され、変更情
報記憶手段１０に格納される。設計変更により削除や変
更を要するブロックがある場合には、配置削除手段４に
より、それらのブロックを配置結果から削除する。同様
に、削除や変更を要するネットの配線がある場合には、
配線削除手段５により、それらのネットの配線を配線結
果から削除する。次に、再配置手段６により追加すべき
ブロック及び変更により削除され未配置となったブロッ
クを再配置し、配置結果に追加する。同様に、再配線手
段７により追加すべきネットの配線及び変更により削除
され未配線となったネットの配線を再配線し、配線結果
に追加する。設計変更に必要な全ての設計変更が終了し
たならば、設計変更結果出力手段８により、設計変更後
のレイアウト結果情報を出力する。
【０００８】図２，図３，図４及び図５は論理変更を行
った一例である。
った一例である。
【０００９】図２に示すような配置配線結果に論理変更
を行う場合について、図１を併用して順に説明を行う。 以下の処理は、制御手段１により制御される。まず、設
計情報入力手段２により、変更前の論理情報、レイアウ
ト情報及び変更後の論理情報を入力し、設計情報記憶手
段９に格納する。次に、変更情報抽出手段３より、変更
前後の論理情報の比較から、図３に示すような変更情報
、すなわち削除すべきネット０１、変更すべきネット１
０２、追加すべきネット１０３を抽出し、変更情報記憶
手段１０に格納する。
を行う場合について、図１を併用して順に説明を行う。 以下の処理は、制御手段１により制御される。まず、設
計情報入力手段２により、変更前の論理情報、レイアウ
ト情報及び変更後の論理情報を入力し、設計情報記憶手
段９に格納する。次に、変更情報抽出手段３より、変更
前後の論理情報の比較から、図３に示すような変更情報
、すなわち削除すべきネット０１、変更すべきネット１
０２、追加すべきネット１０３を抽出し、変更情報記憶
手段１０に格納する。
【００１０】次に、図４に示すようにレイアウト変更を
行うために削除を要するブロックやネットの配線を削除
する。つまり、配置削除手段４により、削除すべきネッ
ト１０１のブロック２０１、２０２、２０３、２０４、
２０５を配置結果から削除し、配線削除手段５により削
除すべきネット０１の配線３００、変更をすべきネット
１０２の配線３０４を配線結果から削除し、削除された
ブロック２０１に接続する配線３０１、ブロック２０４
に接続する配線３０５、ブロック２０５に接続する配線
３０８を配線結果から削除する。
行うために削除を要するブロックやネットの配線を削除
する。つまり、配置削除手段４により、削除すべきネッ
ト１０１のブロック２０１、２０２、２０３、２０４、
２０５を配置結果から削除し、配線削除手段５により削
除すべきネット０１の配線３００、変更をすべきネット
１０２の配線３０４を配線結果から削除し、削除された
ブロック２０１に接続する配線３０１、ブロック２０４
に接続する配線３０５、ブロック２０５に接続する配線
３０８を配線結果から削除する。
【００１１】次に、図５に示すような必要なレイアウト
を行う。再配置手段６により、追加すべきネット１０３
に必要なブロック２０８、２０９、２１０、２１１を配
置し、さらにブロック２０４、２０５を再配置し、配置
結果に追加する。また、再配線手段７により、ネット１
０３の配線３１１及び削除された配線３０１、３０４、
３０５を再配線する。
を行う。再配置手段６により、追加すべきネット１０３
に必要なブロック２０８、２０９、２１０、２１１を配
置し、さらにブロック２０４、２０５を再配置し、配置
結果に追加する。また、再配線手段７により、ネット１
０３の配線３１１及び削除された配線３０１、３０４、
３０５を再配線する。
【００１２】最後に、必要なレイアウト変更が全て終了
した後、設計変更結果出力手段８により設計変更後のレ
イアウト結果情報を出力する。
した後、設計変更結果出力手段８により設計変更後のレ
イアウト結果情報を出力する。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
すべての配置配線終了後に一部の設計変更を行う必要が
あった場合、変更前のレイアウト設計結果を生かし、必
要な修正のみを行うことができるため、レイアウト設計
をすべてやり直す必要がなく、大幅に処理時間を削減で
きる。
すべての配置配線終了後に一部の設計変更を行う必要が
あった場合、変更前のレイアウト設計結果を生かし、必
要な修正のみを行うことができるため、レイアウト設計
をすべてやり直す必要がなく、大幅に処理時間を削減で
きる。
【図１】本発明の一実施例であるレイアウト設計変更方
式の構成図である。
式の構成図である。
【図２】同実施例における設計変更の一例を説明するた
めの図である。
めの図である。
【図３】同実施例における設計変更の一例を説明するた
めの図である。
めの図である。
【図４】同実施例における設計変更の一例を説明するた
めの図である。
めの図である。
【図５】同実施例における設計変更の一例を説明するた
めの図である。
めの図である。
１ 制御手段
２ 設計情報入力手段
３ 変更情報抽出手段
４ 配置削除手段
５ 配線削除手段
６ 再配置手段
７ 再配線手段
８ 設計変更結果出力手段
９ 設計情報記憶手段
１０ 変更情報記憶手段
Claims (1)
- 【請求項１】 ＬＳＩ及びプリント基板等の設計の際
、すべてのレイアウト設計終了後、一部の論理変更や配
置変更の必要性が生じた時のレイアウト設計変更方式に
おいて、変更前後の設計情報を入力する手段と、入力さ
れた変更前後の設計情報から変更情報を抽出する手段と
、設計変更により削除や変更を要するブロックを変更前
の配置結果から削除する手段と、設計変更により削除や
変更を要するネットの配線を変更前の配線結果から削除
する手段と、設計変更により追加すべきブロック及び設
計変更により削除され未配置となったブロックを再配置
する手段と、設計変更により追加すべきネットの配線及
び設計変更により削除され未配線となったネットの配線
を行う手段と、設計変更後のレイアウト結果を出力する
手段とを備えることを特徴とするレイアウト設計変更方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006294A JPH04238579A (ja) | 1991-01-23 | 1991-01-23 | レイアウト設計変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006294A JPH04238579A (ja) | 1991-01-23 | 1991-01-23 | レイアウト設計変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04238579A true JPH04238579A (ja) | 1992-08-26 |
Family
ID=11634359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006294A Pending JPH04238579A (ja) | 1991-01-23 | 1991-01-23 | レイアウト設計変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04238579A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309409A (ja) * | 1993-04-19 | 1994-11-04 | Agency Of Ind Science & Technol | 組合せ最適化装置 |
-
1991
- 1991-01-23 JP JP3006294A patent/JPH04238579A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309409A (ja) * | 1993-04-19 | 1994-11-04 | Agency Of Ind Science & Technol | 組合せ最適化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0847022A3 (en) | Method for designing an architectural system | |
| JPH04238579A (ja) | レイアウト設計変更方式 | |
| JPH07334532A (ja) | 配線容量値抽出装置 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| JP2003030266A (ja) | 半導体集積回路の配線経路設定方法 | |
| JP2001298092A (ja) | 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置 | |
| JPH11312185A (ja) | レイアウトデータの作成方法 | |
| JP2001308189A (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JPS6182276A (ja) | 集積回路マスク設計検証装置 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JPH0520396A (ja) | 回路データ接続追跡システム | |
| JP4119504B2 (ja) | 配線禁止領域設定方法 | |
| JPH05136263A (ja) | 機能ブロツク配置方法 | |
| JPS62239273A (ja) | 階層的パターンレイアウト方法 | |
| JP2003005348A (ja) | レイアウト設計データのデータ変換方法およびデータ変換装置 | |
| JPH02207377A (ja) | 配置設計支援装置 | |
| JPH0334349A (ja) | 集積回路レイアウト設計方式 | |
| JPH0981625A (ja) | シンボリックレイアウトシステム | |
| JPH04273384A (ja) | 対話形配線方式 | |
| JPH1011486A (ja) | 論理回路分割方法およびその装置 | |
| JPH08161364A (ja) | プリント板設計ｃａｄシステム | |
| JPH03194950A (ja) | チャネル配線装置 | |
| JPH0435045A (ja) | セミカスタム集積回路用セル配置設計方法 |