JPH05136263A - 機能ブロツク配置方法 - Google Patents
機能ブロツク配置方法Info
- Publication number
- JPH05136263A JPH05136263A JP3294089A JP29408991A JPH05136263A JP H05136263 A JPH05136263 A JP H05136263A JP 3294089 A JP3294089 A JP 3294089A JP 29408991 A JP29408991 A JP 29408991A JP H05136263 A JPH05136263 A JP H05136263A
- Authority
- JP
- Japan
- Prior art keywords
- net
- functional blocks
- nets
- function blocks
- belonging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、機能ブロックの重なりのない配置
を容易に決定できる機能ブロック配置方法を提供するこ
とを目的とする。 【構成】 最初に、ステップ１０において、複数の機能
ブロックを接続するネットにおいて、属する機能ブロッ
クの数が３以上のＮ個（Ｎは整数）のネットを１つ抽出
する。次に、ステップ１１において、抽出されたネット
を除去する。次に、ステップ１２において、抽出された
ネットに属するすべての出力端子各々と前記ネットに属
するすべての入力端子各々とを接続する２端子ネットを
形成する。次に、ステップ１３において、ステップ１０
で抽出されずに残ったネットで、ネットに属する機能ブ
ロックの数が３以上のネットが残っているかどうかを判
定し、残っていればステップ１０に戻る。以上のステッ
プを実行した後に、ステップ１４において、例えば、ネ
ットの仮想配線長の総和を最小にするように２次元配置
することにより、機能ブロックの位置を決定する。
を容易に決定できる機能ブロック配置方法を提供するこ
とを目的とする。 【構成】 最初に、ステップ１０において、複数の機能
ブロックを接続するネットにおいて、属する機能ブロッ
クの数が３以上のＮ個（Ｎは整数）のネットを１つ抽出
する。次に、ステップ１１において、抽出されたネット
を除去する。次に、ステップ１２において、抽出された
ネットに属するすべての出力端子各々と前記ネットに属
するすべての入力端子各々とを接続する２端子ネットを
形成する。次に、ステップ１３において、ステップ１０
で抽出されずに残ったネットで、ネットに属する機能ブ
ロックの数が３以上のネットが残っているかどうかを判
定し、残っていればステップ１０に戻る。以上のステッ
プを実行した後に、ステップ１４において、例えば、ネ
ットの仮想配線長の総和を最小にするように２次元配置
することにより、機能ブロックの位置を決定する。
Description
【０００１】
【産業上の利用分野】本発明は、ＶＬＳＩのレイアウト
における機能ブロック配置方法に関するものである。
における機能ブロック配置方法に関するものである。
【０００２】
【従来の技術】近年、ＶＬＳＩが大規模化し、階層的な
レイアウトが行なわれるようになってきた。この場合、
以下のような手順でレイアウトが行なわれる。
レイアウトが行なわれるようになってきた。この場合、
以下のような手順でレイアウトが行なわれる。
【０００３】（１）ＶＬＳＩを機能ブロックと呼ばれる
部分回路に分割する。 （２）機能ブロックの配置およびレイアウトの行なわれ
ていない機能ブロックの形状を決定する。
部分回路に分割する。 （２）機能ブロックの配置およびレイアウトの行なわれ
ていない機能ブロックの形状を決定する。
【０００４】（３）（２）で決定した形状に基づいてレ
イアウトの行なわれていない機能ブロックの内部のレイ
アウトを行なう。
イアウトの行なわれていない機能ブロックの内部のレイ
アウトを行なう。
【０００５】（４）（２）で決定した配置に基づいて機
能ブロックを配置し、機能ブロック間の配線を行なう。
能ブロックを配置し、機能ブロック間の配線を行なう。
【０００６】図２はＶＬＳＩのレイアウトの一例を示す
図であり、２０はＩ／Ｏブロック、２１は機能ブロック
を示す。上記の手順のうち、（２）を行なう方法を機能
ブロック配置方法という。
図であり、２０はＩ／Ｏブロック、２１は機能ブロック
を示す。上記の手順のうち、（２）を行なう方法を機能
ブロック配置方法という。
【０００７】従来、機能ブロック配置方法としては、た
とえば、Ｎを２以上の整数とする時、Ｎ個の機能ブロッ
クを接続するネットの仮想配線長を、Ｎ個の機能ブロッ
クを囲む最小矩形の半周囲長で近似し、前記最小矩形の
半周囲長の全ネットに関する総和を最小化するように配
置する方法、あるいは、３以上のＮ個の機能ブロックを
接続するネットを除去し、Ｎ個の機能ブロックから２個
を取り出すすべての組合せに対して２端子ネットを形成
して、機能ブロックを接続するネットの仮想配線長の全
ネットに関する総和を最小化するように配置する方法が
一般的であった。
とえば、Ｎを２以上の整数とする時、Ｎ個の機能ブロッ
クを接続するネットの仮想配線長を、Ｎ個の機能ブロッ
クを囲む最小矩形の半周囲長で近似し、前記最小矩形の
半周囲長の全ネットに関する総和を最小化するように配
置する方法、あるいは、３以上のＮ個の機能ブロックを
接続するネットを除去し、Ｎ個の機能ブロックから２個
を取り出すすべての組合せに対して２端子ネットを形成
して、機能ブロックを接続するネットの仮想配線長の全
ネットに関する総和を最小化するように配置する方法が
一般的であった。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の機能ブロック配置方法では、同じネットに
属する機能ブロックの数が多い場合、すべての機能ブロ
ックが接近しようとするため、同じネットに属する機能
ブロック同士の重なりができてしまうという問題点があ
った。
ような従来の機能ブロック配置方法では、同じネットに
属する機能ブロックの数が多い場合、すべての機能ブロ
ックが接近しようとするため、同じネットに属する機能
ブロック同士の重なりができてしまうという問題点があ
った。
【０００９】本発明は、上記問題点を鑑み、機能ブロッ
クの重なりのない配置を容易に決定できる機能ブロック
配置方法を提供することを目的とする。
クの重なりのない配置を容易に決定できる機能ブロック
配置方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、ネットで接続される機能ブロックの集合
を配置する時、前記機能ブロックの集合のうち、３個以
上の機能ブロックを接続するネットを、前記ネットに属
するすべての出力端子各々と前記ネットに属するすべて
の入力端子各々とを接続する２端子ネットに分割し、前
記機能ブロックの集合を配置することを特徴とする機能
ブロック配置方法である。
解決するため、ネットで接続される機能ブロックの集合
を配置する時、前記機能ブロックの集合のうち、３個以
上の機能ブロックを接続するネットを、前記ネットに属
するすべての出力端子各々と前記ネットに属するすべて
の入力端子各々とを接続する２端子ネットに分割し、前
記機能ブロックの集合を配置することを特徴とする機能
ブロック配置方法である。
【００１１】
【作用】本発明は、上記した構成により、ネットで接続
される機能ブロックの集合を配置する時、前記機能ブロ
ックの集合のうち、３個以上の機能ブロックを接続する
ネットを、前記ネットに属するすべての出力端子各々と
前記ネットに属するすべての入力端子各々とを接続する
２端子ネットに分割し、前記機能ブロックの集合を配置
することにより、同じネットに属する機能ブロックの数
が多い場合でも、機能ブロックの重なりのない配置を容
易に決定できる。
される機能ブロックの集合を配置する時、前記機能ブロ
ックの集合のうち、３個以上の機能ブロックを接続する
ネットを、前記ネットに属するすべての出力端子各々と
前記ネットに属するすべての入力端子各々とを接続する
２端子ネットに分割し、前記機能ブロックの集合を配置
することにより、同じネットに属する機能ブロックの数
が多い場合でも、機能ブロックの重なりのない配置を容
易に決定できる。
【００１２】
【実施例】以下本発明の一実施例を図面に基づいて説明
する。図１は本発明の一実施例における機能ブロック配
置方法のフロー図を示す。以下図１に沿って実施例を説
明する。
する。図１は本発明の一実施例における機能ブロック配
置方法のフロー図を示す。以下図１に沿って実施例を説
明する。
【００１３】最初に、ステップ１０において、複数の機
能ブロックを接続するネットにおいて、属する機能ブロ
ックの数が３以上のＮ個（Ｎは整数）のネットを１つ抽
出する。
能ブロックを接続するネットにおいて、属する機能ブロ
ックの数が３以上のＮ個（Ｎは整数）のネットを１つ抽
出する。
【００１４】次に、ステップ１１において、抽出された
ネットを除去する。次に、ステップ１２において、抽出
されたネットに属するすべての出力端子各々と前記ネッ
トに属するすべての入力端子各々とを接続する２端子ネ
ットを形成する。例えば、ステップ１１において除去さ
れたネットが図３のネット３０ように、出力ピン３１と
入力ピン３２および３３とを接続している場合には、ス
テップ１２において形成されるネットは図４の出力ピン
３１と入力ピン３２とを接続するネット３４および出力
ピン３１と入力ピン３３とを接続するネット３５の２本
になる。またステップ１２において、各機能ブロックに
双方向端子を有する場合は、３個以上の機能ブロックを
接続するネットを、前記ネットに属するすべての出力端
子あるいは双方向端子各々と前記ネットに属するすべて
の入力端子および自分自身以外の双方向端子各々とを接
続する２端子ネットに分割する。
ネットを除去する。次に、ステップ１２において、抽出
されたネットに属するすべての出力端子各々と前記ネッ
トに属するすべての入力端子各々とを接続する２端子ネ
ットを形成する。例えば、ステップ１１において除去さ
れたネットが図３のネット３０ように、出力ピン３１と
入力ピン３２および３３とを接続している場合には、ス
テップ１２において形成されるネットは図４の出力ピン
３１と入力ピン３２とを接続するネット３４および出力
ピン３１と入力ピン３３とを接続するネット３５の２本
になる。またステップ１２において、各機能ブロックに
双方向端子を有する場合は、３個以上の機能ブロックを
接続するネットを、前記ネットに属するすべての出力端
子あるいは双方向端子各々と前記ネットに属するすべて
の入力端子および自分自身以外の双方向端子各々とを接
続する２端子ネットに分割する。
【００１５】次に、ステップ１３において、ステップ１
０で抽出されずに残ったネットで、ネットに属する機能
ブロックの数が３以上のネットが残っているかどうかを
判定し、残っていればステップ１０に戻る。
０で抽出されずに残ったネットで、ネットに属する機能
ブロックの数が３以上のネットが残っているかどうかを
判定し、残っていればステップ１０に戻る。
【００１６】以上のステップを実行した後に、ステップ
１４において、例えば、電子情報通信学会論文誌 Ａ
Ｖｏｌ．Ｊ７２ーＡ Ｎｏ．１ ｐｐ．１０５ー１１３
に述べられている手法を用いて２次元配置することによ
り、機能ブロックの位置を決定する。
１４において、例えば、電子情報通信学会論文誌 Ａ
Ｖｏｌ．Ｊ７２ーＡ Ｎｏ．１ ｐｐ．１０５ー１１３
に述べられている手法を用いて２次元配置することによ
り、機能ブロックの位置を決定する。
【００１７】従って、本実施例では、多端子ネットを２
端子ネットに分割することにより、ネットの配線長が減
ることになり、その分同じネットに属する機能ブロック
の数が多い場合でも、機能ブロックを配置しやすくな
る。そのため、機能ブロックの重なりがない配置を決定
することができ、実用的に極めて有用である。
端子ネットに分割することにより、ネットの配線長が減
ることになり、その分同じネットに属する機能ブロック
の数が多い場合でも、機能ブロックを配置しやすくな
る。そのため、機能ブロックの重なりがない配置を決定
することができ、実用的に極めて有用である。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
極めて簡単に機能ブロックの重なりがない配置を決定す
ることができ、実用的に極めて有用である。
極めて簡単に機能ブロックの重なりがない配置を決定す
ることができ、実用的に極めて有用である。
【図１】本発明の一実施例における機能ブロック配置方
法のフロー図
法のフロー図
【図２】ＶＬＳＩのレイアウト図
【図３】ネットの除去前の回路図
【図４】２端子ネット形成後の回路図
１０ 属するブロック数が３以上のネットの抽出ステッ
プ １１ 抽出されたネットの除去ステップ １２ ２端子ネットの形成ステップ １３ 属する機能ブロックの数が３以上のネットが残っ
ているかどうかの判定ステップ １４ 全機能ブロックの２次元配置ステップ ２０ Ｉ／Ｏブロック ２１ 機能ブロック ３０ 除去されるネット ３１ 出力ピン ３２,３３ 入力ピン ３４,３５ 形成されるネット
プ １１ 抽出されたネットの除去ステップ １２ ２端子ネットの形成ステップ １３ 属する機能ブロックの数が３以上のネットが残っ
ているかどうかの判定ステップ １４ 全機能ブロックの２次元配置ステップ ２０ Ｉ／Ｏブロック ２１ 機能ブロック ３０ 除去されるネット ３１ 出力ピン ３２,３３ 入力ピン ３４,３５ 形成されるネット
Claims (2)
- 【請求項１】ネットで接続される機能ブロックの集合を
配置する時、前記機能ブロックの集合のうち、３個以上
の機能ブロックを接続するネットを、前記ネットに属す
るすべての出力端子各々と前記ネットに属するすべての
入力端子各々とを接続する２端子ネットに分割し、前記
機能ブロックの集合を配置することを特徴とする機能ブ
ロック配置方法。 - 【請求項２】ネットで接続される機能ブロックの集合を
配置する時、前記機能ブロックの集合のうち、３個以上
の機能ブロックを接続するネットを、前記ネットに属す
るすべての出力端子あるいは双方向端子各々と前記ネッ
トに属するすべての入力端子および自分自身以外の双方
向端子各々とを接続する２端子ネットに分割し、前記機
能ブロックの集合を配置することを特徴とする機能ブロ
ック配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294089A JPH05136263A (ja) | 1991-11-11 | 1991-11-11 | 機能ブロツク配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294089A JPH05136263A (ja) | 1991-11-11 | 1991-11-11 | 機能ブロツク配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136263A true JPH05136263A (ja) | 1993-06-01 |
Family
ID=17803146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294089A Pending JPH05136263A (ja) | 1991-11-11 | 1991-11-11 | 機能ブロツク配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343616B1 (en) | 1998-05-14 | 2008-03-11 | Sony Corporation | Information retrieval method and apparatus |
-
1991
- 1991-11-11 JP JP3294089A patent/JPH05136263A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343616B1 (en) | 1998-05-14 | 2008-03-11 | Sony Corporation | Information retrieval method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249134A (en) | Method of layout processing including layout data verification | |
| JPH05136263A (ja) | 機能ブロツク配置方法 | |
| JP2862039B2 (ja) | 自動レイアウトシステム | |
| JP3606520B2 (ja) | システムｌｓｉのテストパターン作成方法，システムｌｓｉのテストパターン作成装置，及びシステムｌｓｉのテスト方法 | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JPH04148376A (ja) | 印刷回路の階層的配置処理方式 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| KR100211021B1 (ko) | 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JPH11145290A (ja) | スタンダードセル配置方法 | |
| JP2001308189A (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JPH05121546A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JPH02207377A (ja) | 配置設計支援装置 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPH065706A (ja) | Ｌｓｉの配置配線システム | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JPH09197011A (ja) | フィールドプログラマブルゲートアレイのマッピング方法 | |
| JPH04238579A (ja) | レイアウト設計変更方式 | |
| JPS6182276A (ja) | 集積回路マスク設計検証装置 | |
| JPH0863508A (ja) | 高速図形処理装置 |