KR100211021B1 - 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 - Google Patents
리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 Download PDFInfo
- Publication number
- KR100211021B1 KR100211021B1 KR1019960062616A KR19960062616A KR100211021B1 KR 100211021 B1 KR100211021 B1 KR 100211021B1 KR 1019960062616 A KR1019960062616 A KR 1019960062616A KR 19960062616 A KR19960062616 A KR 19960062616A KR 100211021 B1 KR100211021 B1 KR 100211021B1
- Authority
- KR
- South Korea
- Prior art keywords
- nets
- net
- block
- obtaining
- parallel processing
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000012938 design process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
Claims (5)
- 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법에 있어서, 입력 네트들을 왼쪽, 오른쪽, 및 수직 네트로 분리한 후에 분리된 네트들을 독립적으로 병렬 처리할 수 있는 블럭들로 분리한 다음에 블럭의 종류를 판단하는 제1단계; 상기 제1단계의 판단 결과, 수직 블럭이면 수직 블럭에 속한 네트에 대하여 두 단자간의 대응 수평 좌표를 연결하는 제2단계; 상기 제1단계의 판단 결과, 오른쪽 블럭이면 오른쪽 블럭에 속한 네트들의 특성 절점을, 왼쪽 블럭이면 왼쪽 블럭에 속한 네트들의 특성 절점을 병렬 처리로 구하는 제3단계; 및 상기 제3단계에서 구하여진 네트들의 특성 절점에 따라 최소 채널폭을 구하는 제4단계를 포함하여 이루어진 병렬 처리 방법.
- 제1항에 있어서, 상기 제1단계는, 입력 네트N i 가b i 〈t i 인 성질을 만족하면 오른쪽 네트로,b i 〉t i 인 성질을 만족하면 왼쪽 네트로, 그 외는 수직 네트로 분리하는 단계; 오른쪽 네트의 집합 {N i ,N i +1, ... ,N k }이b j 〈b j +1≤t j (i≤j〈k)를 만족하는 최대 집합일 때 이를 오른쪽 블럭으로 분리하고, 왼쪽 네트의 집합 {N i ,N i +1, ... ,N k }이t j 〈t j +1≤b j (i≤j〈k)를 만족하는 최대 집합일 때 이를 왼쪽 블럭으로 분리하며, 수직 네트의 집합 {N i ,N i +1, ... ,N k }이b j =-t j (i≤j≤k)를 만족하는 최대 집합일 때 이를 수직 블럭으로 분리하는 단계; 및 각 블럭의 종류가 오른쪽 블럭, 왼쪽 블럭, 및 수직 블럭인지를 판단하는 단계를 포함하는 것을 특징으로 하는 병렬 처리 방법.
- 제2항에 있어서, 상기 제3단계의 오른족 블럭의 특성 절점을 구하는 과정은, 각i와k에 대해b' i =b i -i, t' k =t k -k-1을 계산하는 단계; 각i와k에 대해 구하여진b' i =b i -i, t' k =t k -k-1의 순서를 병합하며,b' i =t' k 인 경우에는 병합된 순서에서b' i 를t' k 앞에 놓는 단계; 및 병합된 각b' i 에 대해 병합된 순서에서 오른쪽으로 제일 가까운t' k 를 찾아 네트N i 의j'(i)는k가 되고, 네트N i (1≤i≤n)의 특성 절점의 좌표는A i 1=(b i ,i-j'+1)이고B i 1=(t j +i-j',i-j'+1)이 되도록 하는 단계를 포함하는 것을 특징으로 하는 병렬 처리 방법.
- 제3항에 있어서, 상기 제3단계의 왼쪽 블럭의 특성 절점을 구하는 과정은, 각i와k에 대해b' i =b i +i, t' k =t k +k-1을 계산하는 단계; 각i와k에 대해 구하여진b' i =b i +i, t' k =t k +k-1의 순서를 병합하며,b' i =t' k 인 경우에는 병합된 순서에서t' k 를b' i 앞에 놓는 단계; 및 병합된 각b' i 에 대해, 병합된 순서에서 왼쪽으로 제일 가까운t' k 를 찾으면 네트N i 의j'(i)는k가 되고, 네트N i (1≤i≤n)의 특성 절점의 좌표는A i 1=(t j' -(j'-i),j'-i+1)이고B i 1=(b i ,j'-i'+1)이 되도록 하는 단계를 포함하는 것을 특징으로 하는 병렬 처리 방법.
- 제1항 내지 제4항중 어느 한 항에 있어서, 상기 제4단계는 오른쪽 네트와 왼쪽 네트의 특성 절점의 y 좌표값중 제일 큰값을 최소 채널폭으로 선택하는 것을 특징으로 하는 병렬 처리 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960062616A KR100211021B1 (ko) | 1996-12-06 | 1996-12-06 | 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960062616A KR100211021B1 (ko) | 1996-12-06 | 1996-12-06 | 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980044523A KR19980044523A (ko) | 1998-09-05 |
KR100211021B1 true KR100211021B1 (ko) | 1999-07-15 |
Family
ID=19486283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960062616A KR100211021B1 (ko) | 1996-12-06 | 1996-12-06 | 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100211021B1 (ko) |
-
1996
- 1996-12-06 KR KR1019960062616A patent/KR100211021B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980044523A (ko) | 1998-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5550714A (en) | Schematic generator and schematic generating method | |
CN110069827B (zh) | Fpga在线逻辑分析仪的布局布线方法与装置 | |
CN112257365B (zh) | 一种基于几何信息并行建立时序图的方法 | |
KR100211021B1 (ko) | 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 | |
CN110795909A (zh) | 片上电源开关链的构建方法、装置、设备及存储介质 | |
KR20010024944A (ko) | 전자 소자 및 장치의 설계 및 제조 방법 | |
CN110543664B (zh) | 一种面向具有特有结构fpga的工艺映射方法 | |
KR100248380B1 (ko) | 스키메틱 편집기의 신호선 연결도 검사방법 | |
JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
JPH05136263A (ja) | 機能ブロツク配置方法 | |
JP2567985B2 (ja) | ディジタル回路のパス自動選択方法及びディジタル回路のパス自動選択装置 | |
JPH0916640A (ja) | 回路シミュレータ及びブロック緩和反復シミュレーション方法 | |
Cha et al. | SEGRA: a very fast general area router for multichip modules | |
JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
JP3132655B2 (ja) | 半導体集積回路におけるクロックネットのレイアウト方法およびレイアウト装置 | |
JPH09153083A (ja) | 自動配線設計システムの斜め線分生成装置及び方法 | |
JPH05121546A (ja) | 半導体集積回路のレイアウト方法 | |
JPH0661352A (ja) | Lsiの自動配置配線処理方法 | |
JP3568647B2 (ja) | シフトレジスタ型スキャン回路生成における近似的最短接続順の自動検出方式 | |
JPS63262765A (ja) | ブロック配置方法 | |
JPH0212857A (ja) | 半導体集積回路の配線方法 | |
JPS62209890A (ja) | 自動配線方法 | |
JPH05151316A (ja) | 配線経路決定方法 | |
JPH02259881A (ja) | 信号遅延時間計算方法 | |
JPH034372A (ja) | Lsi機能セルのレイアウト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961206 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961206 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990219 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990429 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990430 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20020315 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20030318 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20040331 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20050331 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20060307 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20070328 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20080312 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20090324 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20090324 Start annual number: 11 End annual number: 11 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20110310 |