JPH05121546A - 半導体集積回路のレイアウト方法 - Google Patents
半導体集積回路のレイアウト方法Info
- Publication number
- JPH05121546A JPH05121546A JP3284495A JP28449591A JPH05121546A JP H05121546 A JPH05121546 A JP H05121546A JP 3284495 A JP3284495 A JP 3284495A JP 28449591 A JP28449591 A JP 28449591A JP H05121546 A JPH05121546 A JP H05121546A
- Authority
- JP
- Japan
- Prior art keywords
- logical
- cluster
- logical cluster
- area
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明の１つの目的は、ディレイ制約を遵守で
きる半導体集積回路のレイアウト方法を提供することに
ある。 【構成】最初に論理クラスタと素子の対応関係を入力す
る１１。次に論理クラスタの配置位置を入力する１２。
その後、配置位置の決まっていない論理クラスタがあれ
ば１３、全ての配置が決まるまで論理クラスタの配置位
置を決定する１４。配置位置の決定していない論理クラ
スタがなければ、全ての論理クラスタについて論理クラ
スタに属す素子の配置が終わるまで１５、論理クラスタ
に属す素子を配置する。 【効果】本発明により、論理クラスタ内の素子間、論理
クラスタ間及び外部の信号とのディレイ違反をなくすこ
とができる。また、論理設計時に予測した性能とレイア
ウト後の実際の性能を良く一致させることができる。さ
らに、配置改善処理が不要になり、処理速度が高速にな
る。
きる半導体集積回路のレイアウト方法を提供することに
ある。 【構成】最初に論理クラスタと素子の対応関係を入力す
る１１。次に論理クラスタの配置位置を入力する１２。
その後、配置位置の決まっていない論理クラスタがあれ
ば１３、全ての配置が決まるまで論理クラスタの配置位
置を決定する１４。配置位置の決定していない論理クラ
スタがなければ、全ての論理クラスタについて論理クラ
スタに属す素子の配置が終わるまで１５、論理クラスタ
に属す素子を配置する。 【効果】本発明により、論理クラスタ内の素子間、論理
クラスタ間及び外部の信号とのディレイ違反をなくすこ
とができる。また、論理設計時に予測した性能とレイア
ウト後の実際の性能を良く一致させることができる。さ
らに、配置改善処理が不要になり、処理速度が高速にな
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の自動レ
イアウト方法に係り、特に素子の初期配置に用いるのに
好適な半導体集積回路のレイアウト方法に関する。
イアウト方法に係り、特に素子の初期配置に用いるのに
好適な半導体集積回路のレイアウト方法に関する。
【０００２】
【従来の技術】従来の半導体集積回路のレイアウトでは
チップ面積の最小化に最も重点をおいていた。しかし、
半導体集積回路の大規模化が進み、高集積で高速の半導
体集積回路を得るためには、チップ面積の最小化と同時
にディレイ値を基準内に収めることが重要になってい
る。この要求に答えるために計算機を用いたディレイ改
善方法が考案されている。例えば、第２１回デザイン・
オートメーション会議予稿集（１９８４年）第１３３頁
から第１３６頁（Proc.of Deisgn Automation Conf.１
９８４ pp.１３３−１３６)においては、ディレイ計算
を行い、基準値に対して違反しているネットに対して重
み付けを行い、配置をやり直す方法が述べられている。
チップ面積の最小化に最も重点をおいていた。しかし、
半導体集積回路の大規模化が進み、高集積で高速の半導
体集積回路を得るためには、チップ面積の最小化と同時
にディレイ値を基準内に収めることが重要になってい
る。この要求に答えるために計算機を用いたディレイ改
善方法が考案されている。例えば、第２１回デザイン・
オートメーション会議予稿集（１９８４年）第１３３頁
から第１３６頁（Proc.of Deisgn Automation Conf.１
９８４ pp.１３３−１３６)においては、ディレイ計算
を行い、基準値に対して違反しているネットに対して重
み付けを行い、配置をやり直す方法が述べられている。
【０００３】また、論理情報を考慮して配置領域を割り
当てる方法として、例えば、特開昭６３−７８５６６公
報に記載されているように、論理階層を上位から分割し
ていき、最小カット法により配置領域を割り当てる方法
が考案されている。
当てる方法として、例えば、特開昭６３−７８５６６公
報に記載されているように、論理階層を上位から分割し
ていき、最小カット法により配置領域を割り当てる方法
が考案されている。
【０００４】
【発明が解決しようとする課題】かかる従来の方法で
は、以下のような課題がある。
は、以下のような課題がある。
【０００５】ディレイ改善方法では、論理クラスタが考
慮されないため、論理クラスタに属す素子を近接配置で
きないので、レイアウト後の論理機能ごとのディレイ値
を予測することが難しい。また、初期配置が終わった
後、改善を繰り返すので処理速度が遅い。
慮されないため、論理クラスタに属す素子を近接配置で
きないので、レイアウト後の論理機能ごとのディレイ値
を予測することが難しい。また、初期配置が終わった
後、改善を繰り返すので処理速度が遅い。
【０００６】一方、論理情報を考慮して配置領域を割り
当てる方法では、論理クラスタに属す素子は近接配置さ
れるので、レイアウト後の論理機能ごとの性能を予測す
ることは可能である。しかし、配置位置指定機能がない
ため設計者が意図した場所に論理クラスタを配置するこ
とができないので、ディレイ制約が厳しい論理クラスタ
どうしが近接配置される保証がなく、ディレイ制約違反
を引き起こしてしまう。
当てる方法では、論理クラスタに属す素子は近接配置さ
れるので、レイアウト後の論理機能ごとの性能を予測す
ることは可能である。しかし、配置位置指定機能がない
ため設計者が意図した場所に論理クラスタを配置するこ
とができないので、ディレイ制約が厳しい論理クラスタ
どうしが近接配置される保証がなく、ディレイ制約違反
を引き起こしてしまう。
【０００７】このように従来の方法は、ディレイ遵守に
特化するとレイアウト後の性能予測が難しい上、処理時
間が遅くなる、一方、論理情報を考慮すると、設計者の
意図が十分考慮できないという課題があった。
特化するとレイアウト後の性能予測が難しい上、処理時
間が遅くなる、一方、論理情報を考慮すると、設計者の
意図が十分考慮できないという課題があった。
【０００８】本発明の１つの目的は、ディレイ制約を遵
守できる半導体集積回路のレイアウト方法を提供するこ
とにある。
守できる半導体集積回路のレイアウト方法を提供するこ
とにある。
【０００９】本発明の他の目的は、処理速度の高速な半
導体集積回路のレイアウト方法を提供することにある。
導体集積回路のレイアウト方法を提供することにある。
【００１０】本発明のさらに他の目的は、予測性能とレ
イアウト後の実際の性能を良く一致させることのできる
半導体集積回路のレイアウト方法を提供することにあ
る。
イアウト後の実際の性能を良く一致させることのできる
半導体集積回路のレイアウト方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明は、論理クラスタ
と素子の対応関係を入力し、論理クラスタを配置する領
域を定義し、定義した領域内に論理クラスタに属す素子
を配置するものである。
と素子の対応関係を入力し、論理クラスタを配置する領
域を定義し、定義した領域内に論理クラスタに属す素子
を配置するものである。
【００１２】また、論理クラスタを配置する場所を入力
し、指定された場所に論理クラスタを配置する領域を定
義し、定義した領域内に論理クラスタに属す素子を配置
するものである。
し、指定された場所に論理クラスタを配置する領域を定
義し、定義した領域内に論理クラスタに属す素子を配置
するものである。
【００１３】さらに、論理クラスタを配置したい場所を
入力しなかった場合は、端子及び周囲に既に配置されて
いる論理クラスタとの関係から配置場所を決定し、決定
した場所に論理クラスタを配置する場所を定義し、定義
した領域内に論理クラスタに属す素子を配置するもので
ある。
入力しなかった場合は、端子及び周囲に既に配置されて
いる論理クラスタとの関係から配置場所を決定し、決定
した場所に論理クラスタを配置する場所を定義し、定義
した領域内に論理クラスタに属す素子を配置するもので
ある。
【００１４】
【作用】論理機能の塊と素子の対応関係を入力し、論理
クラスタに属す素子を近接配置することによって、ディ
レイ設計時に考慮された特にディレイ制約の厳しい素子
が近接配置されるのでこれらの素子間におけるディレイ
違反がなくなる。
クラスタに属す素子を近接配置することによって、ディ
レイ設計時に考慮された特にディレイ制約の厳しい素子
が近接配置されるのでこれらの素子間におけるディレイ
違反がなくなる。
【００１５】また、論理クラスタを配置する場所を入力
し、指定された場所に論理クラスタに属す素子を近接配
置することにより、設計者が意図した場所に論理クラス
タを配置できるので、論理クラスタ間や外部の信号との
ディレイ違反がなくなる。
し、指定された場所に論理クラスタに属す素子を近接配
置することにより、設計者が意図した場所に論理クラス
タを配置できるので、論理クラスタ間や外部の信号との
ディレイ違反がなくなる。
【００１６】さらに、論理クラスタを配置したい場所を
入力しなかった場合は、周囲との関係から配置場所を決
定し、近接配置することにより、論理クラスタ間や外部
の信号とのディレイ制約が穏やかな場合でも論理クラス
タに属す素子は近接配置されるので上記２つの作用と本
作用によって全ての論理クラスタに属す素子が近接配置
されるため、論理設計時に予測した性能とレイアウト後
の実際の性能を良く一致させることができる。
入力しなかった場合は、周囲との関係から配置場所を決
定し、近接配置することにより、論理クラスタ間や外部
の信号とのディレイ制約が穏やかな場合でも論理クラス
タに属す素子は近接配置されるので上記２つの作用と本
作用によって全ての論理クラスタに属す素子が近接配置
されるため、論理設計時に予測した性能とレイアウト後
の実際の性能を良く一致させることができる。
【００１７】上記３つの作用により、配置改善を行う前
にディレイ違反をなくすことができるので、処理速度が
高速である。
にディレイ違反をなくすことができるので、処理速度が
高速である。
【００１８】
【実施例】以下、本発明の１実施例を詳細に説明する。
【００１９】図１は、本発明の処理手順を示すフローチ
ャートである。
ャートである。
【００２０】まず、論理クラスタと素子の対応関係情報
１６を入力する１１。
１６を入力する１１。
【００２１】次に論理クラスタの配置位置を決定する１
２。図２は論理クラスタの配置領域を定義し、どの領域
にどの論理クラスタを配置するかを対応させた図であ
る。このような論理クラスタの配置位置の指定方法とし
て、この図のようにスライス構造を用いれば、容易に論
理クラスタの位置を指定できる。この時、設計者は配置
領域２１を切るスライス線２３の順序と方向（縦横）、
及び領域が２つにスライスされる度にそれぞれに配置す
べき論理クラスタ２２を指定し、計算機に入力する。こ
れを繰り返せば、全ての論理クラスタの配置位置を特定
することができる。図２の様なスライス構造によって、
実際の配置領域をスライスしていくと、図３の様にな
る。ここで、３１は配置領域、３２は各論理クラスタの
配置領域であり、３３は素子の配置される列（以下素子
列と呼ぶ）である。まず、配置領域の面積を全ての論理
クラスタに属す素子の幅の総和として求める。次に、各
論理クラスタの面積を、それぞれの論理クラスタに属す
素子の幅の和として求める。その後、論理クラスタの面
積とブロック全体の面積の比によりスライス構造に従っ
て配置領域を配分すれば良い。ここで、図３の３２ｄの
ように領域を上下にスライスする場合には、スライス後
の領域の素子列長をすべて同じにすることはできない。
そのような場合は図４のように、中央の長さの等しい素
子列４４と、領域上方の１列に満たない素子列４２、領
域下方の１列に満たない素子列４３に分ければ良い。
２。図２は論理クラスタの配置領域を定義し、どの領域
にどの論理クラスタを配置するかを対応させた図であ
る。このような論理クラスタの配置位置の指定方法とし
て、この図のようにスライス構造を用いれば、容易に論
理クラスタの位置を指定できる。この時、設計者は配置
領域２１を切るスライス線２３の順序と方向（縦横）、
及び領域が２つにスライスされる度にそれぞれに配置す
べき論理クラスタ２２を指定し、計算機に入力する。こ
れを繰り返せば、全ての論理クラスタの配置位置を特定
することができる。図２の様なスライス構造によって、
実際の配置領域をスライスしていくと、図３の様にな
る。ここで、３１は配置領域、３２は各論理クラスタの
配置領域であり、３３は素子の配置される列（以下素子
列と呼ぶ）である。まず、配置領域の面積を全ての論理
クラスタに属す素子の幅の総和として求める。次に、各
論理クラスタの面積を、それぞれの論理クラスタに属す
素子の幅の和として求める。その後、論理クラスタの面
積とブロック全体の面積の比によりスライス構造に従っ
て配置領域を配分すれば良い。ここで、図３の３２ｄの
ように領域を上下にスライスする場合には、スライス後
の領域の素子列長をすべて同じにすることはできない。
そのような場合は図４のように、中央の長さの等しい素
子列４４と、領域上方の１列に満たない素子列４２、領
域下方の１列に満たない素子列４３に分ければ良い。
【００２２】また、図１の１４における処理が必要な場
合、すなわち、全ての論理クラスタの配置位置が指定さ
れなかった場合は、以下のようにして配置領域を決定で
きる。図５におけるＸ，Ｙ，Ｚのように、分割された領
域内に位置指定のない複数の論理クラスタ５２が存在す
る場合や、全て位置指定のない場合は、周囲との関係を
考慮して論理クラスタの配置位置を決定しなければなら
ない。位置指定のある論理クラスタを配置する場合に
は、あらかじめスライス方向が与えられていたが、この
場合はまず配置領域５３を論理クラスタＸ，Ｙ，Ｚに分
配するために、この領域を３つにスライスする、最適な
領域のスライス方法を決定しなければならない。そこ
で、以下の方法により論理クラスタを配置する領域の形
状決定を行う。図５において、分割対象の領域以外の各
領域５１Ａ，Ｂ，Ｃ，Ｄ内のセルを領域ごとに１つの集
合として、この集合と斜線の分割対象領域内の各論理ク
ラスタ５２であるＸ，Ｙ，Ｚとの間の関係の強さを調べ
る。セルの集合間の関係の強さを表わすものとして、従
来より結合度が提唱されている。結合度は、対象として
いる２つの論理クラスタ間に端子を持つネット（共通ネ
ット）と、それ以外につながるネットの比率として表わ
される。これによれば、対象としている２つの論理クラ
スタ間に関係するネットがすべて共通ネットであり、共
通ネットの端子が他の論理クスタにない場合が最大であ
る。他のものと接続されるネットの本数が多くなるほど
小さくなっていく。これを用いれば、お互いの関係の強
さが求まる。次に、図６に示すように、分割対象領域の
中心６４を基準として、各論理クラスタ７１の配置すべ
き場所の方向と大きさを示す論理クラスタ結合ベクトル
６６を求める。まず、求めた各論理クラスタと周囲の領
域の結合度を大きさとし、分割対象領域の中心６４から
周囲の領域６２の中心６３を方向とする結合度ベクトル
６５を求める。各論理クラスタについて結合度ベクトル
６５をすべて合成して、論理クラスタがどの方向へどれ
ぐらいの強さで引っ張られているかを表す論理クラスタ
結合ベクトル６６を求める。この論理クラスタ結合ベク
トル６６を、分割対象領域内のすべての論理クラスタに
対して求める。次に、このベクトルを基にして領域をス
ライスする際の、スライス方向及びスライス順序を決定
する方法を説明する。簡単な方法として論理クラスタ結
合ベクトルの大きさが最も大きい論理クラスタ１つを選
択し、その論理クラスタ結合ベクトルの方向からスライ
ス方向を決定し、１つの論理クラスタと他の論理クラス
タとに分ける事が考えられる。このとき、論理クラスタ
の数が多く、論理クラスタサイズが領域全体の大きさに
比べて著しく小さい場合は、スライス後の１つの論理ク
ラスタの配置領域の形状が細長くなってしまう。そこ
で、図７のように、図６に示す処理の時にあらかじめス
ライス対象領域内の他の論理クラスタとの結合度を求
め、結合度ベクトルの方向が同様の論理クラスタの内、
互いの結合度が大きい論理クラスタ７２をグルーピング
７１しておく。しかし、論理クラスタ結合ベクトルに着
目する方法では、図８に示すようにすべての論理クラス
タの論理クラスタ結合ベクトル８３が同様の方向を向い
ていた場合に、図９のように最後に割り当てられるもの
ほど理想の配置位置から離れてしまう。そこで、図１０
のようにすべての論理クラスタ結合ベクトルの平均ベク
トル１０４を求め、次に図１１に示す各々の論理クラス
タ結合ベクトルから平均ベクトルを引いた論理クラスタ
配置ベクトル１１３を求める。この論理クラスタ配置ベ
クトルの大きさが最も大きい論理クラスタを選択し、そ
の配置ベクトルの方向からスライス方向を決定すると、
図１２に示すようにより良い配置結果が得られる。
合、すなわち、全ての論理クラスタの配置位置が指定さ
れなかった場合は、以下のようにして配置領域を決定で
きる。図５におけるＸ，Ｙ，Ｚのように、分割された領
域内に位置指定のない複数の論理クラスタ５２が存在す
る場合や、全て位置指定のない場合は、周囲との関係を
考慮して論理クラスタの配置位置を決定しなければなら
ない。位置指定のある論理クラスタを配置する場合に
は、あらかじめスライス方向が与えられていたが、この
場合はまず配置領域５３を論理クラスタＸ，Ｙ，Ｚに分
配するために、この領域を３つにスライスする、最適な
領域のスライス方法を決定しなければならない。そこ
で、以下の方法により論理クラスタを配置する領域の形
状決定を行う。図５において、分割対象の領域以外の各
領域５１Ａ，Ｂ，Ｃ，Ｄ内のセルを領域ごとに１つの集
合として、この集合と斜線の分割対象領域内の各論理ク
ラスタ５２であるＸ，Ｙ，Ｚとの間の関係の強さを調べ
る。セルの集合間の関係の強さを表わすものとして、従
来より結合度が提唱されている。結合度は、対象として
いる２つの論理クラスタ間に端子を持つネット（共通ネ
ット）と、それ以外につながるネットの比率として表わ
される。これによれば、対象としている２つの論理クラ
スタ間に関係するネットがすべて共通ネットであり、共
通ネットの端子が他の論理クスタにない場合が最大であ
る。他のものと接続されるネットの本数が多くなるほど
小さくなっていく。これを用いれば、お互いの関係の強
さが求まる。次に、図６に示すように、分割対象領域の
中心６４を基準として、各論理クラスタ７１の配置すべ
き場所の方向と大きさを示す論理クラスタ結合ベクトル
６６を求める。まず、求めた各論理クラスタと周囲の領
域の結合度を大きさとし、分割対象領域の中心６４から
周囲の領域６２の中心６３を方向とする結合度ベクトル
６５を求める。各論理クラスタについて結合度ベクトル
６５をすべて合成して、論理クラスタがどの方向へどれ
ぐらいの強さで引っ張られているかを表す論理クラスタ
結合ベクトル６６を求める。この論理クラスタ結合ベク
トル６６を、分割対象領域内のすべての論理クラスタに
対して求める。次に、このベクトルを基にして領域をス
ライスする際の、スライス方向及びスライス順序を決定
する方法を説明する。簡単な方法として論理クラスタ結
合ベクトルの大きさが最も大きい論理クラスタ１つを選
択し、その論理クラスタ結合ベクトルの方向からスライ
ス方向を決定し、１つの論理クラスタと他の論理クラス
タとに分ける事が考えられる。このとき、論理クラスタ
の数が多く、論理クラスタサイズが領域全体の大きさに
比べて著しく小さい場合は、スライス後の１つの論理ク
ラスタの配置領域の形状が細長くなってしまう。そこ
で、図７のように、図６に示す処理の時にあらかじめス
ライス対象領域内の他の論理クラスタとの結合度を求
め、結合度ベクトルの方向が同様の論理クラスタの内、
互いの結合度が大きい論理クラスタ７２をグルーピング
７１しておく。しかし、論理クラスタ結合ベクトルに着
目する方法では、図８に示すようにすべての論理クラス
タの論理クラスタ結合ベクトル８３が同様の方向を向い
ていた場合に、図９のように最後に割り当てられるもの
ほど理想の配置位置から離れてしまう。そこで、図１０
のようにすべての論理クラスタ結合ベクトルの平均ベク
トル１０４を求め、次に図１１に示す各々の論理クラス
タ結合ベクトルから平均ベクトルを引いた論理クラスタ
配置ベクトル１１３を求める。この論理クラスタ配置ベ
クトルの大きさが最も大きい論理クラスタを選択し、そ
の配置ベクトルの方向からスライス方向を決定すると、
図１２に示すようにより良い配置結果が得られる。
【００２３】以上の方法で、グルーピングされた論理ク
ラスタに対して領域が割り当てられるまで処理を繰り返
す。次に、グルーピングを解除して、すべての論理クラ
スタに対して領域が割り当てられるまで前記の処理を同
様に繰り返す。また、繰り返しの際に、既に配置した論
理クラスタは周囲の領域と同等に扱う。
ラスタに対して領域が割り当てられるまで処理を繰り返
す。次に、グルーピングを解除して、すべての論理クラ
スタに対して領域が割り当てられるまで前記の処理を同
様に繰り返す。また、繰り返しの際に、既に配置した論
理クラスタは周囲の領域と同等に扱う。
【００２４】このようにすれば、論理クラスタの位置指
定がある場合もない場合も処理することができる。
定がある場合もない場合も処理することができる。
【００２５】全ての論理クラスタについて領域割り当て
が終了した後、各領域内で素子を配置する。素子の配置
は、例えば、従来から用いられている素子間の結合度が
強いものほど近くに配置する手法を使えばよい。
が終了した後、各領域内で素子を配置する。素子の配置
は、例えば、従来から用いられている素子間の結合度が
強いものほど近くに配置する手法を使えばよい。
【００２６】
【発明の効果】以上述べたように、本発明によれば、論
理クラスタの配置位置を指定し、論理クラスタに属す素
子を近接配置できるので、論理クラスタ内の素子間、論
理クラスタ間及び外部の信号とのディレイ違反をなくす
ことができる。
理クラスタの配置位置を指定し、論理クラスタに属す素
子を近接配置できるので、論理クラスタ内の素子間、論
理クラスタ間及び外部の信号とのディレイ違反をなくす
ことができる。
【００２７】また、論理クラスタの配置位置を指定しな
かった場合でも、論理クラスタに属す素子は近接配置さ
れるので、論理設計時に予測した性能とレイアウト後の
実際の性能を良く一致させることができる。
かった場合でも、論理クラスタに属す素子は近接配置さ
れるので、論理設計時に予測した性能とレイアウト後の
実際の性能を良く一致させることができる。
【００２８】さらに、配置改善処理が不要になるので、
処理速度が高速になる。
処理速度が高速になる。
【図１】本発明の処理手順の１実施例を示すフローチャ
ートである。
ートである。
【図２】論理クラスタの配置位置をスライス構造で表し
た図である。
た図である。
【図３】スライスされた配置領域の図である。
【図４】１つの論理クラスタが配置される領域の図であ
る。
る。
【図５】位置指定のない論理クラスタを示す図である。
【図６】結合度ベクトル及び論理クラスタ結合ベクトル
を示す図である。
を示す図である。
【図７】論理クラスタのグルーピングを示す図である。
【図８】論理クラスタ結合ベクトルの方向を説明する図
である。
である。
【図９】論理クラスタ結合ベクトルの方向が同様な時の
論理クラスタの配置結果を示す図である。
論理クラスタの配置結果を示す図である。
【図１０】論理クラスタ結合ベクトルの平均ベクトルを
示す図である。
示す図である。
【図１１】論理クラスタ配置ベクトルを示す図である。
【図１２】論理クラスタ配置ベクトルによる配置結果を
示す図である。
示す図である。
２１…配置領域、２２…論理クラスタ、２３…スライス
線、３１…配置領域、３２…個々の論理クラスタの配置
領域、３３…素子列、５１…既に論理クラスタの配置が
決定している配置領域、５２…位置指定のない論理クラ
スタ、６１…位置指定のない論理クラスタ、６２…既に
論理クラスタの配置が決定している配置領域、６３…既
に論理クラスタの配置が決定している配置領域の中心
点、６４…配置対象領域の中心点、６５…結合度ベクト
ル、６６…論理クラスタ結合ベクトル、７１…論理クラ
スタのグループ、７２…論理クラスタ、８３…論理クラ
スタ結合ベクトル、１０４…論理クラスタ結合ベクトル
の平均ベクトル、１１３…論理クラスタ配置ベクトル。
線、３１…配置領域、３２…個々の論理クラスタの配置
領域、３３…素子列、５１…既に論理クラスタの配置が
決定している配置領域、５２…位置指定のない論理クラ
スタ、６１…位置指定のない論理クラスタ、６２…既に
論理クラスタの配置が決定している配置領域、６３…既
に論理クラスタの配置が決定している配置領域の中心
点、６４…配置対象領域の中心点、６５…結合度ベクト
ル、６６…論理クラスタ結合ベクトル、７１…論理クラ
スタのグループ、７２…論理クラスタ、８３…論理クラ
スタ結合ベクトル、１０４…論理クラスタ結合ベクトル
の平均ベクトル、１１３…論理クラスタ配置ベクトル。
Claims (2)
- 【請求項１】半導体集積回路を計算機を用いてレイアウ
トする自動レイアウト方法において、論理設計時に設計
された論理機能の塊（以下論理クラスタと呼ぶ）を指定
し、配置対象の論理クラスタの配置位置を指定した後、
該論理クラスタに属す素子を指定された場所に自動的に
配置することを特徴とする半導体集積回路のレイアウト
方法。 - 【請求項２】配置位置決定対象の論理クラスタと、該論
理クラスタの周囲に既に配置位置指定されている論理ク
ラスタ及び端子との結合関係から、自動的に該論理クラ
スタの配置位置を決定し、該論理クラスタの配置位置を
指定しなかった場合でも該論理クラスタに属す素子を自
動的に近接配置できることを特徴とする前記特許請求の
範囲第１項記載の半導体集積回路のレイアウト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284495A JPH05121546A (ja) | 1991-10-30 | 1991-10-30 | 半導体集積回路のレイアウト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284495A JPH05121546A (ja) | 1991-10-30 | 1991-10-30 | 半導体集積回路のレイアウト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121546A true JPH05121546A (ja) | 1993-05-18 |
Family
ID=17679261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3284495A Pending JPH05121546A (ja) | 1991-10-30 | 1991-10-30 | 半導体集積回路のレイアウト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121546A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704916B1 (en) | 1999-10-05 | 2004-03-09 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing |
| JP2008129725A (ja) * | 2006-11-17 | 2008-06-05 | Toshiba Corp | 半導体レイアウト設計装置 |
-
1991
- 1991-10-30 JP JP3284495A patent/JPH05121546A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704916B1 (en) | 1999-10-05 | 2004-03-09 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing |
| JP2008129725A (ja) * | 2006-11-17 | 2008-06-05 | Toshiba Corp | 半導体レイアウト設計装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801959A (en) | Integrated circuit layout | |
| US5359537A (en) | Automatic synthesis of integrated circuits employing controlled input dependency during a decomposition process | |
| KR100413861B1 (ko) | 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치 | |
| US5930499A (en) | Method for mixed placement of structured and non-structured circuit elements | |
| US5140402A (en) | Automatic placement method for arranging logic cells | |
| US4839821A (en) | Automatic cell-layout arranging method and apparatus for polycell logic LSI | |
| US5666289A (en) | Flexible design system | |
| US5239465A (en) | Method and system for layout design of integrated circuits with a data transferring flow | |
| US5477460A (en) | Early high level net based analysis of simultaneous switching | |
| KR20020037715A (ko) | 혼합형 공급 전압 설계용 전압 아일런드를 논리적 및물리적으로 동시에 구성하는 방법 | |
| JP2005123537A (ja) | 半導体装置及び製造方法 | |
| US8006215B1 (en) | Circuit clustering during placement | |
| JP2001338006A (ja) | 論理自動設計支援方法および装置 | |
| US6938232B2 (en) | Floorplanning apparatus deciding floor plan using logic seeds associated with hierarchical blocks | |
| US6615401B1 (en) | Blocked net buffer insertion | |
| JPH05121546A (ja) | 半導体集積回路のレイアウト方法 | |
| CN115496023A (zh) | 一种基于区块化设计的fpga设计方法 | |
| KR20010024944A (ko) | 전자 소자 및 장치의 설계 및 제조 방법 | |
| JP3182244B2 (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| JP3433025B2 (ja) | モジュール配置方法 | |
| JP3068492B2 (ja) | 自動配置配線方法 | |
| JPH0567178A (ja) | 自動配線処理方法 | |
| JP2639313B2 (ja) | 集積回路配置装置および方法 | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| JPH04304656A (ja) | 自動マクロ最適順序化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20031125 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040126 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040224 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040308 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |