JP2001338006A

JP2001338006A - 論理自動設計支援方法および装置

Info

Publication number: JP2001338006A
Application number: JP2000157965A
Authority: JP
Inventors: Kazuhiko Matsumoto; 和彦松本; Kazuhiro Adachi; 和宏安達; Tomoko Ishida; 智子石田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-05-24
Filing date: 2000-05-24
Publication date: 2001-12-07
Also published as: US20010049814A1

Abstract

(57)【要約】【課題】論理構造を変更することなく、論理合成結果の
回路をディレイ制約を満足するようにレイアウトできる
論理自動設計支援方法及び装置を実現する。【解決手段】論理合成処理部１０２で処理した論理回路
に対して、論理回路内の複数個のセル同士を隣接させて
配置し、互いに隣接したセル間の配線をローカルインタ
ーコネクトで実現させるための隣接配置指示を生成する
セルグループ化処理と、論理回路内のネットに対してデ
ィレイ制約を満たすことができるように配線長予算を付
与する配線長予算配分処理とを含むレイアウト制御情報
処理部１０３を設ける。レイアウト処理部１０４は、こ
れらの隣接配置指示と配線長予算を守った配置、配線を
行う。【効果】設計の前工程への手戻りを回避でき、ＬＳＩの
設計工数を低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は論理自動設計支援方
法および装置に係り、特にディレイ制約を満たすことが
できるようにレイアウトを制御するためのレイアウト制
御情報生成処理を有する論理自動設計支援方法および装
置に関する。

【０００２】

【従来の技術】近年のＬＳＩの微細化に伴い、配線ディ
レイのディレイ全体に占める比率が増大し、配線ディレ
イ比率が５０％を超える状況になってきている。このた
め、論理合成時にゲート段数あるいはゲートディレイだ
けでなく、配線ディレイを十分に考慮することが必要に
なってきている。ところが、論理合成処理はレイアウト
（配置・配線）の前工程であり、セルの配置や配線が決
定されていないため、論理合成時には仮想配線長を用い
てディレイを計算し、ディレイ最適化を行っている。こ
の仮想配線長は過去の設計から得られる統計的データで
あり、論理合成時には、回路のサイズ、ネットのファン
アウト数等によって一律に決定している。

【０００３】一方レイアウト処理においては、論理合成
処理で用いた仮想配線長をそのまま実現することができ
ないため、論理合成時のディレイ計算ではディレイ制約
を満たしていても、レイアウト後にディレイ制約を満た
すことができない。言い換えれば、論理合成時のディレ
イ計算結果とレイアウト後の実配線長を用いたディレイ
計算結果に、かい離が生じることになる。その結果、レ
イアウトのやり直し、論理合成のやり直しが必要とな
る。さらには論理合成のやり直しによって論理構造が変
わるために論理回路のサイズまで変わり、フロアプラン
のやり直しが必要となる。これらの設計の手戻りが何回
も発生することにより、設計がなかなか収束しないとい
う問題がある。

【０００４】従来、この種の問題を解決する方法とし
て、一度レイアウトを行い、その結果から仮想配線長を
推定し直し、新しく推定した仮想配線長を用いて再論理
合成、再レイアウトを行う第１の方法が特開平１０−３
４０２９３号公報に示されている。また、論理回路の各
ネットに対して配線長の予算を与え、その予算値以下で
レイアウトを行う第２の方法が特開平５−１０１１４０
号公報に示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記第
１の方法では、仮想配線長が、過去の設計に基づく推定
値から、現在の設計回路の仮レイアウト結果に基づく推
定値に変更されることにより、回路全体の平均では論理
合成時のディレイ計算結果とレイアウト後の実配線長を
用いたディレイ計算結果とのかい離が小さくなりディレ
イ違反も改善されるが、個々のネットに着目すれば仮想
配線長と実配線長のかい離はあいかわらず解消できない
ため、手戻りが発生する問題は解決できない。また、上
記第２の方法では、予算をどのように与えるかについて
具体的には言及されていない。

【０００６】本発明の目的は、論理合成時のディレイ計
算結果とレイアウト後の実配線長を用いたディレイ計算
結果とのかい離の問題をなくし、設計の手戻りの発生回
数を抑えるために、論理合成処理とレイアウト処理の連
携を図る論理自動設計支援方法を提供することにある。
また、その方法を用いた論理自動設計支援装置、および
この装置を用いて設計した製品を提供することも目的と
する。

【０００７】

【課題を解決するための手段】前記課題を解決するため
に、本発明に係る論理自動設計支援方法は、論理回路の
機能記述を入力する論理入力処理と、前記機能記述から
論理回路を合成する論理合成処理と、前記論理回路をデ
ィレイ制約を満たすことができるようにレイアウトする
ためのレイアウト制御情報を生成するレイアウト制御情
報生成処理と、前記レイアウト制御情報に基づいて前記
論理回路をレイアウトするレイアウト処理とを備えるこ
とを特徴とする。

【０００８】また、上記レイアウト制御情報生成処理
に、論理回路内の複数個のセル同士を隣接させて配置し
互いに隣接したセル間の配線をローカルインターコネク
トで実現させるための隣接配置指示を生成するセルグル
ープ化処理を含めれば好適である。

【０００９】さらに、レイアウト制御情報生成処理に、
論理回路内のネットに対して配線長予算を付与し、前記
レイアウト処理が当該ネットに付与された配線長以下に
なるようにレイアウトさせる配線長予算配分処理を含め
てもよい。

【００１０】また、レイアウト制御情報生成処理に、論
理回路内の複数個のセル同士を隣接させて配置し互いに
隣接したセル間の配線をローカルインターコネクトで実
現させるための隣接配置指示を生成するセルグループ化
処理と、論理回路内のネットに対して配線長予算を付与
し、前記レイアウト処理が当該ネットに付与された配線
長以下になるようにレイアウトさせる配線長予算配分処
理とを含むこともできる。

【００１１】また、上記セルグループ化処理は、外部か
ら指示されたセルグループ化規則にしたがって論理回路
内から規則に合致する部分回路を抽出し、その部分回路
に対して隣接配置指示を生成すれば好適である。

【００１２】また、上記セルグループ化処理に、ディレ
イ制約を満足する条件下で、さらに隣接配置指示された
セルの駆動能力を変更する処理を含めてもよい。

【００１３】上記配線長予算配分処理が、論理回路内の
全ネットもしくは一部のネットに対して、ディレイ制約
を満たすような配線長予算を配分すれば好適である。

【００１４】また、上記配線長予算配分処理が、論理回
路内の全ネットに対して、指定された配線長分布に従う
ように配線長予算を配分してもよい。

【００１５】また、上記配線長予算配分処理は、論理回
路内の一部のネットに対して、インタラクティブに配線
長予算を指定することができるようにしてもよい。

【００１６】本発明に係る論理自動設計支援装置は、論
理回路の機能記述を入力する論理入力手段と、前記機能
記述から論理回路を合成する論理合成手段と、前記論理
回路をディレイ制約を満たすことができるようにレイア
ウトするためのレイアウト制御情報を生成するレイアウ
ト制御情報生成手段と、前記レイアウト制御情報に基づ
いて前記論理回路をレイアウトするレイアウト手段とを
備えることを特徴とするものである。

【００１７】この論理自動設計支援装置に、論理回路図
と配線長分布図を表示する表示装置と、配線長を指定す
るためのキーボードやマウス等の入力装置とからなるグ
ラフィックユーザインタフェース、すなわちグラフィッ
ク端末をさらに備えれば、インタラクティブに配線長予
算を指定することができるので好適である。

【００１８】また、本発明に係る半導体装置は、上記論
理自動設計支援装置を用いて設計されたことを特徴とす
るものである。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につ
き、具体的な実施例を用いて添付図面を参照しながら詳
細に説明する。

【００２０】大規模なＬＳＩの設計においては、一般に
ＬＳＩチップを機能毎に複数個のブロックに分割して設
計する。例えば、ＣＰＵ（中央処理装置：central proc
essing unit）、メモリコントローラ等のブロックに分
割する（さらに小さな機能に分割することもある）。分
割したブロック単位に論理記述及び論理合成を行い、最
後に一括してレイアウト（配置・配線）を行う。

【００２１】このブロックの面積によって、ブロック内
ネットの総配線長やブロック内ネットの配線長分布が決
まることが経験的に分かっている。このため、論理合成
においては、（総配線長）／（ブロック内ネット数）で
求まる仮想配線長を用いてディレイ計算を行っている。

【００２２】ブロックの面積は、予め大まかに予測して
決める場合と、一旦仮論理合成を行ってその結果から決
める場合がある。以下に述べる本発明の実施の形態例で
は、各ブロックについて既にブロック面積が決まってお
り、仮想配線長と配線長分布が与えられていることが前
提である。

【００２３】図１は本発明による論理自動設計支援シス
テムの構成を示す図であり、論理入力処理部１０１、論
理合成処理部１０２、レイアウト制御情報生成処理部１
０３、レイアウト処理部１０４から構成される。

【００２４】論理入力処理部１０１では、機能記述に基
づいてレジスタトランスファレベル（ＲＴＬ）記述ファ
イル１１１を作成する。

【００２５】論理合成処理部１０２では、ＲＴＬ記述フ
ァイル１１１と、ディレイおよび面積等の設計制約条件
を記述した論理合成制約ファイル１１２とを入力として
論理合成処理を行い、ゲートレベルのネットリストであ
る論理回路記述ファイル１１３を出力する。

【００２６】レイアウト制御情報生成処理部１０３で
は、論理回路記述ファイル１１３と、論理合成制約ファ
イル１１２と、当該処理部１０３の制御情報である外部
指示情報ファイル１１４とを入力として処理を行い、更
新された論理回路記述ファイル１１５とレイアウト制御
情報ファイル１１６を出力する。また、端末１２１を用
いてインタラクティブなレイアウト制御情報生成処理を
行うことができる。

【００２７】レイアウト処理部１０４では、論理回路記
述ファイル１１５とレイアウト制御情報ファイル１１６
とを入力として、配置・配線処理すなわちレイアウト処
理を行い、レイアウトデータファイル１１７を出力す
る。

【００２８】各処理部１０１〜１０４について以下、さ
らに詳細に説明する。

【００２９】論理入力処理部１０１：ここでは、ＲＴＬ
記述を直接ハードウェア記述言語で入力してＲＴＬ記述
ファイル１１１を作成するか、又は論理図エディタを用
いて論理図を入力してＲＴＬ記述ファイル１１１に変換
する。

【００３０】論理合成処理部１０２：ＲＴＬ記述ファイ
ル１１１と、ディレイ制約および面積制約等を記述した
論理合成制約ファイル１１２とを入力として論理合成を
行い、ゲートレベルのネットリストである論理回路記述
ファイル１１３を出力する。当該論理合成処理において
は、仮想配線長に基づいてディレイ計算が行われ、論理
合成制約をできる限り満たすように論理最適化が行われ
る。ここで、仮想配線長は過去の設計から得られる統計
的データであり、論理合成時には、論理回路のサイズ、
ネットのファンアウト数等によって一律に決定してい
る。

【００３１】この論理合成処理の結果、フリップフロッ
プ（ＦＦ）間のパス、あるいはブロック入出力ポートと
ＦＦの間のパスは次の３種に分類できる。仮想配線長に
よるディレイ計算の結果ディレイ制約を満たす第１のパ
スと、仮想配線長によるディレイ計算の結果ディレイ制
約は満たさないが、パス上のネットの配線長をすべて０
と仮定するとディレイ制約を満たす第２のパスと、仮想
配線長によるディレイ計算の結果ディレイ制約を満たさ
ず、パス上のネットの配線長をすべて０と仮定してもデ
ィレイ制約を満たさない第３のパスである。

【００３２】これらのパスのうち第３のパスは、パス上
のセルの駆動能力を変更したり論理構造の変更を行わな
い限り、どのようにレイアウトを行ってもディレイ制約
を満たすことができないため、ＲＴＬ記述ファイル１１
１を変更したり、論理合成制約ファイル１１２を変更し
たりして、当該処理部１０２の論理合成処理をやり直す
か、論理回路記述ファイル１１３を直接変更する必要が
ある。

【００３３】なお、本発明の主たる部分であるレイアウ
ト制御情報生成処理部１０３は、これらの論理再合成や
論理回路記述変更が終了していることが前提となるの
で、本実施の形態では第３のパスは存在しないものとし
て説明する。

【００３４】レイアウト制御情報生成処理部１０３：論
理回路記述ファイル１１３及び論理合成制約ファイル１
１２と、当該処理部１０３の制御情報である外部指示情
報ファイル１１４を入力として処理を行い、更新された
論理回路記述ファイル１１５とレイアウト制御情報ファ
イル１１６を出力する。また、端末１２１を用いてイン
タラクティブな処理も可能である。

【００３５】図２は、レイアウト制御情報生成処理部１
０３の処理を示すフローチャートである。当該処理部１
０３は２つの処理からなる。セルグループ化処理２０１
と配線長予算配分処理２０２である。これら２つの処理
は、セルグループ化処理２０１、配線長予算配分処理２
０２の順序で両方実行しても良いし、いずれか一方のみ
を実行しても良いが、本実施の形態では両方実行する場
合について以下に説明する。

【００３６】セルグループ化処理２０１：セルグループ
化処理は、さらに３つの処理からなる。第１にクリティ
カルパス上のセルの隣接配置処理２１１、第２にその他
のセルの隣接配置処理２１２、第３にセルの駆動能力調
整処理２１３である。これら３つの処理２１１，２１
２，２１３について以下に説明する。

【００３７】クリティカルパス上のセルの隣接配置処理
２１１：この処理の目的は、ディレイ違反が生じている
パス上のセル同士を隣接して配置させることにより配線
ディレイを削減させることである。まず、ディレイ計算
の結果から、最もディレイ違反の度合の大きいパスを選
択する。そのパスの最も入力側のセルを起点にしてファ
ンアウトトレースをしながら順にセルを選択し、外部指
示情報ファイル１１４に記述された隣接配置制約を満た
す範囲でセルの隣接配置指示をする。ここで、隣接配置
制約は１グループのセルの個数、段数の上限、グループ
内ネットの最大ファンアウト数等を記述してある。ここ
では、セル個数は６個以下、段数は３段以下、ネットの
最大ファンアウト数は２以下の隣接配置制約が与えられ
ているとする。

【００３８】図３を用いて、当該処理２１１の詳細を説
明する。論理回路３０１において、ＦＦ３１１からＦＦ
３１２までのパスが最大ディレイ違反のパスであるとす
る。ＦＦ３１１を起点として、ＦＦ３１２へ向かってフ
ァンアウトトレースを行う。ＦＦ３１１の出力ネットの
ファンアウト数は２であり、隣接配置制約（最大ファン
アウト数は２以下）を満たす。

【００３９】そこで、ＦＦ３１１とセル３２１，３２２
の３個を１つのグループとする。次にセル３２１の出力
ネットのファンアウト数も２であり隣接配置制約を満た
すので、さらにセル３２３，３２４の２個も当該グルー
プに加えることができ、合計５セルとなる。ＦＦ３１１
からセル３２３，３２４までで３段になるので、セル３
２３，３２４のファンアウト先は当該グループには含む
ことはできない。

【００４０】一方、セル３２２は出力ネットのファンア
ウト数は３であり隣接配置制約であるファンアウト数２
以下を満たさないので、セル３２２のファンアウト先は
当該グループには含むことはできない。この結果、論理
回路３０２に示すように、セル３１１，３２１，３２
２，３２３，３２４の５個のセルからなるグループ３５
１が得られる。

【００４１】次に、違反パス上のセル３３１を選択す
る。しかし、セル３３１の出力ネットのファンアウト数
は３であり隣接配置制約であるファンアウト数２以下を
満たさないので、セル３３１を起点としたグループは構
成できない。

【００４２】次に、違反パス上のセル３４１を選択し、
前述と同様な方法により、論理回路３０２に示すよう
に、セル３４１，３４２，３４３，３１２の４個のセル
からなるグループ３５２が得られる。以上で、ＦＦ３１
１からＦＦ３１２までのディレイ違反パスの処理が終了
する。

【００４３】次に、得られたグループ３５１および３５
２の内部ネットの配線長を外部指示情報ファイル１１４
で指定された短い固定長（ここでは０が指定されたとす
る）に定め、ディレイ再計算を行う。この再計算は論理
回路全体で行う必要はなく、前記の配線長固定の影響範
囲のみ行えばよい。ディレイ再計算の結果、最もディレ
イ違反の度合の大きいパスを選択し、再び前述の隣接配
置処理を行い、ディレイ違反パスがなくなるか、選択し
たディレイ違反パスが隣接配置処理済みとなるまで繰り
返す。

【００４４】その他のセルの隣接配置処理２１２：この
処理の目的は、クリティカルパス上のセルの隣接配置処
理２１１でグループ化されなかったセルをグループ化す
ることにより、ピン密度を下げ、配線性をよくすること
にある。ここでは、ＦＦまたはブロック出力ポートを起
点としたファンイントレースをしながら順にセルを選択
し、隣接配置制約を満たす範囲でセルの隣接配置指示を
する。ここで、隣接配置制約は外部指示情報ファイル１
１４に与えられており、隣接配置処理２１１と同様に１
グループのセルの個数、段数の上限、グループ内ネット
の最大ファンアウト数等を記述してある。ここでは、セ
ル個数は６個以下、段数は３段以下、ネットの最大ファ
ンアウト数は１以下の隣接配置制約が与えられていると
する。

【００４５】図４を用いて、当該処理２１２の詳細を説
明する。論理回路４０１において、ＦＦ４２０とセル４
１９からなるグループ４２１は、クリティカルパス上の
セルの隣接配置処理２１１でグループ化されているもの
とする。

【００４６】まず、論理回路４０１においてＦＦ４１１
を起点としてファンイントレースを開始する。ＦＦ４１
１の入力側のセル４１２はファンアウト数１で隣接配置
制約（最大ファンアウト数は１以下）を満たすので、Ｆ
Ｆ４１１とセル４１２を同一グループとする。同様に、
セル４１３，４１４も前述のグループに含めることがで
きる。ＦＦ４１１からセル４１３，４１４まではそれぞ
れ３段となり、これ以上のファンイントレースは段数３
段以下という隣接配置制約を満たさなくなるので行えな
い。したがって論理回路４０２に示すように、ＦＦ４１
１，セル４１２，４１３，４１４からなるグループ４３
１が構成される。

【００４７】次に、セル４１３の入力側のセル４１５を
起点とするファンイントレースを行う。セル４１５の入
力側のセルは４１６，４１９の２個だが、セル４１９は
すでにグループ４２１に含まれているので、セル４１５
と同一グループにできない。一方、セル４１６はセル４
１５と同一グループにできる。

【００４８】セル４１６の入力側セルであるＦＦ４１７
の出力ネットは、ファンアウト数が２であり隣接配置制
約を満たさないので、ＦＦ４１７はセル４１５，４１６
と同一グループにできない。したがって、論理回路４０
２に示すように、セル４１５，４１６からなるグループ
４３２が構成される。これらの処理を論理回路全体にわ
たって行い、次の処理２１３に進む。

【００４９】駆動能力調整処理２１３：ここでは、グル
ープ化されたセルの駆動能力の調整を行う。駆動能力の
調整はディレイを削減することを第１の目的として行
う。駆動能力の切り下げはさらにチップ面積を小さく
し、また消費電力を小さくする効果があるため、積極的
に行う。一方、駆動能力の切り上げはチップ面積を大き
くし、また消費電力を大きくするためクリティカルパス
上でディレイ削減効果のある場合のみに限定して行う必
要がある。以下本駆動能力調整処理を具体的に説明す
る。

【００５０】まず、各グループの入力端のセルの駆動能
力を切り下げる。着目した入力端セルが次の条件式Ｃｉｎ＞２・Ｒｏｎ１・ＣＬａ／Ｒｏｎ０ …(１) を満足する場合に駆動能力を２分の１に切り下げる。

【００５１】ここで、上記条件式(１)の各変数は図５に
示す回路５０１において、着目したセル５１１の駆動能
力変更前のピンの入力容量がＣｉｎ、出力抵抗がＲｏｎ
１、セル５１１の出力側セル５１２の入力容量の和がＣ
Ｌａ、セル５１１の入力側セル５１３の出力抵抗がＲｏ
ｎ０である。

【００５２】上記条件式(１)はセル５１１の駆動能力を
２分の１に切り下げたとき、セル幅が２分の１となる場
合である。入力容量Ｃｉｎが２分の１、出力抵抗Ｒｏｎ
１が２倍になることによる出力ネット側のディレイ増加
分Ｒｏｎ１・ＣＬが、入力ネット側のディレイ減少分Ｒ
ｏｎ０・Ｃｉｎ／２よりも小さくなる条件を示してい
る。ただし、これはクリティカルパス上にのみ適用され
る条件式であり、クリティカルパス以外では、回路全体
でディレイ違反が生じない範囲で駆動能力を切り下げて
良い。

【００５３】次に、各グループの出力端のセルの駆動能
力を切り上げる。対象となるのはディレイ違反パス上の
セルであり、着目した出力端セルの出力抵抗が条件式Ｒｏｎ１＜Ｒｏｎ０・Ｃｉｎ／（２ＣＬ） …(２) を満足する場合に駆動能力を２倍に切り上げる。

【００５４】ここで、条件式(２)の各変数は図５に示す
回路５０２において、着目したセル５２１の駆動能力変
更前のピンの入力容量がＣｉｎ、出力抵抗がＲｏｎ１、
セル５２１の出力側セル５２２の入力容量ＣＬａとセル
５２１の出力側ネットの配線容量ＣＬｂの和がＣＬ（＝
ＣＬａ＋ＣＬｂ）、セル５２１の入力側セル５２３の出
力抵抗がＲｏｎ０である。

【００５５】上記条件式(２)はセル５２１の駆動能力を
２倍に切り上げたとき、セル幅が２倍となる場合であ
る。入力容量Ｃｉｎが２倍、出力抵抗Ｒｏｎ１が２分の
１になることによる出力ネット側のディレイ増加分Ｒｏ
ｎ１・ＣＬが入力ネット側のディレイ減少分Ｒｏｎ０・
Ｃｉｎ／２より小さくなる条件を示している。ただし、
セル５２１の出力側ネットの配線容量の和は、当該ネッ
トの配線長が仮想配線長であるとして算出する。

【００５６】以上の例では駆動能力の１段階の切り上げ
（駆動能力２倍）、切り下げ（駆動能力１／２倍）の例
を説明したが、その他の倍率の切り上げ、切り下げも同
様に可能である。

【００５７】以上でセルグループ化処理２０１が終了す
る。レイアウト制御情報生成処理部１０３では次に配線
長予算配分処理２０２が行われ、その後にレイアウト処
理部１０４が行われるが、配線長予算配分処理２０２の
説明の前に、セルグループ化処理された論理回路のレイ
アウト処理部の１０４の処理について説明する。

【００５８】レイアウト処理部１０４：セルグループ化
処理２０１で変更された論理回路記述ファイル１１５
と、レイアウト制御情報ファイル１１６を入力し、レイ
アウト制御情報ファイル１１６に記述された隣接配置指
示、および後述の配線長予算を守って配置、配線を行
い、レイアウトデータファイル１１７を出力する。

【００５９】図６は、図４に示した論理回路４０２のレ
イアウト結果である。隣接配置指示された各セル群４２
１，４３１，４３２のセルは、それぞれ隣接して配置す
る。例えばセル群４２１に含まれるセル４１９，４２０
はセル列６１２上で互いに隣接して配置し、ネット４４
１で示されるセル４１９，４２０間の接続はローカルイ
ンターコネクトで実現する。

【００６０】同様に、セル群４３１はセル列６１３上
で、セル群４３２はセル列６１１上で隣接配置を実現す
る。隣接配置セル間以外の配線は、参照符号６０１〜６
０４で示すように、通常のセル間配線で実現する。以上
でセルグループ化処理に関する説明を終了する。

【００６１】配線長予算配分処理２０２：配線長予算配
分処理では、統計的な配線長分布とほぼ同じ分布となる
ように論理回路の各ネットに配線長予算を与える。図７
は、論理回路内のネットの配線長分布を示している。統
計的分布７０１は、外部指示情報ファイル１１４で与え
られ、各配線長毎にそのネットの度数を示している。配
線長予算配分処理２０２では、与える配線長のきざみ幅
を外部指示情報ファイル１１４から与えられるようにし
ておき、その幅で配線長分布を作り直す。例えば、配線
長幅のきざみを２０μｍとする場合、すなわち予算とし
て与える配線長を２０μｍ、４０μｍ、６０μｍ、・・
・とする場合、統計的分布７０１の配線長が０から２０
μｍ以下の範囲の度数の合計を配線長２０μｍの度数と
し、統計的分布７０１の配線長が２０μｍを超えて４０
μｍ以下の範囲の度数の合計を配線長４０μｍの度数と
する、というように新しい度数を計算し、新しい分布７
０２を作成する。配線長予算配分処理２０２では、この
新しい配線長分布７０２に基づいて処理を行う。

【００６２】次に、ディレイの厳しいパス上のネットに
対して短い配線長を付与する処理、さらに残りのネット
に対して長い配線長を付与する処理を行う。以下、これ
らの処理を説明する。

【００６３】短い配線長を付与する処理：図８は短い配
線長を付与する処理のフローである。以下、図１０に示
す論理回路を例に説明する。

【００６４】ディレイ計算８０１：セルグループ化処理
により隣接配置指示されたグループ内ネットについては
固定配線長（一般に０）を用い、以下の処理により配線
長予算の付与されたネットについては付与された配線長
を用い、その他のネットについては仮想配線長を用いて
各々のディレイ計算を行い、次の処理８０２に進む。な
お、図１０の論理回路１０００ではＦＦ１００４からＦ
Ｆ１００２までのパスのディレイが４ｎｓｅｃ、ＦＦ１
００５からＦＦ１００２までのパスのディレイが５ｎｓ
ｅｃ、ＦＦ１００５からＦＦ１００３までのパスのディ
レイが６ｎｓｅｃ、であるとする。また、ディレイ制約
（マシンサイクル）は５ｎｓｅｃとする。

【００６５】最大パスディレイのパスの選択８０２：前
記ディレイ計算の結果に基づいてディレイ値が最大のパ
スを選択し、次の処理８０３に進む。論理回路１０００
では、ＦＦ１００５からＦＦ１００３までのパスのディ
レイが６ｎｓｅｃで最大である。

【００６６】パス上のネットにすべて予算配分済かどう
かの判定８０３：判定結果が“ＹＥＳ”ならば、短い配
線長を与える処理は終了する。“ＮＯ”ならば処理８０
４に進む。論理回路１０００の場合、ＦＦ１００５から
ＦＦ１００３までのパス上のネットにはまだ配線長予算
が与えられていないので、処理８０４に進む。

【００６７】ネット選択８０４：選択されたパス上のネ
ットから１本のネットを選択し次の処理８０５に進む。
選択基準は、まだ配線長を付与されていないネットに対
し、以下の条件について重み付けをおこなって、最も重
みの大きいネットを選択する。重み付けについては、フ
ァンアウト数Ｆが大きいネットの重みを大、駆動能力Ｒ
の小さいセルの出力ネットの重みを大、当該ネットを含
むディレイ違反パスの本数Ｐが多いときに重みを大、と
なるように外部指示情報ファイル１１４から重み関数を
定義できるようにしておく。

【００６８】本実施の形態では、重み関数をＦ・Ｐ／Ｒ
とする。同一重みのネットが複数個存在するときは、よ
り入力側のネットを優先して選択する。論理回路１００
０の場合、ＦＦ１００５からＦＦ１００３までのパス上
のネット１０３８〜１０４２では、ファンアウト数Ｆは
ネット１０３８のみが２で他は１、ディレイ違反パスの
本数Ｐはディレイ違反パスが当該パスのみなのですべて
１、駆動能力Ｒも当該パス上のセルの駆動能力は同一と
すればすべて等しい。したがって、ネット１０３８のみ
が他のネット１０３９〜１０４２より大きいことになる
ので、ネット１０３８を選択する。

【００６９】配線長予算付与８０５：配線長分布７０２
に基づいて付与した配線長の度数が分布図の度数を超え
ない範囲で、できるだけ短い配線長を付与して次の処理
８０６に進む。論理回路１０００では、ネット１０３８
に対して最も短い配線長２０μｍを付与する。

【００７０】本数予算達成かどうかの判定８０６：短い
配線長予算を与えるネットの本数の予算を達成したかど
うか判定し、“ＹＥＳ”ならば終了し、“ＮＯ”ならば
ディレイ計算８０１の処理に戻る。本数予算は外部指示
情報ファイル１１４で与えられる。ここでは、論理回路
１０００の本数予算が５本であるとすると、予算を与え
たネットは１本なのでディレイ計算８０１に戻る。

【００７１】ディレイ計算８０１：ネット１０３８に与
えた配線長２０μｍを反映させたディレイ計算を行う。
その結果、論理回路１０００においてＦＦ１００４から
ＦＦ１００２までのパスのディレイが４ｎｓｅｃ、ＦＦ
１００５からＦＦ１００２までのパスのディレイが４．
７ｎｓｅｃ、ＦＦ１００５からＦＦ１００３までのパス
のディレイが５．７ｎｓｅｃ、になったとする。

【００７２】ＦＦ１００５からＦＦ１００３までのパス
のディレイが最大なので、処理８０２において、このパ
スを選択して前述の処理を繰り返す。論理回路１０００
に短い配線長を与える処理の最終結果を、図１０に論理
回路１００１として示す。ネット１０３８〜１０４２に
対して、それぞれ配線長予算２０μｍ、４０μｍ、４０
μｍ、２０μｍ、２０μｍが付与される。

【００７３】ここで、例えば図１０における論理回路１
００１のセル１０１７の駆動能力が小さいため、セル１
０１７とＦＦ１００３との間の配線長を２０μｍに変更
する必要があるとした場合、マウスなどのポインティン
グデバイス或いはキーボードを用いて、グラフィック端
末１２１のディスプレイ上でネット１０３９を選択す
る。次に、キーボードから数値入力するか、或いは図７
のヒストグラムで示した配線長分布７０２上の配線長２
０μｍに該当する配線長をポインティングデバイスによ
り選択する。これにより、配線長予算を端末１２１を介
して付与したことになる。このようにすることで、ユー
ザは論理回路内の一部のネットに対してインタラクティ
ブに配線長予算を指定することができる。すなわち、論
理自動設計支援装置にグラフィックユーザインタフェー
スを備えることにより、インタラクティブな配線長予算
付与処理を行うことができる。次に、長い配線長を付与
する処理を行う。

【００７４】長い配線長を付与する処理：図９は、長い
配線長を付与する処理のフローである。以下、図１１の
例に基づいて説明する。図１１は、図１０の論理回路に
対して長い配線長を付与する処理を行った結果である。

【００７５】終点の選択９０１：論理回路からパスの終
点を１つ選択する。ここで、終点とはＦＦまたは論理回
路の出力ポートである。終点選択の順序は任意である。
本実施の形態の例では、選択の順序は予算配分結果に影
響しない。図１１の論理回路１１００では、終点はＦＦ
１００２，ＦＦ１００３の２個ある。まず、ＦＦ１００
２を選択する。

【００７６】各始点までの段数計算９０２：選択した終
点からファンイントレースをパスの始点まで行う。トレ
ースしたセルに対して終点までの最大段数を計算し、次
の処理９０３に進む。ここで、始点とはＦＦまたは論理
回路の入力ポートである。図１１の論理回路１１００で
は、終点として選択したＦＦ１００２からファンイント
レースを始点ＦＦ１００４，ＦＦ１００５まで行い、各
セル１０１１〜１０１６，１００４，１００５に対し
て、それぞれ段数は論理回路１１００に示すように、
１，２，２，３，３，４，４，５となる。

【００７７】１段当りディレイ予算計算９０３：処理９
０２でトレースしたパスのセル１段当りのディレイ予算
を計算し、次の処理９０４に進む。ここで、セル１段当
りのディレイ予算は（ディレイ制約）／（パス段数）で
ある。図１１の論理回路１１００では、ＦＦ１００４か
らＦＦ１００２までのパスの段数は４段なので、セル１
段当りのディレイ予算は５ｎｓｅｃ／４段＝１．２５ｎ
ｓｅｃ、ＦＦ１００５からＦＦ１００２までのパスの段
数は５段なので、セル１段当りのディレイ予算は５ｎｓ
ｅｃ／５段＝１ｎｓｅｃ、となる。

【００７８】ディレイ予算のラベル付け９０４：各始点
までの段数計算９０２でファンイントレースした各ネッ
トに対して、ディレイ予算のラベルを付け、次の処理９
０５に進む。これは各始点から終点に向かってトレース
しながら始点を含むパスのディレイ予算をネットに与え
る。着目したネットが複数の異なる始点のパスに含まれ
る場合、最も小さいディレイ予算を選択する。また、短
い配線長の付与処理で配線長がすでに付与されているネ
ットに対しては、最後にラベルをはずす。

【００７９】論理回路１１００に対してラベル付けを行
った結果が、論理回路１１０１である。ネット１０３
１，１０３５，１０３６，１０３７に対してそれぞれラ
ベルは１ｎｓｅｃとなり、ネット１０３２，１０３３，
１０３４に対してそれぞれラベルは１．２５ｎｓｅｃと
なる。

【００８０】未処理の終点が有るかどうかの判定９０
５：未処理の終点が有るかどうかを判定して、“ＹＥ
Ｓ”なら処理９０１に戻り、“ＮＯ”ならば終了する。
論理回路１１０１ではＦＦ１００３が未処理なので、処
理９０１に戻る。

【００８１】終点の選択９０１：ＦＦ１００３を終点と
して選択する。以降の処理の詳細説明は省略するが、Ｆ
Ｆ１００５からＦＦ１００３までのパス上のすべてのネ
ットはすでに短い配線長の付与処理で配線長がすでに付
与されているので、ラベルが付けられない。次に配線長
予算付与９０６を説明する。

【００８２】配線長予算付与９０６：ラベルの付けられ
ているネットをラベルの大きい順にソートし、配線長分
布７０２に基づいて配線長を長い順に割当てる。論理回
路１１０１では、まずネット１０３２に対して最も長い
配線長３２０μｍが付与され、以下論理回路１１０２に
示すように、各ネットに長い配線長が付与される。

【００８３】以上でセルグループ化処理２０１、配線長
予算分配処理２０２が終了し、その結果を論理回路記述
ファイル１１５、レイアウト制御情報ファイル１１６に
出力してレイアウト制御情報生成処理部１０３の処理が
終了する。

【００８４】レイアウト処理部１０４：論理回路記述フ
ァイル１１５、レイアウト制御情報ファイル１１６を入
力として、レイアウト制御情報ファイル１１６に記述さ
れた隣接配置指示、配線長予算を守って配置、配線を行
い、レイアウトデータファイル１１７を出力する。セル
グループ化処理２０１の結果を用いたレイアウト処理例
についてはすでに説明してあるので、ここでは配線長予
算分配処理２０２の結果を用いたレイアウト処理例を説
明する。

【００８５】図１２は、論理回路１１０２のレイアウト
結果である。各セル１００２〜１００５，１０１１〜１
０２０は、セル列１２０１〜１２０５上に各ネット１０
３１〜１０４２に与えられた配線長予算を満たすように
配置、配線する。例えば、図１１に示すようにネット１
０４２の配線長予算は２０μｍなので、その両端のセル
１０１９，１０２０は近接して配置する。また、ネット
１０３３の配線長予算は２００μｍなので、その両端の
セル１０１２，１０１４は予算を満たす範囲で離して配
置することができる。

【００８６】このように発明の論理自動設計支援方法
は、論理合成後の論理回路に対して、論理回路内の複数
個のセル同士を隣接させて配置し、互いに隣接したセル
間の配線をローカルインターコネクトで実現させるため
の隣接配置指示を生成するセルグループ化処理を行う。
さらに、論理回路内のネットに対してディレイ制約を満
たすことができるように配線長予算を付与する配線長予
算配分処理を行い、レイアウト処理はこれらの隣接配置
指示と配線長予算を守った配置、配線を行う。

【００８７】この論理自動設計支援方法を実現する論理
自動設計支援装置を得るには、論理回路の機能記述を入
力する論理入力手段と、機能記述から論理合成する論理
合成手段と、論理回路をディレイ制約を満たすことがで
きるようにレイアウトするためのレイアウト制御情報を
生成するレイアウト制御情報生成手段と、レイアウト制
御情報に基づいて前記論理回路をレイアウトするレイア
ウト手段とを備えていればよい。さらに、論理回路図や
配線長分布図を表示するディスプレイ装置と、マウス等
のポインティングデバイスやキーボード入力装置とを有
するグラフィックユーザ端末を設ければ、論理回路内の
一部のネットに対してインタラクティブに配線長予算を
この端末を介して指定できるようになる。

【００８８】以上、本発明の好適な実施の形態例につい
て説明したが、本発明は上記実施の形態例に限定される
ものではなく、本発明の精神を逸脱しない範囲内におい
て、種々の設計変更をなし得ることは勿論である。

【００８９】

【発明の効果】本発明により、論理構造を変更すること
なく、論理合成結果の回路をディレイ制約を満足するよ
うにレイアウトできる。その結果、設計の前工程への手
戻りを回避でき、ＬＳＩの設計工数の低減に効果があ
る。

【図面の簡単な説明】

【図１】本発明による論理自動設計支援システムの全体
構成を示す図である。

【図２】本発明による論理自動設計支援システムにおけ
るレイアウト制御情報生成処理部の処理フローを示す図
である。

【図３】レイアウト制御情報生成処理におけるセルグル
ープ化処理を説明するための論理回路を示す図である。

【図４】レイアウト制御情報生成処理におけるセルグル
ープ化処理の詳細を説明するための論理回路を示す図で
ある。

【図５】駆動能力切替え処理を説明するための論理回路
を示す図である。

【図６】図４に示した論理回路のレイアウト処理結果を
示す図である。

【図７】論理回路内のネット配線長分布を示す図であ
る。

【図８】配線長予算配分における短い配線長を付与する
処理のフローを示す図である。

【図９】配線長予算配分における長い配線長を付与する
処理のフローを示す図である。

【図１０】配線長予算配分における短い配線長を付与す
る処理の一例を示す図である。

【図１１】配線長予算配分における長い配線長を付与す
る処理の一例を示す図である。

【図１２】図１０に示した論理回路のレイアウト処理結
果を示す図である。

【符号の説明】１０１…論理入力処理部、１０２…論理合成処理部、１
０３…レイアウト制御情報生成処理部、１０４…レイア
ウト処理部、１１１…ＲＴＬ記述ファイル、１１２…論
理合成制約ファイル、１１３，１１５…論理回路記述フ
ァイル、１１４…外部指示情報ファイル、１１６…レイ
アウト制御情報ファイル、１２１…端末、２０１…セル
グループ化処理、２０２…配線長予算配分処理、２１１
…クリティカルパス上のセルの隣接配置処理、２１２…
その他のセルの隣接配置処理、２１３…駆動能力調整処
理、３０１，３０２…論理回路、３１１，３１２…フリ
ップフロップ（ＦＦ）セル、３２１〜３２４，３３１，
３４１〜３４３…セル、３５１，３５２…セルグルー
プ、４０１，４０２…論理回路、４１１〜４２０…セ
ル、４２１，４３１，４３２…セルグループ、５０１，
５０２…論理回路、５１１〜５１３，５２１〜５２３…
セル、６１１〜６１３…セル列、７０１，７０２…配線
長分布図、８０１…ディレイ計算処理、８０２…最大パ
スディレイのパスの選択処理、８０３…パス上のネット
にすべて予算配分済かどうかの判定処理、８０４…ネッ
ト選択処理、８０５…配線長予算付与処理、８０６…本
数予算達成判定処理、９０１…終点選択処理、９０２…
各始点までの段数計算処理、９０３…１段当りディレイ
計算処理、９０４…ディレイ予算ラベル付け処理、９０
５…未処理の終点の有無の判定処理、９０６…配線長予
算付与処理、１０００，１００１…論理回路、１００２
〜１００５…ＦＦセル、１０１１〜１０２０…セル、１
０３１〜１０４２…ネット、１１００〜１１０２…論理
回路、１２０１〜１２０５…セル列。

───────────────────────────────────────────────────── フロントページの続き (72)発明者石田智子神奈川県秦野市堀山下１番地株式会社日立製作所エンタープライズサーバ事業部内Ｆターム(参考） 5B046 AA08 BA03 BA05 BA06 5F064 AA06 BB09 BB12 DD02 DD03 DD04 DD05 EE02 EE03 EE08 EE19 EE47 HH06 HH09 HH12

Claims

【特許請求の範囲】

【請求項１】論理回路の機能記述を入力する論理入力処
理と、前記機能記述から論理回路を合成する論理合成処理と、前記論理回路をディレイ制約を満たすことができるよう
にレイアウトするためのレイアウト制御情報を生成する
レイアウト制御情報生成処理と、前記レイアウト制御情報に基づいて前記論理回路をレイ
アウトするレイアウト処理とを備えることを特徴とする
論理自動設計支援方法。
【請求項２】前記レイアウト制御情報生成処理は、論理
回路内の複数個のセル同士を隣接させて配置し互いに隣
接したセル間の配線をローカルインターコネクトで実現
させるための隣接配置指示を生成するセルグループ化処
理を含むことを特徴とする請求項１記載の論理自動設計
支援方法。
【請求項３】前記レイアウト制御情報生成処理は、論理
回路内のネットに対して配線長予算を付与し、前記レイ
アウト処理が当該ネットに付与された配線長以下になる
ようにレイアウトさせる配線長予算配分処理を含むこと
を特徴とする請求項１または請求項２に記載の論理自動
設計支援方法。
【請求項４】前記セルグループ化処理は、外部から指示
されたセルグループ化規則にしたがって論理回路内から
規則に合致する部分回路を抽出し、その部分回路に対し
て隣接配置指示を生成することを特徴とする請求項２ま
たは請求項３に記載の論理自動設計支援方法。
【請求項５】前記セルグループ化処理は、ディレイ制約
を満足する条件下で、さらに隣接配置指示されたセルの
駆動能力を変更する処理を含むことを特徴とする請求項
２または請求項３に記載の論理自動設計支援方法。
【請求項６】前記配線長予算配分処理は、論理回路内の
全ネットもしくは一部のネットに対して、ディレイ制約
を満たすような配線長予算を配分することを特徴とする
請求項３記載の論理自動設計支援方法。
【請求項７】前記配線長予算配分処理は、論理回路内の
全ネットに対して、指定された配線長分布に従うように
配線長予算を配分することを特徴とする請求項３記載の
論理自動設計支援方法。
【請求項８】前記配線長予算配分処理は、論理回路内の
一部のネットに対して、インタラクティブに配線長予算
を指定することができることを特徴とする請求項３、
６、７のいずれか１項に記載の論理自動設計支援方法。
【請求項９】論理回路の機能記述を入力する論理入力手
段と、前記機能記述から論理回路を合成する論理合成手段と、前記論理回路をディレイ制約を満たすことができるよう
にレイアウトするためのレイアウト制御情報を生成する
レイアウト制御情報生成手段と、前記レイアウト制御情報に基づいて前記論理回路をレイ
アウトするレイアウト手段とを備えることを特徴とする
論理自動設計支援装置。
【請求項１０】論理回路図と配線長分布図を表示する表
示デバイスと、配線長を指定するためのキーボードやマ
ウス等の入力デバイスとからなるグラフィックユーザイ
ンタフェースを更に備えることを特徴とする請求項９記
載の論理自動設計支援装置。
【請求項１１】請求項９または請求項１０に記載の論理
自動設計装置によって設計された半導体装置。