JPH0981625A - シンボリックレイアウトシステム - Google Patents

シンボリックレイアウトシステム

Info

Publication number
JPH0981625A
JPH0981625A JP7241061A JP24106195A JPH0981625A JP H0981625 A JPH0981625 A JP H0981625A JP 7241061 A JP7241061 A JP 7241061A JP 24106195 A JP24106195 A JP 24106195A JP H0981625 A JPH0981625 A JP H0981625A
Authority
JP
Japan
Prior art keywords
layout
symbolic
symbolic layout
pattern
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7241061A
Other languages
English (en)
Inventor
Keisuke Hotta
圭祐 堀田
Yoshiaki Okano
義明 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7241061A priority Critical patent/JPH0981625A/ja
Publication of JPH0981625A publication Critical patent/JPH0981625A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 トランジスタ特性が均一化でき、ベントゲー
トが導入できるシンボリックレイアウトシステムを実現
する。 【解決手段】 シンボリックオブジェクトを記憶するシ
ンボリックオブジェクトファイル1と、シンボリックオ
ブジェクト及び配線パターンを配置してプレレイアウト
パターンを生成するオブジェクト配置・配線手段2と、
プレレイアウトパターンに対してコンパクション処理を
行いレイアウトパターンを生成するコンパクション手段
3と、レイアウトパターンを記憶するレイアウトパター
ンファイル4とを備えるシンボリックレイアウトシステ
ムにおいて、シンボリックオブジェクトファイル1は、
同一の拡散図形で構成されるトランジスタのゲート部7
と、ドレインコンタクト8と、ソースコンタクト9を有
するトランジスタオブジェクト5を、シンボリックオブ
ジェクトとして備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置(IC)のレイアウト設計支援システムに関し、特に
トランジスタやコンタクトといった基本となる要素のシ
ンボリックオブジェクトが定義されており、それらを配
置することによりレイアウトを生成するシンボリックレ
イアウトシステムと呼ばれるCADシステムに関する。
【0002】
【従来の技術】回路図に従ってICを製作するためのレ
イアウトパターンを設計する時には、レイアウト設計支
援システムが使用される。レイアウト設計支援(レイア
ウトCAD)システムでは、レイアウトパターンを構成
する基本要素であるトランジスタ、コンタクト等を回路
図に従って配置し、各基本要素を接続する配線パターン
が決定されてマスク毎のレイアウトパターンが作成され
る。従来のレイアウトCADシステムでは、各基本要素
に対応したパターンを示すポリゴンデータと呼ばれる座
標群のデータをデータベースファイルに格納しておき、
基本要素に対応するポリゴンデータを配置することによ
りレイアウトパターンを作成していた。
【0003】図7はポリゴンデータの例を示す図であ
る。図7に示すように、パターンを示す座標点の組であ
る。作成されたレイアウトパターンでは、ポリゴンデー
タの座標点がレイアウトパターン内の絶対座標に変換さ
れて記憶される。例えば、同じトランジスタであって
も、駆動能力が異なればポリゴンデータも異なる。ま
た、最小線幅等の設計ルールが異なれば、それに応じて
ポリゴンデータも変化させる必要がある。そのため、半
導体製造技術が進歩して設計ルールが変化すると、それ
までのレイアウトパターンのデータは使用できず、ポリ
ゴンデータを変更し、最初からレイアウトパターンの再
設計を行う必要があった。
【0004】半導体集積回路の分野では絶え間ない技術
革新が行われており、加工可能な最小線幅等の設計ルー
ルも順次改良されている。更に、そのような技術革新に
対応した製品を迅速に市場に投入することが重要になっ
ている。しかし、このような設計ルールの変更が有る度
に新規にレイアウトパターンの設計を行っていては、設
計に時間がかかる上、それに要する工数のために設計コ
ストが高くなるという問題があった。
【0005】そこで、レイアウトパターンのデータをで
きるだけ再利用できるようにするため、ポリゴンデータ
で表されたデータベースに代わって、設計ルール情報を
変更するだけで異なるルールのレイアウトパターンを自
動生成可能なシンボリックレイアウトと呼ばれる方法が
使用されるようになっている。シンボリックレイアウト
システムでは、あらかじめトランジスタやコンタクトと
いったシンボリックレイアウトオブジェクト(以下、オ
ブジェクトと称する。)が定義されており、それらのそ
れらオブジェクトの相対座標と、各オブジェクト間の結
線情報でレイアウトが表現される。
【0006】図8は、トランジスタを例とした従来のオ
ブジェクトを説明する図であり、(1)はオブジェクト
のファイルを、(2)は各オブジェクトの相対位置の表
現と結線情報を、(3)はシンボリックデータを示す。
図8の(1)に示すように、オブジェクトのファイル1
1では、トランジスタ12とコンタクト14は別々の要
素として記憶されている。参照番号13はトランジスタ
12の中心を示す。
【0007】上記のようなトランジスタ12とコンタク
ト14を組み合わせて、1個のトランジスタ回路を完成
させるには、図8の(2)に示すように、トランジスタ
12の中心13とドレインに対応するコンタクト141
とソースに対応するコンタクト142の相対座標、及び
それらの間の結線情報を決定する。このようにして完成
された1個のトランジスタ回路は、図8の(3)のよう
になる。実際には、トランジスタの面積ができるだけ小
さくなるようにテクノロジマッピング(コンパクショ
ン)処理が行われ、最終的な形状になる。
【0008】従来のシンボリックレイアウトシステムで
のトランジスタの基本レイアウトは、図9の(1)に示
すように、ドレインコンタクト141とソースコンタク
ト142をトランジスタ12の幅一杯に並べたものであ
る。この場合、各オブジェクト12、141、142の
Y方向位置関係は、一直線上に決められてしまう。ここ
で、トランジスタの部分に破線151と152で示すよ
うな金属(メタル)信号線をはしらせるとすると、コン
タクトの位置は必要なメタル信号線をはしらせられる範
囲で任意に決定できる。上記のコンパクション処理で
は、面積をできるだけ小さくするように各オブジェクト
の配置や配線が決定されるため、コンタクトの位置は、
メタル信号線がはしるかはしらないか、はしる場合には
何本かによって位置関係がばらついてしまう。通常コン
タクトからトランジスタの間は拡散層の配線であり、位
置関係がばらつくということは配線の長さがばらつくと
いうことであり、トランジスタの特性が異なることにな
る。
【0009】図10は、従来のシンボリックレイアウト
システムでの処理例を示す図であり、(1)はトランジ
スタ12とコンタクト14を示し、(2)はコンパクシ
ョンによるオブジェクトの位置変化を示し、(3)は拡
散層を介して直接つながる直列接続のトランジスタの接
続及びそのコンパクションによる変化を示す。前述のよ
うに、トランジスタ12とコンタクト14は独立したオ
ブジェクトとして扱われる。図10の(2)に示すよう
に、トランジスタ12とドレインコンタクト141とソ
ースコンタクト142は、一旦十分な間隔をおいて配置
された後、コンパクション処理により右の状態になる。
同様に、2個のトランジスタ121と122を拡散層を
介して直列接続する場合も、2個のコンタクト141と
142と共に、一旦十分な間隔をおいて配置された後、
コンパクション処理により右の状態になる。
【0010】図11は、トランジスタ上に1層のメタル
配線をはしらせる場合のレイアウト処理を示す図であ
る。トランジスタ12の中心を垂直な方向にメタル配線
がはしるため、コンタクト141と142はトランジス
タ12の対角線上に配置する。このような配置に対して
コンパクション処理を行うと、図11の(1)のよう
に、メタル配線が1本の場合と、(2)と(3)のメタ
ル配線が2本の場合とでトランジスタ12に対するコン
タクト141、142の位置に差が生じる上、(2)と
(3)のように、同じ2本のメタル配線でコンタクト1
41と142の相対距離は同じであっても、トランジス
タの中心からコンタクト141までの配線長さとトラン
ジスタの中心からコンタクト142までの配線長が異な
ることになる。これは、ドレイン線とソース線の長さが
異なることを意味し、トランジスタの特性が異なること
になる。
【0011】図12は、従来のシンボリックレイアウト
システムにおけるコンパクション処理を説明する図であ
る。図12の(1)に示すように、従来のコンパクショ
ン処理は、X方向とY方向を別々に処理し、両方向を同
時にコンパクション処理することはできない。そのた
め、図12の(2)に示すような一部が斜め方向で定義
されたベントゲートと呼ばれる構造を有するトランジス
タに対してコンクトを配置し、コンパクション処理する
場合には、X方向とY方向の両方を同時にコンパクショ
ンしないと十分なコンパクションはできない。X方向と
Y方向を独立に処理すると、その処理の順番で得られる
位置関係が変わってしまい、完全には取り扱えないのが
現状である。
【0012】図13は、これまで説明した従来のシンボ
リックレイアウトシステムで得たレイアウトパターンの
出力例を示す図である。
【0013】
【発明が解決しようとする課題】以上のように、従来の
シンボリックレイアウトシステムでは、トランジスタと
コンタクトの位置関係がばらつくため、トランジスタの
特性のばらつきが大きくなるという問題があった。特に
高性能な特性を有することが要求される分野の半導体集
積回路装置では、このようなトランジスタの特性のばら
つきが問題になる。そのため、実デバイスの性能を設計
時のシミュレーション段階で正確に見積もる必要がある
場合には、シンボリックレイアウトシステムで作成した
レイアウトに対して、そのまま回路シミュレーションを
行うか、あるいはレイアウトの異なるトランジスタであ
るにもかかわらず標準のトランジスタ特性を有するもの
としてシミュレーションするしかなかった。しかし、回
路シミュレーションは、シミュレーション時間が膨大で
あるため、設計期間等の問題を考慮すると現実的には不
可能であり、また、すべてのトランジスタが標準のトラ
ンジスタ特性を有すると仮定する場合には、限界性能を
目標とするような高性能分野の半導体集積回路装置の設
計では、所望の性能で確実に動作するものを製作するの
が難しいという問題が生じていた。
【0014】本発明は上記問題点に鑑みてなされたもの
であり、ドレインコンタクトとソースコンタクトとを対
角に配置するレイアウトでも特性のばらつきが小さく、
且つレイアウト効率も向上させたシンボリックレイアウ
トシステムの実現を目的とする。
【0015】
【課題を解決するための手段】本発明のシンボリックレ
イアウトシステムは、シンボリックレイアウトオブジェ
クトを記憶するシンボリックレイアウトオブジェクトフ
ァイルと、回路図に従ってシンボリックレイアウトオブ
ジェクトファイルに記憶されたシンボリックレイアウト
オブジェクト及び配線パターンを配置してプレレイアウ
トパターンを生成するオブジェクト配置・配線手段と、
プレレイアウトパターンに対してコンパクション処理を
行いレイアウトパターンを生成するコンパクション手段
と、レイアウトパターンを記憶するレイアウトパターン
ファイルを備え、上記目的を達成するため、シンボリッ
クレイアウトオブジェクトファイルは、同一の拡散図形
で構成されるトランジスタのゲート部と、ドレインコン
タクトと、ソースコンタクトを有するトランジスタオブ
ジェクトを、前記シンボリックレイアウトオブジェクト
として備えることを特徴とする。
【0016】更に、シンボリックレイアウトオブジェク
トファイルは、記憶された2個以上のシンボリックレイ
アウトオブジェクトを合成した合成シンボリックレイア
ウトオブジェクトと、合成に使用したシンボリックレイ
アウトオブジェクトと合成された合成シンボリックレイ
アウトオブジェクトの関係を示す合成リストとを記憶し
ている。
【0017】合成シンボリックレイアウトオブジェクト
は、合成するシンボリックレイアウトオブジェクトをポ
リゴンベースの図形演算に変換して合成した後、シンボ
リックレイアウトオブジェクトに変換したデータであ
る。更に、合成機能をシンボリックのマニュアルレイア
ウトシステムとして実現する場合には、シンボリックレ
イアウトオブジェクトファイルに記憶されたシンボリッ
クレイアウトオブジェクトをポリゴンベースの変換する
手段と、ユーザの指示に従ってポリゴンベースのオブジ
ェクトを図形演算により合成する手段と、合成されたポ
リゴンベースのオブジェクトをシンボリックレイアウト
オブジェクトに変換する手段とを備える合成手段を備え
る。
【0018】更に、シンボリックレイアウトオブジェク
トファイルは、シンボリックレイアウトオブジェクトフ
ァイルに記憶された2個以上のシンボリックレイアウト
オブジェクトをポリゴンベースの図形演算により合成し
たデータを、シンボリックレイアウトオブジェクトとし
て記憶している。シンボリックレイアウトオブジェクト
ファイルは、シンボリックレイアウトオブジェクトファ
イルに記憶された2個以上のシンボリックレイアウトオ
ブジェクトを合成した合成シンボリックレイアウトオブ
ジェクトと、合成シンボリックレイアウトオブジェクト
の合成に使用したシンボリックレイアウトオブジェクト
と合成された合成シンボリックレイアウトオブジェクト
の関係を示す合成リストとを記憶している。
【0019】本発明のシンボリックレイアウトシステム
は、ネットリストドリブン型であることが望ましい。シ
ンボリックレイアウトオブジェクトファイルを記憶する
データベースは、ネットリスト上にオブジェクトを構成
するトランジスタ及びネットのグループ化情報を有す
る。
【0020】コンパクション手段は、レイアウト設計基
準を記述したファイルを参照してコンパクションを行
う。図8に示したように従来のシンボリックレイアウト
システムでは、トランジスタとコンタクトが別々のオブ
ジェクトとして記憶されていた。これに対して、本発明
のシンボリックレイアウトシステムでは、ドレインコン
タクトとソースコンタクトをトランジスタのオブジェク
トのなかに組み入れてしまい、コンパクション処理の対
象外とすることで、トランジスタのゲート部分に対する
ドレインコンタクト及びソースコンタクトの位置のばら
つきによる特性の不均一をなくしている。
【0021】また、曲げたゲートであるベントゲート
は、図12で説明したように従来のシンボリックレイア
ウトシステムでは取り扱うのが難しかった。本発明で
は、トランジスタの内部はコンパクション処理の対象外
になるため、ベントゲートを有するトランジスタを1つ
のオブジェクトとすることで、容易に扱えるようにな
る。これにより、従来の直線ゲートを用いたものに比べ
て、レイアウト面積を縮小することが可能になる。
【0022】更に、同じレイアウトを実現する場合に
も、構成するオブジェクトの数が減るため、大規模な回
路データにも対応できるようになり、処理時間も短縮さ
れ高速化できる。
【0023】
【発明の実施の形態】図1は、実施例のシンボリックレ
イアウトシステムの構成を示す図である。図1におい
て、参照番号1はシンボリックレイアウトオブジェクト
を記憶するシンボリックレイアウトオブジェクトファイ
ルであり、2は回路図に従ってシンボリックレイアウト
オブジェクトファイル1に記憶されたシンボリックレイ
アウトオブジェクト及び配線パターンを配置してプレレ
イアウトパターンを生成するオブジェクト配置・配線手
段であり、3はプレレイアウトパターンに対してコンパ
クション処理を行いレイアウトパターンを生成するコン
パクション手段であり、4はレイアウトパターンを記憶
するレイアウトパターンファイルであり、これらは従来
のものとほぼ同様の機能を有する。従来と異なる点は、
シンボリックレイアウトオブジェクトファイル1は、同
一の拡散図形で構成されるトランジスタのゲート部7
と、ドレインコンタクト8と、ソースコンタクト9を一
体としてトランジスタオブジェクト5として記憶してい
ることであり、オブジェクト配置・配線手段2及びコン
パクション手段3もこれを1つのオブジェクト(トラン
ジスタオブジェクト)として扱う。参照番号6は、トラ
ンジスタの領域に相当する拡散部分を示す。なお、図1
では、ゲート部7が1個のものを示してあるが、後述す
る直列接続のトランジスタ等各種のトランジスタがオブ
ジェクトとして記憶されている。また、トランジスタ
は、図示のように、ベントゲートのものにすることも可
能である。
【0024】図2は、実施例においてレイアウトパター
ンを生成する処理を示すフローチャートである。ステッ
プ201では、作業対象となる回路図を受け取る。ステ
ップ202では、オブジェクト配置・配線手段2が上記
のようなトランジスタオブジェクトを回路図に従って配
置し、必要な配線パターンを決定する。これにより、コ
ンパクション処理が行われる前のプレレイアウトパター
ンができる。
【0025】ステップ203では、コンパクション手段
3がプレレイアウトパターンに対してコンパクション処
理を行う。これによりオブジェクトレベルでのレイアウ
トパターンが完成する。ステップ204では、完成した
レイアウトパターンが出力される。この時、オブジェク
トの形で配置されているレイアウトパターンを、絶対座
標のデータに変換して出力する。これにより最終的なレ
イアウトパターンが完成する。
【0026】トランジスタの配置を行う場合、図3のよ
うに、異なるトランジスタのソースを共有させる処理の
必要が生じる場合がある。従来のシンボリックレイアウ
トシステムでは、トランジスタとコンタクトが別々に扱
われていたため、図14に示すように、共通化するコン
タクト144と145の一方、例えば145を削除し、
トランジスタ122とコンタクト145を結ぶ拡散配線
171をコンタクト144に接続するだけで簡単に行え
た。しかし、本発明では、コンタクトを含めたトランジ
スタがオブジェクトとして扱われるために、トランジス
タ31とトランジスタ32はそれぞれ単体のオブジェク
トとして構成されているため、オブジェクトそのものを
変更する必要がある。そこで、本実施例では、あらかじ
め合成オブジェクトを登録しておくことにより、このよ
うな処理を可能にする。
【0027】図4は、実施例における合成オブジェクト
の取扱方法を示す図である。図4の(1)に示すよう
に、シンボリックレイアウトオブジェクトファイル1
は、図示のオブジェクト31と32を記憶しており、更
にそれらを合成したオブジェクト33も記憶している。
そして、図1に示したように、シンボリックレイアウト
オブジェクトファイル1に、図4の(2)に示すような
合成リスト10を記憶させておく。合成リストには合成
する第1のオブジェクトと、第2のオブジェクトと、合
成された合成オブジェクトが表にされている。なお、合
成するオブジェクトが3個以上でもよい。
【0028】オブジェクト配置・配線手段2は、合成す
る必要のあるオブジェクトを配置する場合には、この合
成リスト10を参照して合成オブジェクトを配置する。
図5は、合成オブジェクトを作成する処理の1つの例を
示すフローチャトである。ステップ401では合成する
2つのオブジェクトをポリゴンデータに変換する。
【0029】ステップ402では2つのオブジェクトを
重ねる位置、具体的には共通化するコンタクトを指示す
る。ステップ403では、重なった部分の一方のコンタ
クトを削除し、拡散図形をマージする処理を行い合成す
る。ステップ404では、ステップ403で生成された
合成のポリゴンデータをオブジェクトデータに変換す
る。
【0030】ステップ405では、合成オブジェクトを
ファイルに登録しすると共に、合成リストに上記の関係
を登録する。なお、このような合成機能をシンボリック
のマニュアルレイアウトシステムとして実現する場合に
は、図5に示し各ステップの処理を行う機能を設け、ユ
ーザの指示に従って処理を行うようにする。
【0031】以上のような機能を有する本発明の実施例
のシンボリックレイアウトシステムを使用して得られた
レイアウトパターンの例を図6に示す。ここに示したも
のは図13に示したものと同様の回路構成を有するもの
である。図6と図13を比較して明らかなように、従来
例においては、各トランジスタのゲートに対するコンタ
クトの配置がばらついているが、本発明の例では、すべ
て一定である。更に、本発明ではベントゲートを使用し
ているため、レイアウト面積も小さい。更に、図13に
示した従来例のパターンは22個のオブジェクトで構成
されるが、図6の本発明のパターンは4個のオブジェク
トで構成される。これにより、処理時間が短縮される。
【0032】ここで、CADシステムにおけるネットリ
スト及びネットリストのグルーピングについて説明す
る。図15はネットリストの例を示す図であり、(1)
は回路図を示し、(2)はトランジスタレベルでの回路
図を示す。図16は図15のネットリストに対応するシ
ンボリックオブジェクトのレイアウトを示す図であり、
(1)はシンボリックオブジェクトのレイアウトを、
(2)はそれをより抽象化して示す。ネットリストと
は、図示のような論理図面から抽出されるNANDゲー
ト、NORゲート等のゲートやトランジスタがどのよう
に接続されているかを示す情報である。
【0033】ネットリストドリブン型のレイアウトシス
テムは、論理的な接続情報(ネットリスト)を持つ。例
えば、図15に示したインバータAがどの図16に示し
たレイアウトのどのセルに相当し、あるいはどの配線が
どのネットに相当するといった情報を有しており、これ
からどのネットが未配線か、ショートがないかといった
ことがチェックできる。
【0034】図15及び図16のようなレイアウトを本
発明のシンボリックオブジェクトで実現した場合、複数
のトランジスタで1つのオブジェクトを構成するものが
あるので、図15の(2)に示す論理図の接続情報であ
るネットリスト側にどのトランジスタにどのトランジス
タがレイアウトのシンボルを構成するかの情報が必要に
なる。これがネットリストのグルーピング情報である。
【0035】図17は、本発明に基づいてインバータA
とNANDゲートBを1つのオブジェクトにする合成を
おこなった場合のネットリストとシンボリックオブジェ
クトを示す図であり、(1)はトランジスタレベルでの
回路図を、(2)はシンボリックオブジェクトのレイア
ウトを示す。トランジスタのグループが変わるので、図
17の(1)のように、ネットリストグルーピング情報
も変更される。
【0036】
【発明の効果】以上説明したように、本発明によれば、
トランジスタ特性が均一化でき、ベントゲートの導入に
よる面積縮小が可能で、データ処理時間が短縮できるシ
ンボリックレイアウトシステムが実現でき、技術の進歩
に合わせて高性能のLSIを迅速に市場に投入できる。
【図面の簡単な説明】
【図1】本発明の実施例の構成を示すブロック図であ
る。
【図2】本発明でのレイアウト処理を示すフローチャー
トである。
【図3】2つのシンボリックオブジェクトの合成を示す
図である。
【図4】実施例における合成シンボリックオブジェクト
の取扱を示す図である。
【図5】オブジェクトの合成処理を示すフローチャート
である。
【図6】本発明によるレイアウトパターンの出力例を示
す図である。
【図7】ポリゴンレイアウトデータの例を示す図であ
る。
【図8】シンボリックレイアウトオブジェクトを示す図
である。
【図9】従来例でのトランジスタのシンボリックデータ
を示す図である。
【図10】従来のシンボリックレイアウトシステムにお
ける処理例を示す図である。
【図11】従来のシンボリックレイアウトシステムにお
ける問題点を示す図である。
【図12】従来のシンボリックレイアウトシステムにお
けるコンパクション処理を示す図である。
【図13】従来のシンボリックレイアウトシステムによ
るレイアウトパターンの出力例を示す図である。
【図14】従来のシンボリックレイアウトシステムにお
ける合成処理を示す図である。
【図15】ネットリストの例を示す図である。
【図16】ネットリストに対応したシンボリックオブジ
ェクトのレイアウトを示す図である。
【図17】合成したシンボリックオブジェクトを示す図
である。
【符号の説明】
1…シンボリックレイアウトオブジェクトファイル 2…オブジェクト配置・配線手段 3…コンパクション手段 4…レイアウトパターンファイル 5…トランジスタオブジェクト

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 シンボリックレイアウトオブジェクトを
    記憶するシンボリックレイアウトオブジェクトファイル
    (1)と、 回路図に従って、シンボリックレイアウトオブジェクト
    ファイル(1)に記憶されたシンボリックレイアウトオ
    ブジェクト及び配線パターンを配置してプレレイアウト
    パターンを生成するオブジェクト配置・配線手段(2)
    と、 前記プレレイアウトパターンに対してコンパクション処
    理を行いレイアウトパターンを生成するコンパクション
    手段(3)と、 前記レイアウトパターンを記憶するレイアウトパターン
    ファイル(4)とを備えるシンボリックレイアウトシス
    テムにおいて、 前記シンボリックレイアウトオブジェクトファイル
    (1)は、同一の拡散図形で構成されるトランジスタの
    ゲート部(7)と、ドレインコンタクト(8)と、ソー
    スコンタクト(9)を有するトランジスタオブジェクト
    (5)を、前記シンボリックレイアウトオブジェクトと
    して備えることを特徴とするシンボリックレイアウトシ
    ステム。
  2. 【請求項2】 前記シンボリックレイアウトオブジェク
    トファイル(1)は、当該シンボリックレイアウトオブ
    ジェクトファイル(1)に記憶された2個以上のシンボ
    リックレイアウトオブジェクトを合成した合成シンボリ
    ックレイアウトオブジェクトと、該合成シンボリックレ
    イアウトオブジェクトの合成に使用したシンボリックレ
    イアウトオブジェクトと合成された合成シンボリックレ
    イアウトオブジェクトの関係を示す合成リスト(10)
    とを記憶している請求項1に記載のシンボリックレイア
    ウトシステム。
  3. 【請求項3】 前記合成シンボリックレイアウトオブジ
    ェクトは、合成するシンボリックレイアウトオブジェク
    トをポリゴンベースの図形演算に変換して合成した後、
    シンボリックレイアウトオブジェクトに変換したデータ
    である請求項2に記載のシンボリックレイアウトシステ
    ム。
  4. 【請求項4】 前記シンボリックレイアウトオブジェク
    トファイル(1)に記憶されたシンボリックレイアウト
    オブジェクトをポリゴンベースの変換する手段と、ユー
    ザの指示に従ってポリゴンベースのオブジェクトを図形
    演算により合成する手段と、合成されたポリゴンベース
    のオブジェクトをシンボリックレイアウトオブジェクト
    に変換する手段とを備える合成手段を備える請求項1に
    記載のシンボリックレイアウトシステム。
  5. 【請求項5】 当該シンボリックレイアウトシステム
    は、ネットリストドリブン型である請求項1から4のい
    ずれか1項に記載のシンボリックレイアウトシステム。
  6. 【請求項6】 前記シンボリックレイアウトオブジェク
    トファイル(1)を記憶するデータベースは、ネットリ
    スト上にオブジェクトを構成するトランジスタ及びネッ
    トのグループ化情報を有する請求項1から5のいずれか
    1項に記載のシンボリックレイアウトシステム。
  7. 【請求項7】 前記コンパクション手段(3)は、レイ
    アウト設計基準を記述したファイルを参照してコンパク
    ションを行う請求項1に記載のシンボリックレイアウト
    システム。
JP7241061A 1995-09-20 1995-09-20 シンボリックレイアウトシステム Withdrawn JPH0981625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7241061A JPH0981625A (ja) 1995-09-20 1995-09-20 シンボリックレイアウトシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7241061A JPH0981625A (ja) 1995-09-20 1995-09-20 シンボリックレイアウトシステム

Publications (1)

Publication Number Publication Date
JPH0981625A true JPH0981625A (ja) 1997-03-28

Family

ID=17068726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7241061A Withdrawn JPH0981625A (ja) 1995-09-20 1995-09-20 シンボリックレイアウトシステム

Country Status (1)

Country Link
JP (1) JPH0981625A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541647B2 (en) 1997-08-21 2009-06-02 Renesas Technology Corp. Method of designing semiconductor integrated circuit device and semiconductor integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541647B2 (en) 1997-08-21 2009-06-02 Renesas Technology Corp. Method of designing semiconductor integrated circuit device and semiconductor integrated circuit device
US7642601B2 (en) 1997-08-21 2010-01-05 Renesas Technology Corp. Method of designing semiconductor integrated circuit device and semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
Weste Virtual grid symbolic layout
US5920486A (en) Parameterized cells for generating dense layouts of VLSI circuits
US8839175B2 (en) Scalable meta-data objects
JPH04124855A (ja) 半導体集積回路装置とそのレイアウト設計方法及びレイアウト設計装置
JP3244270B2 (ja) 2個以上の集積回路を一つの集積回路へ併合する方法
JPH09106420A (ja) 異なる製造工程で集積回路を簡易的に生成する方法及びシステム
US6629300B1 (en) CAD system for an ASIC
JPH0981625A (ja) シンボリックレイアウトシステム
JPH0677324A (ja) 導体部分のレイアウトデータの変換方法及びその装置
US6780745B2 (en) Semiconductor integrated circuit and method of manufacturing the same
US20030014722A1 (en) Automatic layout design method of wirings in semiconductor integrated circuit
JP2001085528A (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
US5841157A (en) Semiconductor integrated circuit including a high density cell
JPH096826A (ja) 半導体集積回路の設計方法
JP2557856B2 (ja) Cadシステム
JP3139400B2 (ja) 半導体集積回路のレイアウト方法
JP2790876B2 (ja) 半導体装置の製造方法
JP2003037165A (ja) 半導体集積回路の設計方法と製造方法
JPH06110972A (ja) 集積回路マスクパターンからの回路接続情報抽出方法
JP2919412B2 (ja) マクロセル及びそのレイアウト方法
JPH1187611A (ja) 半導体装置製造に用いるパターンレイアウトシステム
JPH0863508A (ja) 高速図形処理装置
JPH04291743A (ja) 半導体集積回路の設計支援装置
EP0120089A1 (en) Automatically adjustable chip design method
PHAM et al. A CMOS cell compiler for a bit-mapping CAD system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203