JP3244270B2 - ２個以上の集積回路を一つの集積回路へ併合する方法 - Google Patents

２個以上の集積回路を一つの集積回路へ併合する方法

Info

Publication number
JP3244270B2
JP3244270B2 JP29871790A JP29871790A JP3244270B2 JP 3244270 B2 JP3244270 B2 JP 3244270B2 JP 29871790 A JP29871790 A JP 29871790A JP 29871790 A JP29871790 A JP 29871790A JP 3244270 B2 JP3244270 B2 JP 3244270B2
Authority
JP
Japan
Prior art keywords
mask
integrated circuit
database
data
polygon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29871790A
Other languages
English (en)
Other versions
JPH03206645A (ja
Inventor
ニライ，クマル
Original Assignee
ザイログ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザイログ，インコーポレイテッド filed Critical ザイログ，インコーポレイテッド
Publication of JPH03206645A publication Critical patent/JPH03206645A/ja
Application granted granted Critical
Publication of JP3244270B2 publication Critical patent/JP3244270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般に集積回路の設計に関し、特に１個以上
の現存する集積回路を一つの集積回路チップへと組み合
わせる技術に関する。
【０００２】
【従来の技術】
既知のように、多数の集積回路チップは、複数のプロ
セスステップを連続して行って、一つの半導体ウエハ上
へ製造される。一つ以上のプロセスステップは、回路層
を変更するか、あるいは形成するステップに属するもの
である。複数の層が順次詰み重ねられるように連続して
形成される。各層に実行する操作によって生じる形状
は、光学マスクで規定される。
【０００３】 代表的には、第１のプロセスステップでは、拡散マス
クによって定義されたパターンにしたがって、半導体ウ
エハ基板内へ拡散を行うか、あるいはイオンを打ち込
む。第２のステップでは、代表的には、別のマスクのパ
ターンにしたがって、多結晶シリコンゲートを形成す
る。次のステップでは、さらに別のマスクを用いて、多
結晶シリコンと基板の拡散領域とのコンタクトを形成し
てもよい。次のステップでは、接続したゲートと拡散領
域を金属導体に接続して、別のマスクを用いて導体を相
互接続する。上述したステップは代表的な最小のプロセ
スであるが、多くの集積回路ではさらに多くのステップ
が必要となり、これらのステップを実施するのに使用す
るために、さらに種々のレイアウトが必要である。さら
に、ある場合には、上記のようなマスクステップのシー
ケンスとは異なったステップもあり、この単純な場合の
ステップのうちには、２つ以上のマスクを実施する必要
があるものも生じる。
【０００４】 かかる集積回路を最初に設計する際には、回路系統図
が最初に用意される。かかる回路図は、一つの集積回路
チップ上に実装されるように望まれる電子要素の全ての
相互接続を示すものである。系統図が完成すると、入手
可能なコンピュータソフトウェアツールを使用して系統
図が試験される。系統図に基づいて電子回路が希望する
ように動作することが、これらの試験から決定された
後、この系統図はマスクセットのそれぞれのマスクに関
するポリゴンを定義するデータベースへと変換される。
次に、これらのマスクは、製造プロセスで使用するため
に光学的に製造される。
【０００５】 過去、数年にわたり、非常に多くの集積回路がこの方
法で設計されていることから、複数の回路マスクセット
に対してかなりの数のデータベースライブラリが存在す
る。最近まで、かかる回路は単一の機能を実行するのに
有用なように設計されていた。例えば、一つの集積回路
チップはマイクロプロセサであり、他はマイクロプロセ
サと共に使用するための入出力回路、他のチップは、別
のチップを含むシステム用のダイレクトメモリアクセス
を実施するためのものといった具合である。
【０００６】
【発明が解決しようとする課題】
幾年もにわたって技術を改善し、個々の自律性のある
回路を最初に設計したときよりも、さらに多くの回路要
素を１つの与えられたシリコン基板領域上に形成するこ
とができる。それゆえ、２つ以上のかかる回路を一つの
集積回路チップ上に結合することが好ましいことはしば
しばある。結果は、生産における経済性である。何故な
らば、２つ以上のチップの代わりにわずか一つのチップ
が製造に必要とされるにすぎない。また、その応用上の
経済性である。何故ならば、過去に２つ以上の集積回路
パッケージ空間が必要であった代わりに、一つの電子機
器にはわずかに一つの集積回路パッケージの空間を備え
ていることが必要とされるにすぎない。
【０００７】 しかしながら、異なった設計ルールを使って組み合わ
せるべき回路が設計されているので、かかる回路を組み
合わせることは常に容易という訳ではない。例えば、一
つの回路のレイアウトは2.0ミクロンの線幅で設計され
ており、他は16ミクロンであって、これらを0.9ミクロ
ンで製造された単一の集積回路内へ組み合わせるよう希
望されるものである。他の実例は、個々のｐ形拡散領域
マスクとｎ形拡散領域マスクとを使用して設計されたCM
OS回路であり、CMOSと組み合わせるように望まれた他の
回路は拡散領域を識別するための一つの拡散マスクと、
どの領域がｐ形であって、どれがｎ形であるかを識別す
るための他のマスクとを使用して設計されたものであ
る。CMOSプロセスにおける他の変形は、同様に、組み合
わせるよう望まれた回路セル間で共通に見出されるもの
である。結果として、２つ以上の集積回路マスクを同一
の設計ルールによって共通化する目的で、組み合わせる
べき２つ以上の集積回路マスクセットに対するデータベ
ースを変形するためには、多大の設計上の努力が払われ
ている。
【０００８】 それゆえ、本発明の第１の目的は、単一の組み合わせ
られた集積回路チップを製造するための一つのマスクセ
ットを形成するために、異なった設計ルールをもつ２以
上の集積回路マスクセットの組み合わせを簡易化する技
術を提供することにある。
【０００９】
【課題を解決するための手段】
本目的、ならびにその他の目的は、本発明によって達
成される。すなわち、複数のマスクセットデータベース
の設計ルールの相違をなくすには、入手可能なコンピュ
ータソフトウェアツールを使って一つ以上のマスク相の
データの全てに同時に一括的に変換を施すことにより、
一体として組み合わせるべき集積回路セルの一つのマス
クセットのデータベースを変換させる。２つのマスクセ
ットのデータベースを一体に併合する前か、あるいはそ
れらを併合した後のいずれかで、この一括なデータ変換
あるいはバッチモードのデータ変換を行ってもよいし、
もしくはこれらの併合前および併合後のそれぞれで別の
変換を施してもよい。セルデータを一体に併合した後で
データ変換を行う場合、ソフトウェアプログラムにより
仮想の識別マスクのデータを用いて、変換させたいセル
からのデータを、もう一つのセルもしくは他の複数のセ
ルのデータに影響を及ぼすことなく分離させる。
【００１０】 集積回路セルを併合して設計するために用いられる設
計ルールのそれぞれのデータの相違は、簡単に上述した
一般的なプロセスによる操作を連続して行って、一度に
一回ずつアドレスされる。設計ルールにおけるこれらの
相違には、代表的にはｐ形ウェル、ｎ形ウェル、あるい
は両極性のウェル形である構造として既知の、CMOS論理
要素が形成される方法での相違を含んでいる。もし相違
があれば、一緒に組み合わされている２つのセルのうち
の１つの拡散マスクに対するデータベースは、全体の最
終的な集積回路が同一のプロセスによって作られるよう
に、他のセルのデータベースに変換させなければならな
い。このような複数のセルの１つセルのデータベースに
かかる一括的な変換を施す他の実例は、その大きさを縮
小、あるいは拡大するさいのものである。別の実例は、
最終的集積回路セルを製造するために使用されようとし
ているプロセス技術に適合させるため、セルの一つに対
する一つ以上のマスク上に形成されるポリゴンの縁部に
バイアスを付加するか、あるいはこれを補正するための
ものである。別の変換を施して、当該与えられた層で一
緒に組み合わせるべき２つのマスクのそれぞれのデータ
に対して、データベースのそれぞれが同じ最終的な集積
回路マスク層を確実に特定するようにする。
【００１１】 本発明の技術を用いることで、これらの必要な設計の
変換を比較的容易に施すことができる。一般に、単一の
ソフトウェアコマンドで、他の回路のデータベースによ
って特定された設計に、適宜、一度に一つ以上のマスク
層のデータを合わせられる。このような１つの操作を、
単一の集積回路マスクセットのデータベース内に組み合
わせる２以上のデータベースの異なる設計ルールにそれ
ぞれ実行する。マスクレイアウトエディタ用のソフトウ
ェアパッケージを用いて、一度に１ポリゴンずつ個々の
ポリゴン変換またはパターン変換を施していては、非常
に時間がかかりコスト高になるため、以前は組み合わせ
ることができなかった集積回路が、このような技術を用
いることで組み合わせ可能となった。単一のチップの一
部として並機能を量左極めて多数の集積回路が実現でき
る。
【００１２】 本発明のさらに他の目的、利点、および特徴は、添付
図面に関連して記述されたその実施例の次の記載事項か
ら明らかになろう。
【００１３】
【実施例】
第１図を参照すると、左側の欄には、現存する集積回
路を製造するのに使用される５枚の個々のマスク11〜15
のポリゴンを定義するコンピュータデータを概念的に示
している。さらに多数のマスクが多くの集積回路には必
要とされるが、上記で本発明の技術を説明できるので、
上記は明らかに簡潔に示した表示である。これらのマス
クのそれぞれに対するデータは、組み合わせるべき第１
のセルを形成している。
【００１４】 同様に、右側の欄には第２の現存する集積回路の一式
のマスク16〜20のポリゴンに対するデータを示してい
る。当該データは、第２のセルとして組み合わされて集
積回路が構成さえる。簡潔に記載するために、わずか２
つのセルを組み合わせて組み合わせ集積回路を作ること
がこの実例で説明されているが、データベースを展開す
るのに使用される設計ルールが相異なっているゆえに生
ずる相違をなくすようにデータベースを編集するため、
記述されているのと同じ技術を使用して２以上の任意の
数のセルが組合わせられるものと理解されよう。
【００１５】 第１図の真中の欄は、得られた組合せ集積回路のマス
クに対するデータベースを概念的に説明する図である。
マスク21のデータは、組み合わせられている２つのセル
のそれぞれからのマスク11、16のデータの組合せであ
る。同様に、マスクデータ22はマスクデータ12、17の組
合せであり、組み合わせられたマスク23はマスクデータ
13、18の組合せであり、組み合わせられたマスクデータ
24はデータ14、19の組合せであり、最後に、マスク25の
データは２つのセルからのデータの組み合わせである。
【００１６】 これらの組み合わせられた回路のマスクポリゴンデー
タ21〜25のそれぞれは、回路を製造するマスクを作るた
めに使用できるが、通常、さらに他に何かをしないと、
それらの間に相互接続、すなわち協調がない。２つのセ
ル間で相互接続を行うために、バイア（コンタクト）層
26のデータが設計され、同時に金属導体層27のデータも
設計される。複数セルのそれぞれに既に存在する入力パ
ット、あるいは出力パッドの間でのみ層26、27を相互接
続するものであれば非常に単純なものであるが、２つの
セルの相異なった回路点で層26、27によって相互接続が
行われることもある。仮想マスク28に対するデータは本
発明のプロセスの一部分として特定されており、この後
に記載する。
【００１７】 第１および第２のセルに対するデータベースにおける
相異なった設計ルールに起因する相違の実例として、第
１のセルに対する拡散マスク11、12は、ｐ形拡散層およ
びｎ形拡散層が集積回路基板内に形成されるべきである
場合を個々に示すもので、閉ポリゴンを備える形式のも
のであるとして説明されている。すなわち、マスク11は
ｐ形拡散層が作られるべき回路の領域、ならびにマスク
12はｎ形拡散層が作られるべき回路の領域を定義してい
る。第１図の第２のセルは、２つの拡散マスク16、17を
利用するものを示してあるが、それらのマスク16、17は
相異なった方法でｐ形拡散層およびｎ形拡散層のための
領域を定義している。この実例では、マスク16には、基
板に施すことが望ましいとされるあらゆる拡散のパター
ンのポリゴンを含んでおり、またマスク17にはこれらの
拡散層領域のどちらがｐ形のものであり、どちらがｎ形
のものであるかを定義している。この相違は、第１およ
び第２のセルに対して使用される設計ルールの明確な相
違である。これらのセルの一つの、これら２つのマスク
層に対するデータと、単一のプロセスで２つのセルが同
時に、組み合わせられた集積回路の一部として作られる
ように、組み合わせられたマスク層21、22における他の
セルのデータと合致するように変換させなければならな
い。
【００１８】 集積回路ウエハ上の多結晶シリコンの堆積されるべき
場所を示しているポリゴンが、多結晶シリコン層マスク
13、18に含まれている。この層で存在する可能性のある
一つの設計上の相違は、任意の他の層で存在するものに
加えて、２つのセルがデータベースのそれぞれが、デー
タからマスクをえるための入手可能なコンピュータソフ
トウェアパッケージによって使用される相異なった層数
を有するように多結晶シリコン層を特定していることに
ある。明らかに、かかる層13、18を単一層23へと組み合
わせる前に、各層番号は同じにしなければならないか、
あるいは、組み合わせられた層23のデータを取り扱うと
きにコンピュータソフトウェアが認識している共通層へ
と変化させなければならない。
【００１９】 同種類の層認識変換は、コンタクト層14、19に施すこ
とができる。これらのマスクに対するデータは、それら
のマスクの下の多結晶シリコンあるいは拡散領域が金属
とコンタクトすべきである場所のポリゴンを定義する。
マスク15、20は、回路動作を実施するために希望される
方法にしたがって、これらのコンタクトに接触している
導体のポリゴンを定義するものである。
【００２０】 一般に使用されている基本的なCMOSプロセスには３種
類あり、相異なるプロセスによってCMOS構造を実現する
ためのあらゆるマスクデータは、これを組み合わせると
きに、共通のプロセスへと変更される必要がある。３つ
の相異なるCMOS構造は、ｐ形ウェル、ｎ形ウェウ、なら
びに両極性ウェルのものである。第１および第２のセル
が相異なる構造形式のCMOSを実現するものであれば、そ
れらのうちの一つの拡散マスクは、他のセルによって実
現されているCMOS構造にしたがって、同一の回路を実現
するように変える必要がある。あるいは、代わりに、両
方のセルを、第３の形式のCMOS構造へと変化させること
ができる。セルを併合している予め知られた集積回路製
造者が、一つの形式のCMOS構造およびプロセスを使用す
ることを好み、かくして、当該プロセスにしたがって作
られた最終的な集積回路を備えることを好む傾向がある
場合が通常である。
【００２１】 ２つのセルのマスクデータベース間に存在する他の設
計ルールの違いは、その種々の拡散層、コンタクト層、
導体層などの寸法にある。例えば、セルは相異なる最小
線幅で配置することができ、それらを一様に配置するこ
とが望ましい。これは、同一の線幅になるまでマスク層
の一つ、あるいは両方を拡大したり、あるいは縮小した
りする（一般に「シュリンク」と称する）ことを含むも
のである。 データベースがそれぞれ同一のバイアス量を有するよ
うに、セルの一つに対する一つ以上のマスクのポリゴン
のバイアス（補正）量を変化させることは、通常、必要
である。これには、指定された絶対距離だけ近づける
か、あるいは離して、ポリゴンの相対する線を移動させ
る必要がある。種々の処理動作の、集積回路上に得られ
るポリゴンの最終的な形に与える影響を、かかるバイア
ス付加は補正するものである。例えば、３ミクロンルー
ルの拡散層領域、コンタクト層、あるいは金属導体の線
幅が完全な集積回路製品を作る上で望まれるならば、ラ
テラル拡散、エッチングなど当該マスクを使用した後に
プロセスステップで生ずる可能性のあるものを補正する
ため、これらの相対するポリゴンの線をそれよりも大き
くするか、あるいは小さくする必要があろう。そこで、
それによって希望する寸法で集積回路上に構成されてい
る最終的なポリゴンが得られる。
【００２２】 一つのセルのマスクレイアウトデータベースに上記の
ような種類の変換を通常のマスクレイアウトのコンピュ
ータソフトウェアツールを使用してレイアウト設計者に
よって手で行うのは、極めて困難なものであり、また長
い時間を要するものでもある。変換したい各ポリゴンの
形は、レイアウト設計者からのコマンドによって、かか
る技術を使って、個々に変化させなければならない。こ
れには、各マスク層のデータに対する数千の個々のコマ
ンドを含む可能性がある。かかる動作で起こるエラーの
機会は大きいので、多量のチェックや検証も必要であ
る。このプロセスの負担は、本質的に同様の設計ルール
を使って設計されている集積回路に単一のチップ上に集
積回路セルを組み合わせることを制限していることであ
る。これは、ある一社のものや単一の期間のものなど、
集積回路を制限する。これは、多くの異なった設計グル
ープによって設計された多くの会社に存在する極めて多
数の集積回路レイアウトデータベースの使用を制限し、
それらすべて僅かに設計ルールが異なったものを使用し
ている。
【００２３】 本発明の技術は、第２図において、組み合わせ方法を
示すステップ図に示してあるが、これにより、バッチモ
ードで各特定の編集あるいは変換の動作を一括に実施す
る入手可能なデータ操作用コンピュータソフトウェアを
使用することにより、個々のポリゴン変換コマンドを使
う必要性がなくなる。本発明を実施する際に使用が有用
なソフトウェアパッケージの実例は、カリフォルニア
州、メンローパークのシルバーリスコ社（Silvar Lisco
of Menlo Park,California）から入手可能なパターン
発生用ソフトウェアである。
【００２４】 最初のステップは、かかるソフトウェアツールを使用
するものであり、第２図のステップ31、33により指示さ
れているように、各セルのデータベースを個々に編集を
するためのものである。一括形式の動作の一例は、一つ
の層からの全ての領域を他の層を移動させるべきである
と指定することにより、一つのマスク層のためのデータ
を編集するものである。マスク領域間で、ポリゴン領域
も切替（交換）することができる。単一のソフトウェア
コマンドによって完全なマスクデータを得るために、こ
れらの動作を実施することができる。継続するプロセス
ステップを補正するためのバイアス付加は、予め与えら
れているマスクのデータについて、１回だけ、全てのポ
リゴンに単一のコマンドを使うことによって実施され
る。バイアス付加は各マスク上で相異なる傾向を有する
ので、この動作はマスク１枚ごとに１回だけ実行され
る。完成したマスクセットのデータベースの拡大、ある
いは縮小（シュリンク）は単一コマンドによって実施さ
れる。組み合わされているセルにおける設計ルールの相
違ゆえに必要とされる、上記各編集機能は、入手可能な
ソフトウェアツールを使用して、この方法で実施され
る。
【００２５】 次のステップ35において、２つのセルのデータベース
のそれぞれで、すべての希望される一括編集が個々に実
施された後、ステップ35において、データベースは一緒
に併合される。概念的に、これは第１図の左側の欄、あ
るいは右側の欄のマスクデータベースを、真中の欄の組
み合わせられた集積回路データベースへと、当該図面の
水平の矢印にしたがって組み合わせることである。もち
ろん、２つの組み合わせられたセルのそれぞれは、組み
合わされた回路レイアウトの個々の重複されていない領
域に置かれるため、組み合わされたデータベースにおい
て指定されている。
【００２６】 回路セルの組み合わせに加えて、さらに他のマスク層
26、27（第１図）を付加してレイアウトすることは一般
に必要であり、これは第２図のステップ37に指示されて
いる。前に記述したように、各回路セルの種々の部分を
他に接続するものである。さらに、共通層21〜25のいず
れか、あるいはすべても、相互接続、あるいは他の回路
を付加するために使用されている。２つのセル動作を完
全に併合することは、通常、望ましいことであり、導体
およびコンタクト層のレイアウトを通常の方法で設計す
ることによって達成される。
【００２７】 一且、当該設計が達成されると、完全に組み合わせら
れた集積回路が特定される。しかしながら、ステップ3
1、33に関して記載された一括編集機能のうちには、セ
ルデータベースが組み合わされた後まで延期することが
好ましいものもある。つまり、個々のセルデータベース
に対して以前に記述されている一括編集動作を行う前に
組み合わせを行った後まで、待つことがより望ましいも
のもある。最後まで残しておくことが一般に望ましい編
集機能の１つは、バイアスの付加（補正）であり、これ
は常にあらゆる回路マスクレイアウト設計においてなさ
れる最後の動作であるためである。さらに、ステップ3
1、33において実施する予定であった一括編集動作の幾
つかを設計者が不注意に省略する可能性があるので、ス
テップ35、37の後に上記一括編集機能のいずれかを実施
する準備がなされている。
【００２８】 この継続する一括編集プロセスにおける第１のステッ
プ39は、仮想マスク28（第１図）のデータを指定するた
めのものである。これは、２つのセルが単一集積回路へ
と組み合わせられるときに、２つのセル間の座標分割線
を指定する以外の何ものでもない。次に、ステップ41に
おいて、現在使用されているデータ操作用ソフトウェア
ツールに対する適切なコマンドを使用し、マスク21〜27
の一つと仮想マスクが組み合せられる。第１のセルある
いは第２のセルによって占められている組み合わせ集積
回路の領域が編集動作のために指定されることを、この
コマンドは指定するものである。この組み合わせは、一
般にはマスク21〜25の一つのデータで行われるが、実施
すべき一括編集機能に依存して、２つ以上のマスクの組
み合わせとすることができる。
【００２９】 次のステップ43は、一括的にこの組み合せられたデー
タを編集するためのものである。バイアス付加が実施さ
れている一括編集動作であるならば、単一のコマンドは
指定されたマスクのポリゴンの線を一つの方向、あるい
は他の方向へとある絶対量だけ移動させる。この動作
は、一つのセルに対してマスク21〜25のデータベースの
それぞれで、個々に達成される。その後、仮想マスク28
に対するデータは、他のセルのポリゴンに対して異なっ
た補正量を一括的に印加するため、組み合わせられた集
積回路マスク層データのそれぞれと再び組み合わされ
る。
【００３０】 一且、一括編集の全てが希望されるステップ43におい
て実施されると、編集されたデータベースは、ステップ
45において示されているように、集積回路マスクを作る
ために使用される。各マスクは、マスク21〜27（第１
図）のデータベースによって特定されたポリゴンの２次
元図面である。データベースから直接描かれたこれらの
大きなマスクは、集積回路処理機器において使用され
る。
【００３１】 本発明の種々の態様がその実施例に関連して記載され
ているいが、本発明は特許請求の範囲の全てによった保
護されるものと理解されたい。
【図面の簡単な説明】
【図１】 本発明の原理を説明するため、複数の集積回路セルを単
一の集積回路へと組合せることを系統的に示す図であ
る。
【図２】 図１で一般的に説明されている方法で、複数の集積回路
セルを組合せる際の本発明の技術的概略を描いた流れ図
である。
【符号の説明】
11、12、16、17、21、22……拡散マスク 13、18、23……多結晶シリコンマスク 14、19、24……コンタクトマスク 15、20、25、27……金属マスク 26……中間マスク 28……識別マスク 31、33、35、37、39、41、43、45……ステップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−15348（ＪＰ，Ａ) 特開 平１−147841（ＪＰ，Ａ)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも第１の集積回路セルおよび第２
    の集積回路セルのマスクセットを規定するポリゴンデー
    タベースで、 前記ポリゴンデータベースは少なくとも前記各第１の集
    積回路セルと第２の集積回路セルを規定し、 次の（１），（２），（３）の設計ルールすなわち、 （１）ｐ形またはｎ形の拡散が規定されているもの （２）集積回路の各層の番号または （３）ｐ形ウエル、ｎ形ウエル，または両極性ウエル の複数の設計ルールの内、少なくとも一つに関して異な
    って規定されている前記ポリゴンデータベースを組み合
    わせて、 前記第１の集積回路セルと第２の集積回路セルの機能を
    組み合わせた単一の集積回路セルの一組のマスクセット
    を規定するポリゴンデータベースを作成する方法におい
    て、 前記第１の集積回路セルおよび第２の集積回路セルの少
    なくとも１つのセルのポリゴンデータベースに少なくと
    も１つの一括変換を施すことによって編集し、 前記少なくとも第１のセルと第２のセルのデータベース
    において少なくとも同じ１つの設計ルールとなるように
    編集する編集ステップと、および 組み合わせるべき集積回路のマスクセットのうち、前記
    第１のセルと前記第２のセルのデータベースが占める範
    囲が第１のマスク領域と第２のマスク領域で重複しない
    ように、ポリゴンデータベースを組み合わせる組み合わ
    せステップとを含み、 前記編集ステップは、さらに 前記組み合わせられた集積回路のマスクセットデータベ
    ースに前記２つのセルの動作を併合するための編集を実
    行するステップと、 前記第１の集積回路セルかもしくは第２の集積回路セル
    のマスク領域の輪郭を描くもので、前記組み合わせられ
    た集積回路のマスクレイアウトの仮想マスクのデータを
    規定するステップと、 前記仮想マスクデータと、前記組み合わせた集積回路の
    マスクポリゴンレイアウトデータを併合する併合ステッ
    プと、および 前記第１もしくは第２のマスク領域の輪郭のいずれかに
    ある併合されたポリゴンマスクセットのデータベースの
    一部を、第１または第２の集積回路セルの一つのポリゴ
    ンデータに一括変換を施すことによって編集するステッ
    プとを含むものであり、２個以上の集積回路を一つの集
    積回路へ併合する方法。
  2. 【請求項２】前記編集ステップは、編集されるデータベ
    ースのポリゴンのマスク領域の輪郭を移動して、再配置
    するステップを含む請求項１記載の方法。
  3. 【請求項３】前記編集ステップは、編集されるデータベ
    ースの少なくとも１つの層の番号を変換するステップを
    含む請求項１記載の方法。
  4. 【請求項４】前記編集ステップは、編集されるデータベ
    ースの複数のマスクの寸法を同時に変換するステップを
    含む請求項１記載の方法。
  5. 【請求項５】前記編集ステップは、異なるタイプのCMOS
    拡散プロセスを規定するための拡散領域を規定する少な
    くとも１つのマスクを変換するステップを含む請求項１
    記載の方法。
  6. 【請求項６】前記編集ステップは、ある層の領域を指定
    する範囲を、別の層の領域を指定するために、移動する
    こと、またはその逆に、前記別の層の領域を指定する範
    囲を、前記ある層の領域を指定するために、移動するこ
    とを含む請求項１記載の方法。
  7. 【請求項７】前記編集ステップは、前記第１のセルと前
    記第２のセルを組み合わせるステップの前に、それらの
    ポリゴンデータベースの編集を実行するステップを含む
    請求項１記載の方法。
  8. 【請求項８】マスクレイアウトデータベースを編集する
    方法は、少なくとも２つの集積回路セルのマスクポリゴ
    ンレイアウトのデータベースを重複しない範囲にあるよ
    うに組み合わせて形成した１つの集積回路のマスクレイ
    アウトデータベースを編集する方法であって、 データ操作ソフトウェアプログラムを有するコンピュー
    タ上で実行される以下のステップ、すなわち、 前記少なくとも２つの集積回路セルのうちの１つのセル
    のみに一致する領域の輪郭を描く、前記組み合わせた集
    積回路マスクレイアウトの仮想マスクのデータを規定す
    るステップと、 前記仮想マスクデータと、前記組み合わせた集積回路の
    マスクポリゴンレイアウトデータの内の少なくともいく
    つかを併合するステップと、 前記２つの集積回路セルのうち前記１つのセルのマスク
    レイアウトの併合させたポリゴンデータベースを、その
    ポリゴンデータに一括変換を施すことによって編集する
    ことで、前記少なくとも２つの集積回路セルのポリゴン
    データを一括変換する編集ステップとを含み、 前記編集ステップは、さらに、 前記第１の集積回路セルかもしくは第２の集積回路セル
    のマスク領域の輪郭を描くもので、前記組み合わせた集
    積回路マスクレイアウトの仮想マスクのデータが規定さ
    れ、 前記仮想マスクデータと、前記組み合わせた集積回路の
    マスクポリゴンレイアウトデータの少なくともいくつか
    を併合され、そして 前記第１のマスク領域か、第２のマスク領域のいずれか
    に存在する併合されたポリゴンマスクセットのデータベ
    ースの内の設計ルールの異なる一部を一括変換を施して
    編集するステップで、ここにおいて、 前記ポリゴンデータの一括変換は、次の（１），
    （２），（３）の設計ルールすなわち、 （１）ｐ形またはｎ形の拡散が規定されているもの （２）集積回路の各層の番号、または （３）ｐ形ウエル,n形ウエル，または両極性ウエル を含むものであるマスクレイアウトデータベースを編集
    する方法。
  9. 【請求項９】前記併合したポリゴンデータベースを編集
    するステップは、そのポリゴンのマスク領域の輪郭を移
    動して、再配置するステップを含む請求項８記載の方
    法。
  10. 【請求項１０】少なくとも１つの異なる設計ルールを有
    し、少なくとも第１の集積回路セルおよび第２の集積回
    路セルのマスクセットを規定するポリゴンデータベース
    を組み合わせて、前記第１の集積回路セルと第２の集積
    回路セルの機能を組み合わせる単一の集積回路の１つの
    マスクセットを規定するポリゴンデータベースを作成す
    る方法であって、 （ａ）前記第１の集積回路セルおよび第２の集積回路セ
    ルのそれぞれのポリゴンデータベースを、そのポリゴン
    データに一括変換を施すことによって別々に編集するス
    テップであり、ここにおいて 前記ポリゴンデータへの一括変換は、 少なくとも以下（１），（２），（３）の設計ルールで
    あって、 （１）ｐ形またはｎ形の拡散が規定されているもの （２）集積回路の各層の番号、または （３）ｐ形ウエル,n形ウエル，または両極性ウエル の一つを変更することを含む編集するステップと、 を含み、 （ｂ）組み合わせた集積回路のマスクセットのうち、前
    記第１のセルと前記第２のセルの編集されたポリゴンデ
    ータが占める範囲が第１のマスク領域と第２のマスク領
    域で重複しないように、編集されたデータベースを組み
    合わせるステップと、 （ｃ）前記第１のマスク領域の輪郭かもしくは第２のマ
    スク領域の輪郭の何れか１つの領域の輪郭を描くもの
    で、前記組み合わせた集積回路マスクセットの仮想マス
    クのデータを規定するステップと、 （ｄ）前記仮想マスクデータと、前記組み合わせた集積
    回路のマスクセットのデータの少なくともいくつかを併
    合するステップと、 （ｅ）前記第１のマスク領域の輪郭かもしくは第２のマ
    スク領域の輪郭の１つのマスクセットの併合されたポリ
    ゴンデータベースを、そのポリゴンデータに一括変換を
    施すことによって編集することで、前記第１のマスク領
    域の輪郭と第２のマスク領域の輪郭のうちの１つのポリ
    ゴンデータを一括変換する編集ステップとからなる方
    法。
  11. 【請求項１１】前記ステップ（ｄ）は、単一の層を表す
    前記組み合わせた集積回路マスクデータと仮想マスクデ
    ータを併合するステップを含み、前記ステップ（ｅ）
    は、前記単一の層の併合されたデータベースを編集する
    ステップを含む請求項10記載の方法。
  12. 【請求項１２】別々に存在する少なくとも第１の集積回
    路セルと第２の集積回路セルの機能を組み合わせる単一
    の集積電子回路チップのマスクセットを作成する方法で
    あって、 別々に存在する前記少なくとも第１の集積回路セルと第
    ２の集積回路セルのそれぞれのもので、異なるものとさ
    れる少なくとも以下（１），（２），（３）の設計ルー
    ルであって、 （１）ｐ形またはｎ形の拡散が規定されているもの （２）集積回路の各層の番号、または （３）ｐ形ウエル,n形ウエル，または両極性ウエル の一つを変更することを含む編集するステップと、 を有する前記第１の回路と第２の回路をそれぞれ規定す
    る少なくとも第１のマスクセットのコンピュータデータ
    ベースと第２のマスクセットのコンピュータデータベー
    スを受け取るステップと、 別々に存在する前記少なくとも第１のデータベースと第
    ２のデータベースのうちの１つのデータベースを、その
    少なくとも１つのマスクのデータに少なくとも１つの一
    括変換を施すことによって編集することで、前記データ
    ベースでの前記少なくとも１つの設計ルールの相違が解
    消される編集ステップと、 組み合わせた集積回路のマスクセットのうち、前記第１
    のセルと前記第２のセルのデータが占める範囲が第１の
    マスク領域と第２のマスク領域で重複しないように、前
    記少なくとも第１のデータベースと第２のデータベース
    を組み合わせるステップと、 前記組み合わせたデータベースから光学マスクを生成す
    るステップとからなる方法。
  13. 【請求項１３】前記編集ステップは、前記少なくとも第
    １のデータベースと第２のデータベースを組み合わせる
    ステップの前に、前記少なくとも第１のデータベースと
    第２のデータベースに編集を実行するステップを含む請
    求項12記載の方法。
  14. 【請求項１４】前記編集ステップは、前記組み合わせた
    集積回路マスクセットのデータベースに編集を実行する
    ステップを含む請求項12記載の方法。
  15. 【請求項１５】前記編集ステップは、 前記第１の集積回路かもしくは第２の集積回路のマスク
    領域の輪郭を描くもので、前記組み合わせた集積回路マ
    スクレイアウトの仮想マスクのデータを規定するステッ
    プと、 前記仮想マスクデータと、前記組み合わせた集積回路の
    マスクレイアウトデータの少なくとも１つのデータを併
    合するステップと、 前記第１のマスク領域の輪郭かもしくは第２のマスク領
    域の輪郭のいずれかに存在する併合されたマスクデータ
    ベースの一部を、そのデータに一括変換を施すことによ
    って編集するステップとを含む請求項12記載の方法。
JP29871790A 1989-11-06 1990-11-02 ２個以上の集積回路を一つの集積回路へ併合する方法 Expired - Lifetime JP3244270B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43192489A 1989-11-06 1989-11-06
US431924 1995-04-28

Publications (2)

Publication Number Publication Date
JPH03206645A JPH03206645A (ja) 1991-09-10
JP3244270B2 true JP3244270B2 (ja) 2002-01-07

Family

ID=23714017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29871790A Expired - Lifetime JP3244270B2 (ja) 1989-11-06 1990-11-02 ２個以上の集積回路を一つの集積回路へ併合する方法

Country Status (3)

Country Link
US (1) US5784292A (ja)
JP (1) JP3244270B2 (ja)
KR (1) KR0168829B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353918B1 (en) * 1996-03-15 2002-03-05 The Arizona Board Of Regents On Behalf Of The University Of Arizona Interconnection routing system
US6330708B1 (en) * 1998-09-17 2001-12-11 International Business Machines Corporation Method for preparing command files for photomask production
US6279147B1 (en) 2000-03-31 2001-08-21 Advanced Micro Devices, Inc. Use of an existing product map as a background for making test masks
CN1295563C (zh) * 2001-05-18 2007-01-17 皇家菲利浦电子有限公司 制造器件的光刻法
US7073154B1 (en) * 2002-05-21 2006-07-04 Altera Corporation Apparatus and methods for interconnect zones and associated cells in integrated circuits
US6964030B2 (en) * 2003-04-01 2005-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for automatic mask tool translation
US7870517B1 (en) 2006-04-28 2011-01-11 Cadence Design Systems, Inc. Method and mechanism for implementing extraction for an integrated circuit design
US7971178B1 (en) * 2008-05-13 2011-06-28 Cadence Design Systems, Inc. System to merge custom and synthesized digital integrated circuit design data
US10423752B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package metal shadowing checks
US10546096B2 (en) * 2017-09-29 2020-01-28 International Business Machines Corporation Semiconductor package via stack checking
US10423751B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package floating metal checks

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0186874B1 (en) * 1984-12-26 1994-06-08 Hitachi, Ltd. Method of and apparatus for checking geometry of multi-layer patterns for IC structures
US5050091A (en) * 1985-02-28 1991-09-17 Electric Editor, Inc. Integrated electric design system with automatic constraint satisfaction
JPH0679319B2 (ja) * 1985-04-10 1994-10-05 株式会社日立製作所 配置更新方法
US5041922A (en) * 1985-12-13 1991-08-20 Ampex Corporation Magnetic recording medium having magnetic storage and saturable layers, and apparatus and method using the medium
JPH0731695B2 (ja) * 1988-10-26 1995-04-10 三菱電機株式会社 半導体集積回路装置のマスクパターンのコンパクション処理方法
JP2674663B2 (ja) * 1989-03-15 1997-11-12 富士通 株式会社 レチクルの製造方法

Also Published As

Publication number Publication date
US5784292A (en) 1998-07-21
JPH03206645A (ja) 1991-09-10
KR910010693A (ko) 1991-06-29
KR0168829B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
Weste Virtual grid symbolic layout
US11281835B2 (en) Cell layout and structure
US5764533A (en) Apparatus and methods for generating cell layouts
US4580228A (en) Automated design program for LSI and VLSI circuits
US5625568A (en) Method and apparatus for compacting integrated circuits with standard cell architectures
US5231590A (en) Technique for modifying an integrated circuit layout
US5369596A (en) Semiconductor integrated circuit fabrication method
US6457163B1 (en) Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device
JP3244270B2 (ja) ２個以上の集積回路を一つの集積回路へ併合する方法
JP3231741B2 (ja) スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法
JPS6114734A (ja) 半導体集積回路装置及びその製造方法
US5768146A (en) Method of cell contouring to increase device density
JPH084111B2 (ja) トリー内部配線の決定方法
JPS63209144A (ja) 論理チップの製造方法
JPH04124855A (ja) 半導体集積回路装置とそのレイアウト設計方法及びレイアウト設計装置
US5388054A (en) Semiconductor integrated circuit fabrication method
JP3372918B2 (ja) 設計支援システム及びセル配置方法
US5796625A (en) Physical design automation system and process for designing integrated circuit chip using simulated annealing with "chessboard and jiggle" optimization
US5621653A (en) Method of and an apparatus for converting layout data in conductive portions
US5798541A (en) Standard semiconductor cell with contoured cell boundary to increase device density
US5315534A (en) Computer process for interconnecting logic circuits utilizing softwire statements
US6780745B2 (en) Semiconductor integrated circuit and method of manufacturing the same
Avenier Digitizing, layout, rule checking—The everyday tasks of chip designers
JP2001085528A (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
JPH04215457A (ja) エリアデータからパスデータへの変換方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10