JPH03194950A - チャネル配線装置 - Google Patents
チャネル配線装置Info
- Publication number
- JPH03194950A JPH03194950A JP1333795A JP33379589A JPH03194950A JP H03194950 A JPH03194950 A JP H03194950A JP 1333795 A JP1333795 A JP 1333795A JP 33379589 A JP33379589 A JP 33379589A JP H03194950 A JPH03194950 A JP H03194950A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- wiring
- terminal
- lines
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 239000010242 baoji Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＶＬＳＩのレイアウト設計段階において、
局所的な配線を行なうチャネル配線装置に関するもので
ある。
局所的な配線を行なうチャネル配線装置に関するもので
ある。
従来より、チャネル配線装置に関して、多くの手段が提
案されている。代表的なものとしては、レフトエツジ法
、吉村Ｋｕｈ法、ＧＲＥＥＤＹＣｈａｎｎｅＲｏｕｔｅ
ｒ、Ｈｉｅｒａｒｃｈｉｃａｌ Ｃｈａｎｎｅｌ Ｒｏ
ｕｔｅｒ＋ ＹＡＣＲ２等がある。これらの手段は、い
ずれも与えられた領域内の配線を一括して行なう手段で
ある。
案されている。代表的なものとしては、レフトエツジ法
、吉村Ｋｕｈ法、ＧＲＥＥＤＹＣｈａｎｎｅＲｏｕｔｅ
ｒ、Ｈｉｅｒａｒｃｈｉｃａｌ Ｃｈａｎｎｅｌ Ｒｏ
ｕｔｅｒ＋ ＹＡＣＲ２等がある。これらの手段は、い
ずれも与えられた領域内の配線を一括して行なう手段で
ある。
また、チャネル内の配線領域を分割して扱う手段も提案
されてはいるが、境界線上に仮想端子を設けその位置を
最適化するといった概念は示されていない。
されてはいるが、境界線上に仮想端子を設けその位置を
最適化するといった概念は示されていない。
第５図は従来のチャネル配線装置の処理手順を説明する
ためのチャネル配線の説明図である。
ためのチャネル配線の説明図である。
第５図に示すような、２列の端子列（境界ｖＡ８１゜Ｂ
２）に挟まれた配線領域をチャネルと呼ぶ。境界ｍＢ１
．Ｂ２上の各端子１０１には、結線要求Ｎ。
２）に挟まれた配線領域をチャネルと呼ぶ。境界ｍＢ１
．Ｂ２上の各端子１０１には、結線要求Ｎ。
〜Ｎ４が与えられる。なおＮＯは、空端子を意味する。
またＭＡ、ＭＢは幹線を示す。
このようなチャネル配線において、チャネル配線問題は
、同じ結線要求ＮＯ〜Ｎ４が与えられた各端子１０１同
士を同電位になるように配線する問題として定式化され
る。
、同じ結線要求ＮＯ〜Ｎ４が与えられた各端子１０１同
士を同電位になるように配線する問題として定式化され
る。
第６図（ａ）、第６図（ｂｌは幹線および支線の説明図
である。
である。
第６図ｆａ＋に示すように、結線要求Ｎ１を満足するよ
うに、１本の幹線Ｍ（水平線分）と、この幹ｖＡＭから
各端子＋０１に向かう支線Ｓを用いて配線する６また第
６図ｆｂｌに示すように、各端子１０１の位置に基づい
て幹線ＭをＭｌ、Ｍ２に分割し、この分割されたＭｌ、
Ｍ２を新たに幹線Ｍ２．幹線Ｍ２と定義した後、この幹
線Ｍ１．幹ｖＡＭ２から各端子１０１に向かう支線Ｓを
用いて、各結線要求Ｎ１を満足するように配線する。
うに、１本の幹線Ｍ（水平線分）と、この幹ｖＡＭから
各端子＋０１に向かう支線Ｓを用いて配線する６また第
６図ｆｂｌに示すように、各端子１０１の位置に基づい
て幹線ＭをＭｌ、Ｍ２に分割し、この分割されたＭｌ、
Ｍ２を新たに幹線Ｍ２．幹線Ｍ２と定義した後、この幹
線Ｍ１．幹ｖＡＭ２から各端子１０１に向かう支線Ｓを
用いて、各結線要求Ｎ１を満足するように配線する。
しかしながら、このような手段を用いて配線を行なう場
合、各幹線間に上下関係の制約が生じることがある。
合、各幹線間に上下関係の制約が生じることがある。
例えば第５図の左から第３列に注目すると、幹線ＭＡは
、幹ＩＭＢより上になければならない。
、幹ＩＭＢより上になければならない。
（もし、その条件を満足しなければ、配線短絡を生じる
。）このような制約を幹線間の上下制約という。
。）このような制約を幹線間の上下制約という。
また全ての幹線間に上下関係が決定できれば、配線は可
能であるが、幹線間の上下関係を決定できないような矛
盾が発生する場合がある。このような矛盾を上下矛盾と
いう。
能であるが、幹線間の上下関係を決定できないような矛
盾が発生する場合がある。このような矛盾を上下矛盾と
いう。
第７図（８）、第７図（ｂｌは上下矛盾の例を示す説明
図である。
図である。
第７図ｆａｔに示すように、端子例（境界線Ｂｌ。
Ｂ２）上の各端子１０１に与えられた結線要求ＮｌＮ２
を満足させようとすると、幹！Ｍｌ、Ｍ２が上下矛盾を
引き起こす。
を満足させようとすると、幹！Ｍｌ、Ｍ２が上下矛盾を
引き起こす。
このような上下矛盾が生じた場合、例えば第７図ｆａｔ
に示すようなＭｌを、第７図（ｂｌに示すように幹ｍＭ
Ｉと幹ｇＭ１’ とに分割することによって、この上
下矛盾を解消していた。この一連の処理を幹線分割手段
と呼ぶ。またこの幹線分割手段は、上記上下制約を出来
るだけ減らす為にも用いられる。
に示すようなＭｌを、第７図（ｂｌに示すように幹ｍＭ
Ｉと幹ｇＭ１’ とに分割することによって、この上
下矛盾を解消していた。この一連の処理を幹線分割手段
と呼ぶ。またこの幹線分割手段は、上記上下制約を出来
るだけ減らす為にも用いられる。
ところがこの幹線分割手段が扱う問題は、どの幹線をど
の位置で分割するかに関して、非常に多くの組み合わせ
が存在し、しかも各組み合わせに対して、その有効性を
判断することが著しく困難である。すなわち幹線のどの
位置で分割するかという選択が非常に困難であるという
問題がある。
の位置で分割するかに関して、非常に多くの組み合わせ
が存在し、しかも各組み合わせに対して、その有効性を
判断することが著しく困難である。すなわち幹線のどの
位置で分割するかという選択が非常に困難であるという
問題がある。
このような幹線分割手段によって、チャネル配線時に発
生する上下制約および上下矛盾を解消していた従来のチ
ャネル配線装置では、この幹線分割手段が非常に複雑か
つ困難なものとなり、また問題のサイズが大きくなった
ときに、計算時間及び、必要な記憶容量が増大し、さら
に配線領域内を全て、ひととおりの手段で配線するため
、配線の自由度を出しにくいという問題点があった。
生する上下制約および上下矛盾を解消していた従来のチ
ャネル配線装置では、この幹線分割手段が非常に複雑か
つ困難なものとなり、また問題のサイズが大きくなった
ときに、計算時間及び、必要な記憶容量が増大し、さら
に配線領域内を全て、ひととおりの手段で配線するため
、配線の自由度を出しにくいという問題点があった。
この発明の目的は、上記問題点に鑑み、大規模な問題が
与えられた場合でも、効率良く処理でき、高い自由度の
出せるチャネル配線装置を提供するものである。
与えられた場合でも、効率良く処理でき、高い自由度の
出せるチャネル配線装置を提供するものである。
請求項（１）記載のチャネル配線装置は、端子列上の各
端子に与えられた結線要求を満足するように、２行の前
記端子列に挟まれた帯状の配線領域内の配線を行なうチ
ャネル配線装置であって、配線領域を端子列に沿った方
向の１本または複数本の仮想の境界線で分割するチャネ
ル分割手段と、この境界線上に仮想端子を設ける仮想端
子設定手段と、前記境界線に挟まれた領域を配線する部
分チャネル配線手段とを備えたものである。
端子に与えられた結線要求を満足するように、２行の前
記端子列に挟まれた帯状の配線領域内の配線を行なうチ
ャネル配線装置であって、配線領域を端子列に沿った方
向の１本または複数本の仮想の境界線で分割するチャネ
ル分割手段と、この境界線上に仮想端子を設ける仮想端
子設定手段と、前記境界線に挟まれた領域を配線する部
分チャネル配線手段とを備えたものである。
請求項（２）記載のチャネル配線装置は、請求項（１）
記載のチャネル配線装置において、仮想端子設定手段が
、境界線に隣接する２個のチャネル内の幹線間に生じる
上下制約の個数を評価し、この上下制約の個数を最小化
することを特徴とする請求項（３）記載のチャネル配線
装置は、請求項＋１）記載のチャネル配線装置において
、仮想端子設定手段が、境界線に隣接する２個のチャネ
ル内の幹線間に生しる上下制約の個数を評価し、この上
下矛盾の個数を最小化することを特徴とする。
記載のチャネル配線装置において、仮想端子設定手段が
、境界線に隣接する２個のチャネル内の幹線間に生じる
上下制約の個数を評価し、この上下制約の個数を最小化
することを特徴とする請求項（３）記載のチャネル配線
装置は、請求項＋１）記載のチャネル配線装置において
、仮想端子設定手段が、境界線に隣接する２個のチャネ
ル内の幹線間に生しる上下制約の個数を評価し、この上
下矛盾の個数を最小化することを特徴とする。
この発明のチャネル配線装置によれば、チャネル分割手
段により配線領域を１本または複数本の仮想の境界線で
分割し、仮想端子設定手段により境界線上に仮想端子を
設定し、部分チャネル配線手段により境界線に挟まれた
領域を配線するため、ＶＬＳ Ｉのレイアウト設計を効
率良く、しかも高密度に行なうことができる。
段により配線領域を１本または複数本の仮想の境界線で
分割し、仮想端子設定手段により境界線上に仮想端子を
設定し、部分チャネル配線手段により境界線に挟まれた
領域を配線するため、ＶＬＳ Ｉのレイアウト設計を効
率良く、しかも高密度に行なうことができる。
この発明の一実施例のチャネル配線装置を第１図および
第２図に基づいて説明する。
第２図に基づいて説明する。
第１図はこの発明の一実施例のチャネル配線装置の処理
手順を示す流れ図である。また第２回はこの発明の一実
施例のチャネル配線装置の処理手順を説明するための第
１のチャネル配線の説明図である。
手順を示す流れ図である。また第２回はこの発明の一実
施例のチャネル配線装置の処理手順を説明するための第
１のチャネル配線の説明図である。
第１図に示すチャネル分割手段Ｓ１では、第２図に示す
ように、上下の端子列（境界ｆｉＢ１．８２）以外に、
仮想の境界ＦａＰＢ１をチャネルＣの内部に設定し、全
体のチャネルＣを上部チャネルＣ１と下部チャネルＣ２
とに分割する。
ように、上下の端子列（境界ｆｉＢ１．８２）以外に、
仮想の境界ＦａＰＢ１をチャネルＣの内部に設定し、全
体のチャネルＣを上部チャネルＣ１と下部チャネルＣ２
とに分割する。
次に第１図に示す仮想端子設定手段Ｓ２では、第２図に
示すように仮想の境界線ＰＢＩ上の仮想端子１０２の位
置設定を行なう。この仮想端子１０２の位置の設定に当
たっては、上下制約の個数を評価し、上下矛盾がなるべ
く発生しないように上下矛盾の個数を最小化し、この上
下矛盾を弓き起こす幹線同士の上下制約を最小化または
消えるように、仮想端子１０２の位置を境界４ｉＰＢ！
上で水平方向に移動させる。
示すように仮想の境界線ＰＢＩ上の仮想端子１０２の位
置設定を行なう。この仮想端子１０２の位置の設定に当
たっては、上下制約の個数を評価し、上下矛盾がなるべ
く発生しないように上下矛盾の個数を最小化し、この上
下矛盾を弓き起こす幹線同士の上下制約を最小化または
消えるように、仮想端子１０２の位置を境界４ｉＰＢ！
上で水平方向に移動させる。
そして最後に第１図に示す部分チャネル配線手段Ｓ３で
は、各部分チャネル（上部チャネルＣＬ下部チャネルＣ
２）の配線を行なう。
は、各部分チャネル（上部チャネルＣＬ下部チャネルＣ
２）の配線を行なう。
なお各部分チャネルの配線は、従来の手段を用いること
ができる。但し、必ずしも上部チャネルＣＩ、下部チャ
ネルＣ２に同し手段を適用する必要はない。例えばこの
第２図では、上部チャネルＣ２内はレフトエツジ法を用
い、チャネルＣ２内はりバールータ（−層配線手法）を
用いた。
ができる。但し、必ずしも上部チャネルＣＩ、下部チャ
ネルＣ２に同し手段を適用する必要はない。例えばこの
第２図では、上部チャネルＣ２内はレフトエツジ法を用
い、チャネルＣ２内はりバールータ（−層配線手法）を
用いた。
またこのチャネル配線装置は、電源線ＶＤＤおよびグラ
ンド線ＧＮＤの配線にも有効である。電源線ＶＤＤ、グ
ランド線ＧＮＤは、通常信号線に比較して配線幅が太い
ため、従来のチャネル配線装置の幹線分割手段を適用す
ると、面積的なロスにつながることが多い。このため、
電源配線に対しても、このチャネル配線装置を適用する
ことによって、効率的な配線を行なうことができる。
ンド線ＧＮＤの配線にも有効である。電源線ＶＤＤ、グ
ランド線ＧＮＤは、通常信号線に比較して配線幅が太い
ため、従来のチャネル配線装置の幹線分割手段を適用す
ると、面積的なロスにつながることが多い。このため、
電源配線に対しても、このチャネル配線装置を適用する
ことによって、効率的な配線を行なうことができる。
第３図はこの発明の一実施例のチャネル配線装置の処理
手順を説明するための第２のチャネル配線の説明図であ
る。
手順を説明するための第２のチャネル配線の説明図であ
る。
第３図に示すように、上下の端子列（境界線８１゜Ｂ２
）以外に、仮想の境界線ＦＢＩを設定することにより、
チャネルＣ内部を上部チャネルＣ１および下部チャネル
Ｃ２に分割（チャネル分割手段Ｓ１）し、次に配線（１
！ｉ源線ＶＤＤ、グランド線ＧＮＤ）同士の上下制約を
最小化または消えるように、境界線ＰＢＩ上の仮想端子
１０２の位置を設定（仮想端子設定手段Ｓ２）し、最後
に各部分チャネル（上部チャネルＣ１および下部チャネ
ルＣ２）の配線（部分チャネル配線手段Ｓ３）を行なう
。
）以外に、仮想の境界線ＦＢＩを設定することにより、
チャネルＣ内部を上部チャネルＣ１および下部チャネル
Ｃ２に分割（チャネル分割手段Ｓ１）し、次に配線（１
！ｉ源線ＶＤＤ、グランド線ＧＮＤ）同士の上下制約を
最小化または消えるように、境界線ＰＢＩ上の仮想端子
１０２の位置を設定（仮想端子設定手段Ｓ２）し、最後
に各部分チャネル（上部チャネルＣ１および下部チャネ
ルＣ２）の配線（部分チャネル配線手段Ｓ３）を行なう
。
このように構成されるチャネル配線装置によって、レイ
アウト面積が縮小でき、かつ効率的な電源配線を行うこ
とができる。
アウト面積が縮小でき、かつ効率的な電源配線を行うこ
とができる。
第４図はこの発明の一実施例のチャネル配線装置の処理
手順を説明するための第３のチャネル配線の説明図であ
る。
手順を説明するための第３のチャネル配線の説明図であ
る。
第１図に示すチャネル分割手段Ｓ１では、第４図に示す
ように、チャネル上下の境界線Ｂｌ、Ｂ２に沿った仮想
の境界線ＦＢＩ、ＰＢ２を設定することにより、チャネ
ルＣ内部をチャネルＣ３，チャネルＣ４，チャネルＣ５
に分割する。
ように、チャネル上下の境界線Ｂｌ、Ｂ２に沿った仮想
の境界線ＦＢＩ、ＰＢ２を設定することにより、チャネ
ルＣ内部をチャネルＣ３，チャネルＣ４，チャネルＣ５
に分割する。
次に第１図に示す仮想端子設定手段Ｓ２では、まず従来
法を用いて幹ＩＭの集合を求める。そして幹線Ｍ間の上
下制約をグラフを用いて表現し、グラフ上のサイクルを
検索することにより、上下矛盾を引き起こす幹線Ｍを列
挙することによって、幹ＭＭ間に生しる上下制約の個数
を評価する。この列挙された上下矛盾を引き起こす各幹
線Ｍに対して、仮想の境界線ＦＢＩ、ＰＢＺ上での仮想
端子１０２の位置を移動し、上下矛盾を最小化すること
により解消する。そして幹線Ｍの上下制約の個数を最小
化するように考慮しながら、各幹ｍＭを各境界線ＦＢＩ
、ＰＢ２によって分割された部分チャネル（チャネルＣ
３，チャネルＣ４，チャネルＣ５）へ割り当て、各境界
線上での仮想端子１０２と、この仮想端子１０２に対す
る結線要求Ｎ１〜Ｎ４を設定する。
法を用いて幹ＩＭの集合を求める。そして幹線Ｍ間の上
下制約をグラフを用いて表現し、グラフ上のサイクルを
検索することにより、上下矛盾を引き起こす幹線Ｍを列
挙することによって、幹ＭＭ間に生しる上下制約の個数
を評価する。この列挙された上下矛盾を引き起こす各幹
線Ｍに対して、仮想の境界線ＦＢＩ、ＰＢＺ上での仮想
端子１０２の位置を移動し、上下矛盾を最小化すること
により解消する。そして幹線Ｍの上下制約の個数を最小
化するように考慮しながら、各幹ｍＭを各境界線ＦＢＩ
、ＰＢ２によって分割された部分チャネル（チャネルＣ
３，チャネルＣ４，チャネルＣ５）へ割り当て、各境界
線上での仮想端子１０２と、この仮想端子１０２に対す
る結線要求Ｎ１〜Ｎ４を設定する。
最後に第１図に示す部分チャネル配線手段Ｓ３より、各
部分チャネル（チャネルＣ３，チャネルＣ４，チャネル
Ｃ５）内の配線を従来の手段等を用いて行なう。
部分チャネル（チャネルＣ３，チャネルＣ４，チャネル
Ｃ５）内の配線を従来の手段等を用いて行なう。
このような手段からなるチャネル配線装置を用いた場合
、計算の手数が大幅に減少する。たとえば、チャネル配
線の手数が幹線Ｍの個数Ｓに対して、０（Ｓ”）であっ
たとしよう。チャネルＣ内部を３分割し、各部分チャネ
ルに同チャネル配線装置を用いた場合、計算の手数は、
０ （３ｘ （Ｓ／３）’ ”）となり、明かに減少
するのがわかる。
、計算の手数が大幅に減少する。たとえば、チャネル配
線の手数が幹線Ｍの個数Ｓに対して、０（Ｓ”）であっ
たとしよう。チャネルＣ内部を３分割し、各部分チャネ
ルに同チャネル配線装置を用いた場合、計算の手数は、
０ （３ｘ （Ｓ／３）’ ”）となり、明かに減少
するのがわかる。
このように、従来の幹線分割手段を用いずに、上下矛盾
の解消が行なえ、計算の効率化が顕著となることがわか
る。
の解消が行なえ、計算の効率化が顕著となることがわか
る。
この発明のチャネル配線装置によれば、チャネル分割手
段により配線領域を１本または複数本の仮想の境界線で
分割し、仮想端子設定手段により境界線上に仮想端子を
設定することによって、上下矛盾を解消してから、部分
チャネル配線手段により境界線に挟まれた領域を配線す
るため、大規模な問題が与えられた場合でも、効率良く
処理でき、高い自由度を有するレイアウト設計を実現す
ることができる。その結果、最終的に得られるチンプレ
イウドの面積の縮小ができ、設計工数を大幅に削減でき
るなどその効果は顕著なものとなる。
段により配線領域を１本または複数本の仮想の境界線で
分割し、仮想端子設定手段により境界線上に仮想端子を
設定することによって、上下矛盾を解消してから、部分
チャネル配線手段により境界線に挟まれた領域を配線す
るため、大規模な問題が与えられた場合でも、効率良く
処理でき、高い自由度を有するレイアウト設計を実現す
ることができる。その結果、最終的に得られるチンプレ
イウドの面積の縮小ができ、設計工数を大幅に削減でき
るなどその効果は顕著なものとなる。
第１図はこの発明の一実施例のチャネル配線装置の処理
手順を示す流れ図、第２図はこの発明の一実施例のチャ
ネル配線装置の処理手順を説明するための第１のチャネ
ル配線の説明図、第３図はこの発明の一実施例のチャネ
ル配線装置の処理手順を説明するための第２のチャネル
配線の説明図、第４図はこの発明の一実施例のチャネル
配線装置の処理手順を説明するための第３のチャネル配
線の説明図、第５図は従来のチャネル配線装置の処理手
順を説明するためのチャネル配線の説明図、第６図（ａ
）、第６図（ｂｌは幹線および支線の説明図、第７図（
３）、第７図（ｂｌは上下矛盾の例を示す説明図である
。 Ｃ・・・チャネル、ＮＯ〜Ｎ４・・・結線要求、ＢＩＢ
２・・・境界線（端子列）、１０１・・・端子、１０２
・・・仮想端子、ＰＢＩ、ＰＢ２・・・境界線第１図 １ Ｂ１．Ｂ２−・曖が舶（堝ヂ列］ ＰＢＩ 、 ＰＥ５Ｚ−％％’ｆｌ 第 ４ 図 Ｎ１〜Ｎ４ ｍ ｔ ｆｆｉ 第 図 （ｂ）
手順を示す流れ図、第２図はこの発明の一実施例のチャ
ネル配線装置の処理手順を説明するための第１のチャネ
ル配線の説明図、第３図はこの発明の一実施例のチャネ
ル配線装置の処理手順を説明するための第２のチャネル
配線の説明図、第４図はこの発明の一実施例のチャネル
配線装置の処理手順を説明するための第３のチャネル配
線の説明図、第５図は従来のチャネル配線装置の処理手
順を説明するためのチャネル配線の説明図、第６図（ａ
）、第６図（ｂｌは幹線および支線の説明図、第７図（
３）、第７図（ｂｌは上下矛盾の例を示す説明図である
。 Ｃ・・・チャネル、ＮＯ〜Ｎ４・・・結線要求、ＢＩＢ
２・・・境界線（端子列）、１０１・・・端子、１０２
・・・仮想端子、ＰＢＩ、ＰＢ２・・・境界線第１図 １ Ｂ１．Ｂ２−・曖が舶（堝ヂ列］ ＰＢＩ 、 ＰＥ５Ｚ−％％’ｆｌ 第 ４ 図 Ｎ１〜Ｎ４ ｍ ｔ ｆｆｉ 第 図 （ｂ）
Claims (3)
- （１）端子列上の各端子に与えられた結線要求を満足す
るように、２行の前記端子列に挟まれた帯状の配線領域
内の配線を行なうチャネル配線装置であって、 前記配線領域を前記端子列に沿った方向の１本または複
数本の仮想の境界線で分割するチャネル分割手段と、前
記境界線上に仮想端子を設ける仮想端子設定手段と、前
記境界線に挟まれた領域を配線する部分チャネル配線手
段とを備えたことを特徴とするチャネル配線装置。 - （２）仮想端子設定手段が、境界線に隣接する２個のチ
ャネル内の幹線間に生じる上下制約の個数を評価し、こ
の上下制約の個数を最小化することを特徴とする請求項
（１）記載のチャネル配線装置。 - （３）仮想端子設定手段が、境界線に隣接する２個のチ
ャネル内の幹線間に生じる上下制約の個数を評価し、こ
の上下矛盾の個数を最小化することを特徴とする請求項
（１）記載のチャネル配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333795A JP2656840B2 (ja) | 1989-12-22 | 1989-12-22 | チャネル配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333795A JP2656840B2 (ja) | 1989-12-22 | 1989-12-22 | チャネル配線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194950A true JPH03194950A (ja) | 1991-08-26 |
| JP2656840B2 JP2656840B2 (ja) | 1997-09-24 |
Family
ID=18270044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333795A Expired - Fee Related JP2656840B2 (ja) | 1989-12-22 | 1989-12-22 | チャネル配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656840B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302695A (ja) * | 1993-04-16 | 1994-10-28 | Nec Corp | 多層チャネル配線装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01138731A (ja) * | 1987-11-26 | 1989-05-31 | Nec Corp | 配線処理方式 |
| JPH01140642A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 配線処理方式 |
-
1989
- 1989-12-22 JP JP1333795A patent/JP2656840B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01138731A (ja) * | 1987-11-26 | 1989-05-31 | Nec Corp | 配線処理方式 |
| JPH01140642A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 配線処理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302695A (ja) * | 1993-04-16 | 1994-10-28 | Nec Corp | 多層チャネル配線装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2656840B2 (ja) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cong et al. | General models and algorithms for over-the-cell routing in standard cell design | |
| US20050138593A1 (en) | Semiconductor integrated circuit having diagonal wires, semiconductor integrated circuit layout method, and semiconductor integrated circuit layout design program | |
| US5784292A (en) | Merging integrated circuit mask databases formed by different design rules through global mask database edits | |
| JPH03194950A (ja) | チャネル配線装置 | |
| JPH03225862A (ja) | 電源幹線のレイアウト方法 | |
| Kao et al. | Cross point assignment with global rerouting for general-architecture designs | |
| KR20010024944A (ko) | 전자 소자 및 장치의 설계 및 제조 방법 | |
| JP2825928B2 (ja) | チャネルマージ配線法 | |
| JPS62139342A (ja) | Ｌｓｉ設計方法 | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| JPH01217944A (ja) | Ｍｏｓトランジスタ間の配線方法 | |
| JP2818247B2 (ja) | 半導体装置の自動配線方法 | |
| JPH02278829A (ja) | 半導体装置の配線方法 | |
| JPH02241062A (ja) | 半導体装置のセル配置方法 | |
| JPH0262676A (ja) | 概略配線装置 | |
| JP3165217B2 (ja) | 半導体論理集積回路におけるレイアウト設計方法および装置 | |
| JPS62219637A (ja) | 半導体集積回路装置における配線方法 | |
| JPH04238579A (ja) | レイアウト設計変更方式 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPH01303740A (ja) | Ｍｏｓトランジスタ間の配線方法 | |
| JPH05183054A (ja) | 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法 | |
| JPH0645446A (ja) | 配置配線方法 | |
| JPH05343519A (ja) | 半導体装置の配線方法 | |
| JPH01216481A (ja) | Ｃａｄシステム | |
| JPH03124045A (ja) | 半導体集積回路の配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |