JPH02278829A - 半導体装置の配線方法 - Google Patents

半導体装置の配線方法

Info

Publication number
JPH02278829A
JPH02278829A JP10089489A JP10089489A JPH02278829A JP H02278829 A JPH02278829 A JP H02278829A JP 10089489 A JP10089489 A JP 10089489A JP 10089489 A JP10089489 A JP 10089489A JP H02278829 A JPH02278829 A JP H02278829A
Authority
JP
Japan
Prior art keywords
wiring
route
global
net
end point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10089489A
Other languages
English (en)
Other versions
JP2890451B2 (ja
Inventor
Kazuhisa Kato
和久 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP1100894A priority Critical patent/JP2890451B2/ja
Publication of JPH02278829A publication Critical patent/JPH02278829A/ja
Application granted granted Critical
Publication of JP2890451B2 publication Critical patent/JP2890451B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[概要] 半導体装置の配線方法に係り、詳しくはチャネル領域に
おける各ネットの配線経路とともに、同領域におけるグ
ローバル配線の配線経路も併せて決定する半導体装置の
配線方法に関し、グローバル配線が予め指定されていて
も、グローバル配線の配線容量を意図した配線容量に確
保しつつ、結線率を向上させることができる半導体装置
の配線方法を提供することを目的とし、予め指定された
グローバル配線が配線されるチャネル領域に各ネットの
配線経路を決定するための半導体装置の配線方法におい
て、そのグローバル配線のセル列上の経路とその各バウ
ンダリ上の端点を割り付けた後、その端点を結ぶ配線経
路を各ネットの配線経路の1つとして各ネットの配線経
路とともに配線を決定するようにした。 [産業上の利用分野] 本発明は半導体装置の配線方法に係り、詳しくはチャネ
ル領域における各ネットの配線経路とともに、同領域に
おけるグローバル配線の配線経路も併せて決定する半導
体装置の配線方法に関するものである。 ゲートアレイ等のLSIの配線設計では、作業工数の低
減を図る上で結線率が問題となる。特に、チャネル領域
にグローバル配線の経路が予め決定されている場合には
結線率を下げない配線が求められている。
【従来の技術】
従来、ゲートアレー等の半導体装置の配線処理では、ま
ずグロ−バル配線が予めマニュアルで決定される。この
グローバル配線はユーザがLSIを構成する上で所定の
電気的特性を出すため、即ち意図する配線容量を確保す
るために、ユーザ自身がその配線経路を予め指定した、
いわゆる完全固定マニュアル配線であった。 そして、設計者は予め指定されたグローバル配線の制約
のもとてチャネル領域における各ネットの配線経路をC
AD等の設計ツールを用いて決定していた。このとき、
CAD等の設計ツールを用いた各ネットの配線経路の決
定にはチャネルタウター法が広く採用されている。
【発明が解決しようとする課題] しかしながら、前記グローバル配線の配線経路が先に決
定されることから、第3図に示すようにセル列1,2間
のチャネル領域3における配線トラックTl−73のう
ち、配線トラックT1がこのグローバル配線の配線経路
4に対して優先的に使用されることになる。 その結果、この配線経路4が邪魔になって、チャネルタ
ウター法にて例えば、端点Uと端点Vとを結ぶネットa
を結線する場合のように、チャネル領域3における各ネ
ットの配線経路を決めることができず未結線となる。又
、この未結線を他の方法で結線しなければならず、予定
外の作業工数を強いられ納期の短縮化を図る上でも問題
であった。 本発明の目的はグローバル配線が予め指定されていても
、グローバル配線の配線容量を意図した配線容量に確保
しつつ、結線率を向上させることができる半導体装置の
配線方法を提供することにある。 【課題を解決しようとする手段】 セル列間のチャネル領域に予め指定されたグローバル配
線が配線される場合、まず、そのグローバル配線のセル
列上の経路がきめられていることから、その経路の端部
、即ち各バウンダリ上の端点を求める。そして、その求
められたセル間の端点を結ぶグローバル配線のための配
線経路を同領域に配線される各ネットの配線経路の1つ
として、各ネットの配線経路とともに配線を決定する。 [作用] グローバル配線はそのチャネル領域上においては各ネッ
トに先だって決定しないで、同領域上に配線される各ネ
ット中の1つのネットとして各ネットとともに決定され
る。その結果、各ネットは予め決定されたグローバル配
線のように同グローバル配線にて制約を受けることなく
配線ができ結線率を向上させることができる。 又、チャネル領域上のグローバル配線を各ネット中の1
つのネットとして各ネットとともに決定する場合には、
チャネルタウター法を使用することができる。そして、
この配線法を採用すれば、意図した配線容量を損わない
グローバル配線を決定することができる。 [実施例] 以下、本発明を具体化した一実施例を第1. 2図に従
って説明する。 第1図は本発明の一実施例におけるグローバル配線のバ
ウンダリ上の端点を求める工程を示す説明図、第2図は
グローバル配線のための配線経路を各ネットの配線経路
とともに決定する工程を示す説明図であり、第3図と同
様の構成については同一の符号を付して説明する。 まず、第1図に示すように、セル列5.7間において端
点C,X、Y及びDを通るグローバル配線8の配線経路
を決定する際し、両セル列5.7間のセル列6上の配線
経路lOを割り付けるとともに、セル列5のバウンダリ
上に端点Cを、セル列6のバウンダリB1.B2上に端
点X、Yを、そして、セル列7のバウンダリ上に端点り
をそれぞれ割り付ける。 この後、第2図に示すように、セル列6.7間のチャネ
ル領域3において前記端点Yとセル列7のバウンダリ上
の端点りとを結ぶグローバル配線8の配線経路、及び端
点U、  Vを結ぶネフ)aの配線経路を決定する。 そして、セル列6.7間のチャネ)Ct%l域3におけ
るグローバル配′la8の配線経路11、及びネットa
の配線経路12を決定するに際し、グローバル配線8の
セル列に平行な配線部分(幹線)とネットaのセル列に
平行な配線部分(幹線)とを共通の配線トランク上に引
けないため、第2図に示すようにグローバル配線8の幹
線を配線トランクT3上に置くとともに、ネッ)aの幹
線を配線トラックTI上に置き、両幹線に対して各端点
よりセル列に直交する方向の配線部分(支ks)を引く
ことにより、グローバル配線8の配線経路1】及びネッ
トaの配線経路12を引くことができる。 又、セル列5,6間のチャネル領域3においても前記と
同様にしてセル列5のバウンダリ上の端点Cと前記端点
Xとを結ぶ配線経路を決定する。 このように、本実施例ではグローバル配線8をチャネル
領域3上においてネットaに先だって決定しないで、同
領域3上に配線される各ネット中の1つのネットとして
ネットaとともに決定するようにしたので、ネットaは
予め決定されたグローバル配線にて制約を受けることな
く配線ができ結線率を向上させることができ、又、これ
により、作業工数の増加を防止することができる。 そして、本実施例の配線方法によるグローバル配線8の
配線容量は、セル列6.7間のチャネル領域3における
グローバル配vA8の幹線長(セル列に平行な配線部分
の長さ)が、従来の方法における幹線長と等しくなるた
め、意図した配線容量とすることができる。 又、チャネル領域3上のグローバル配線8を各ネット中
の1つのネットとして各ネットとともに決定する場合に
は、配線法として公知のチャネルラウター法を採用する
ことができる。 [発明の効果1 以上詳述したように、本発明によればグローバル配線が
予め指定されていても、グローバル配線の配線容量を意
図した配線容量に確保しつつ、結線率を向上させること
ができる優れた効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例におけるグローバル配線のバ
ウンダリ上の端点を求める工程を示す説明図、 第2図はグローバル配線のための配線経路を各ネットの
配線経路とともに決定する工程を示す説明図、 第3図は従来の配線方法の工程を示す説明図である。 図において、3はチャネル領域、5〜7はセル列、8は
グローバル配線、10〜12は配線経路、aはネット、
Bl、B2はバウンダリである。

Claims (1)

  1. 【特許請求の範囲】 1予め指定されたグローバル配線が配線されるチャネル
    領域に各ネットの配線経路を決定するための半導体装置
    の配線方法において、 そのグローバル配線のセル列上の経路とその各バウンダ
    リ上の端点を割り付けた後、その端点を結ぶ配線経路を
    各ネットの配線経路の1つとして各ネットの配線経路と
    ともに配線を決定するようにしたことを特徴とする半導
    体装置の配線方法。
JP1100894A 1989-04-20 1989-04-20 半導体装置の配線方法 Expired - Lifetime JP2890451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100894A JP2890451B2 (ja) 1989-04-20 1989-04-20 半導体装置の配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100894A JP2890451B2 (ja) 1989-04-20 1989-04-20 半導体装置の配線方法

Publications (2)

Publication Number Publication Date
JPH02278829A true JPH02278829A (ja) 1990-11-15
JP2890451B2 JP2890451B2 (ja) 1999-05-17

Family

ID=14286043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100894A Expired - Lifetime JP2890451B2 (ja) 1989-04-20 1989-04-20 半導体装置の配線方法

Country Status (1)

Country Link
JP (1) JP2890451B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291434A (ja) * 1987-05-25 1988-11-29 Matsushita Electric Ind Co Ltd 半導体集積回路の配線方法
JPH02155254A (ja) * 1988-12-07 1990-06-14 Nec Corp 集積回路の設計方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291434A (ja) * 1987-05-25 1988-11-29 Matsushita Electric Ind Co Ltd 半導体集積回路の配線方法
JPH02155254A (ja) * 1988-12-07 1990-06-14 Nec Corp 集積回路の設計方式

Also Published As

Publication number Publication date
JP2890451B2 (ja) 1999-05-17

Similar Documents

Publication Publication Date Title
US6463575B1 (en) Cell-layout method in integrated circuit devices
KR0153392B1 (ko) Lsi용 상호접속 배선 설계 방법
JPH0770598B2 (ja) 半導体集積回路装置の配線方法
JP2936542B2 (ja) 電源幹線のレイアウト方法
Wu et al. Antenna avoidance in layer assignment
JPH02278829A (ja) 半導体装置の配線方法
JP2522806B2 (ja) 半導体装置の製造方法
JP2656840B2 (ja) チャネル配線装置
JP2690929B2 (ja) Mosトランジスタ間の配線方法
WO1998055950A1 (en) Integrated circuit layout synthesis tool
JP2664204B2 (ja) Mosトランジスタ間の配線方法
JP3512757B2 (ja) レイアウト設計における最適化方法
JP3288022B2 (ja) 集積回路
JP3068492B2 (ja) 自動配置配線方法
JP2695234B2 (ja) 半導体装置の配線方法
JP2001189386A (ja) 半導体集積回路のレイアウト方法
JPH04167446A (ja) 半導体論理集積回路の自動配置配線方法
JPH02244280A (ja) 配線方式
JPH0645446A (ja) 配置配線方法
JP3165217B2 (ja) 半導体論理集積回路におけるレイアウト設計方法および装置
JPH02201958A (ja) ゲートアレイ方式の半導体集積回路装置
JPH04291744A (ja) 半導体装置の配線方法
JP2002215704A (ja) モジュールの端子位置決定方法及び装置
JPH02278830A (ja) 半導体装置の配線方法
JPH06252202A (ja) 半導体素子の電極パッド配置方法