JPH02244280A - 配線方式 - Google Patents
配線方式Info
- Publication number
- JPH02244280A JPH02244280A JP1063681A JP6368189A JPH02244280A JP H02244280 A JPH02244280 A JP H02244280A JP 1063681 A JP1063681 A JP 1063681A JP 6368189 A JP6368189 A JP 6368189A JP H02244280 A JPH02244280 A JP H02244280A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- horizontal
- terminal
- steiner
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 241001510071 Pyrrhocoridae Species 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路における配線方式に関する。
従来技術でも、縦スタイナ木と横スタイナ木を両方用い
て配線することは配線長短縮を目的として論じられてい
る。しかし９局所的な配線集中については言及されてお
らず、どのネットをどのように縦・横スタイナ木を混在
させるのかが、難しい問題であった。なお、関連する技
術としては。
て配線することは配線長短縮を目的として論じられてい
る。しかし９局所的な配線集中については言及されてお
らず、どのネットをどのように縦・横スタイナ木を混在
させるのかが、難しい問題であった。なお、関連する技
術としては。
ｒＥＦＦＩＣＩＥＮＴ、ＰＬＡＣＥＭＥＮＴＡＮＤ
ＲＯｌＪＴＩＮＧ ＴＥＺＨＮＩＱｔＪＥＳＦＯＲＭ
ＡＳＴＥＲ５ＬＩＣＥ ＬＳＩＪ １９８０ＡＣＭ、
Ｐ、４５８〜Ｐ、４６４に記載がある。
ＲＯｌＪＴＩＮＧ ＴＥＺＨＮＩＱｔＪＥＳＦＯＲＭ
ＡＳＴＥＲ５ＬＩＣＥ ＬＳＩＪ １９８０ＡＣＭ、
Ｐ、４５８〜Ｐ、４６４に記載がある。
上記従来技術は、チャネル使用率の点について配慮がさ
れておらず１局所的に配線が集中する問題があった。
れておらず１局所的に配線が集中する問題があった。
本発明は、配線長が伸びないようにかつ、配線の局所的
集中を回避することを目的としており。
集中を回避することを目的としており。
チップ面積のより小さい半導体集積回路を提供すること
を目的とする。
を目的とする。
また、マスタスライスＬＳＩにおいては、未配線数を低
減することを目的とする。
減することを目的とする。
また、信号遅延時間をより短くする必要のあるネットに
対して配線長をより短くすることを目的としており、よ
り高速な半導体集積装置を提供することを目的とする。
対して配線長をより短くすることを目的としており、よ
り高速な半導体集積装置を提供することを目的とする。
上記目的を達成するために、結線すべき端子を縦方向の
一本の配線（幹線）に各端子から横方向に引きおろした
配線（支線）によって配線する方法（縦スタイナ木第１
（ａ）図）と、横方向の一本の配線（幹線）に各端子か
ら縦方向に引きおろした配線（支線）によって配線する
方法（横スタイナ木第１（ｂ）図）とを用いて、配線の
局所集中を避けるようにしたものである。
一本の配線（幹線）に各端子から横方向に引きおろした
配線（支線）によって配線する方法（縦スタイナ木第１
（ａ）図）と、横方向の一本の配線（幹線）に各端子か
ら縦方向に引きおろした配線（支線）によって配線する
方法（横スタイナ木第１（ｂ）図）とを用いて、配線の
局所集中を避けるようにしたものである。
また、配線長低減のために上記体スタイナ木と横スタイ
ナ木の２方法を比べて、配線長の短い方法を用いるよう
にしたものである。
ナ木の２方法を比べて、配線長の短い方法を用いるよう
にしたものである。
また、マスタスライスＬＳＩにおいては、縦チャネルが
不足している場合は縦スタイナ本を、横チャネルが不足
している場合は横スタイナ禾を多用することによって未
配線数を低減したものである。
不足している場合は縦スタイナ本を、横チャネルが不足
している場合は横スタイナ禾を多用することによって未
配線数を低減したものである。
第２図に上記処理のフローを示す。まずはじめに、配線
対象ネット全てについて、縦スタイナ木の配線長λ９と
横スタイナ木の配線長Ｊ２Ｋを求め（２０１） 、 Ａ
ｖ＞ｆｉＨのネットは横スタイナ木で。
対象ネット全てについて、縦スタイナ木の配線長λ９と
横スタイナ木の配線長Ｊ２Ｋを求め（２０１） 、 Ａ
ｖ＞ｆｉＨのネットは横スタイナ木で。
１ｖぐｈのネットは縦スタイナ木で初期径路割付を行い
、配線の分布を作成する（２０２）。次に、１ｕｖ−ρ
）１が小さい順にネットをソートシ（２０３）、ネット
毎に、局所的配線集中部を通過しているかをチエツクす
る。（２０４）配線集中部を通過している場合、縦方向
混雑と横方向混雑の大きさを比較しく２０５）、縦方向
混雑が大きい場合＝ ｎｖ−１，＞Ｏならば、縦スタイ
ナ本で径路を再割付を行い、横方向混雑が発生しないな
らば縦スタイナ木に変更し、横方向混雑が発生する場合
は、再び横スタイナ木に戻す。（２０６）混雑とは配線
領域を通過する配線本数−通過可能本数である。同様に
横方向混雑がより大きい場合も行う（２０７）。こうし
て配線対象ネット全てについて上記処理を行い（２０８
）、終了する。
、配線の分布を作成する（２０２）。次に、１ｕｖ−ρ
）１が小さい順にネットをソートシ（２０３）、ネット
毎に、局所的配線集中部を通過しているかをチエツクす
る。（２０４）配線集中部を通過している場合、縦方向
混雑と横方向混雑の大きさを比較しく２０５）、縦方向
混雑が大きい場合＝ ｎｖ−１，＞Ｏならば、縦スタイ
ナ本で径路を再割付を行い、横方向混雑が発生しないな
らば縦スタイナ木に変更し、横方向混雑が発生する場合
は、再び横スタイナ木に戻す。（２０６）混雑とは配線
領域を通過する配線本数−通過可能本数である。同様に
横方向混雑がより大きい場合も行う（２０７）。こうし
て配線対象ネット全てについて上記処理を行い（２０８
）、終了する。
上記縦スタイナ木は縦方向の配線長が最小限になるため
、縦方向の配線の局所集中を回避することができ、また
上記横スタイナ木は横方向の配線長が最小限になるため
、横方向の配線の局所集中を回避することができる。
、縦方向の配線の局所集中を回避することができ、また
上記横スタイナ木は横方向の配線長が最小限になるため
、横方向の配線の局所集中を回避することができる。
また、上記縦スタイナ木と横スタイナ木の配線長を比較
し短い方法を用いることによって、縦長形状のＬＳＩチ
ップに対しては、縦スタイナ本を多用することができ、
横長形状のＬＳＩチップに対しては横スタイナ本を多用
することができる。
し短い方法を用いることによって、縦長形状のＬＳＩチ
ップに対しては、縦スタイナ本を多用することができ、
横長形状のＬＳＩチップに対しては横スタイナ本を多用
することができる。
また信号遅延時間の短縮が可能である。
以下２本発明の一実施例を第３図により説明する。第３
図はチップ３の内部にＲＡＭ４が搭載されており、ゲー
トアレ一部５は横長の矩形状となっている。このため、
横方向の配線要求が高い。
図はチップ３の内部にＲＡＭ４が搭載されており、ゲー
トアレ一部５は横長の矩形状となっている。このため、
横方向の配線要求が高い。
第３（ａ）図では縦スタイナ本を用いているが、第３（
ｂ）図のように横スタイナ木を用いることによって配線
長は短縮され、横方向の配線長は最短となり、横方向の
配線要求率が低減することができる。
ｂ）図のように横スタイナ木を用いることによって配線
長は短縮され、横方向の配線長は最短となり、横方向の
配線要求率が低減することができる。
また第４（ａ）図のようにチップ３内の配線において、
局所的な配線集中７がある場合、第４（ｂ）図のように
横スタイナ木を用いることによって配線集中を回避する
ことができる。
局所的な配線集中７がある場合、第４（ｂ）図のように
横スタイナ木を用いることによって配線集中を回避する
ことができる。
また、信号遅延時間を短くする必要のあるネットについ
ては、第５図の場合第５図（ａ）図の縦スタイナ木より
も第５（ｂ）図の横スタイナ本を用いた方が配線長が短
縮され、遅延時間が短くなる。
ては、第５図の場合第５図（ａ）図の縦スタイナ木より
も第５（ｂ）図の横スタイナ本を用いた方が配線長が短
縮され、遅延時間が短くなる。
本発明によれば、半導体集積回路において、配線長が低
減し２局所的配線集中が回避されるので。
減し２局所的配線集中が回避されるので。
チップ面積を縮小できる。
また５マスタスライスＬＳＩでは２璃所的配線集中を回
避できるので、未配線数を低減することができる。
避できるので、未配線数を低減することができる。
さらに、信号遅延時間を短くする必要のあるネットを縦
、横スタイナ木の短い方を選ぶことによってより短い配
線が可能になり、信号遅延時間を短くすることができる
。
、横スタイナ木の短い方を選ぶことによってより短い配
線が可能になり、信号遅延時間を短くすることができる
。
第１図は本発明の一実施例の縦・横スタイナ本の説明図
、第２図は、本方式の処理フロー図、第３、第４図は、
本発明の一実施例の説明図、第５図は他の実施例の説明
図である。 １・端子、２・・・配線パターン、３・・・チップ。 ４・・ＲＡＭ、５・・・ゲートアレ一部、６・・セル列
。 ７・・・局所的配線集中部。 纂 図 （ｃＬ）
、第２図は、本方式の処理フロー図、第３、第４図は、
本発明の一実施例の説明図、第５図は他の実施例の説明
図である。 １・端子、２・・・配線パターン、３・・・チップ。 ４・・ＲＡＭ、５・・・ゲートアレ一部、６・・セル列
。 ７・・・局所的配線集中部。 纂 図 （ｃＬ）
Claims (1)
- １、半導体集積回路において、上記回路内の端子同志を
結線する場合、結線すべき端子を縦方向の一本の配線に
各端子から横方向に引きおろした配線によって結線する
方法と、横方向の一本の配線に各端子から縦方向に引き
おろした配線によって結線する方法とを組み合わせるこ
とによって、配線要求率を低減しチップ面積を小さくす
ることを特徴とする配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063681A JPH02244280A (ja) | 1989-03-17 | 1989-03-17 | 配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063681A JPH02244280A (ja) | 1989-03-17 | 1989-03-17 | 配線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244280A true JPH02244280A (ja) | 1990-09-28 |
Family
ID=13236352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1063681A Pending JPH02244280A (ja) | 1989-03-17 | 1989-03-17 | 配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
| JP2011519455A (ja) * | 2008-04-23 | 2011-07-07 | シノプシス， インコーポレイテッド | 詳細なルーティング可能性推定を計算するための方法および装置 |
-
1989
- 1989-03-17 JP JP1063681A patent/JPH02244280A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
| US6415427B2 (en) | 1998-12-22 | 2002-07-02 | Fujitsu Limited | Method and apparatus for global routing, and storage medium having global routing program stored therein |
| JP2011519455A (ja) * | 2008-04-23 | 2011-07-07 | シノプシス， インコーポレイテッド | 詳細なルーティング可能性推定を計算するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995735A (en) | Directional repeater physical assignment and connection for high-performance microprocessors | |
| JPH02244280A (ja) | 配線方式 | |
| JP2936542B2 (ja) | 電源幹線のレイアウト方法 | |
| JP2690929B2 (ja) | Ｍｏｓトランジスタ間の配線方法 | |
| JPH02201958A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JP3068492B2 (ja) | 自動配置配線方法 | |
| JP2001189386A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH04167446A (ja) | 半導体論理集積回路の自動配置配線方法 | |
| JPS59175747A (ja) | 半導体集積回路 | |
| JPH02278830A (ja) | 半導体装置の配線方法 | |
| JPS564265A (en) | Semiconductor integrated circuit device | |
| JPS62210641A (ja) | 半導体集積回路配線方式 | |
| JPH0193164A (ja) | 半導体集積回路装置 | |
| JPH02205342A (ja) | 機能ブロック上を通過する配線の配線方法 | |
| JPH0555377A (ja) | 半導体集積装置 | |
| JPS62210640A (ja) | 半導体集積回路配線方式 | |
| JPS6343344A (ja) | マスタスライス方式ｌｓｉのブロツク | |
| JPH04267358A (ja) | Ｌｓｉのレイアウト配線方法 | |
| JPH0823030A (ja) | 集積回路装置の配線の設計方法 | |
| JPS6481337A (en) | Installation of wiring structure of semiconductor integrated circuit device | |
| JPH031557A (ja) | 集積回路セル間配線方法 | |
| JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JPH03123055A (ja) | 自動配線方法 | |
| JPH08161891A (ja) | 標準セルおよびレイアウト設計装置 |