JP2730220B2 - マスタースライス方式の半導体集積装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスタースライス方式集積回路装置における
電源の給電方法に関する。

〔発明の概要〕

本発明はマスタースライス方式集積回路装置に於い
て、上下および左右の辺に配置される入出力セルの配置
の間隔を、内部に配置された基本セルの縦方向および横
方向の配置の間隔に合わせる事なく、密に配置した場合
でも、また入出力セルから取り出すことのできる電源端
子が、各セル毎に不特定の位置に有っても、内部の基本
セルに対して理想的な電源供給を可能にするものであ
る。

〔従来の技術〕

マスタースライス方式集積回路装置においては、第１
図に示す様に、101なるチップに対して、その中心部に1
02なる基本セルをマトリクス状に配置し、チップ周囲に
対しては105なる入出力セルを配置するのが一般的であ
る。

そして、この基本セル・マトリクスの上に、複数個の
能動素子に依って構成された基本セルを、横方向または
縦方向に複数個使用して、その上に配線を施し、論理機
能を有するマクロセルを形成して、これらを配置してい
る。一方チップの周囲には各々の入出力セル上に配線を
施し、論理機能を有する入出力の為のマクロセルを形成
して、これらを配置している。104は入出力セルと内部
のマクロセルを結び付ける配線専用領域である。

第２図は従来の内部基本セルへの電源の給電方法であ
る。上下の辺に配置されている、入出力セル105の配置
の間隔は、基本セル102の縦方向の配置の間隔に一致し
ている。これは内部の基本セルへの給電用の電源の取り
出し端子位置が、セル内の特定の位置に在る為である。
また、マスタースライス方式集積回路装置においては、
これらの電源配線とマクロセル以外の領域は自動配線を
行う前に、一度自動配線プログラムに記憶させる必要が
あり、なるべく直線であることが望ましい。このため左
右の辺に配置される入出力セルの配置位置は、内部の基
本セルに対して給電を行う、第１層金属配線201、202の
延長上にある必要があった。またこの場合入出力セルに
於けるvddおよびvssの端子位置についても、異なる機能
の入出力セルについて、全て共通の位置にある必要があ
った。

〔発明が解決しようとする課題〕

しかし、前述の従来技術では、 （１）入出力セルの配置の間隔を、内部の基本セルの配
置の間隔に合わせ込むため、入出力セル相互間に隙間が
でき、各辺に配置されるべき、入出力セルの数が減少す
る。

（２）異なる機能の入出力セルについても、電源vddお
よびvssの端子位置について、内部の基本セルの電源配
線vdd 202とvss 201の間隔と、全て共通の位置にする
必要があるという問題点を有する。

本発明はこのような問題点を解決するもので、その目
的とするところはマスタースライス方式でより多くの入
出力セルをチップ周囲に配置し、かつそれらの入出力セ
ルに任意に定義されたvddおよびvssの電源端子からで
も、内部基本セルへ従来と同じ給電を行える方法を提供
するところにある。

〔課題を解決するための手段〕

本発明のマスタースライス方式の半導体集積装置は、 マトリックス状に第１の方向及び該第１の方向と直交
する第２の方向に配設された複数の基本セルと、該第１
の方向に配設された入出力セルとからなるマスタースラ
イス方式の半導体集積装置において、 前記基本セルの電源配線を前記第２の方向に引き出し
て前記入出力セル内の入出力セル用電源配線に接続され
てなる配線を有し、 該配線は、前記第１の方向への折曲げ部を経て前記入
出力セル用電源配線に接続されてなることを特徴とす
る。

［作用］ 本発明は、かかる構成を有するため、第３図に示すご
とく、上下および左右に配置された入出力セルの電源端
子206、207、208、209と内部の基本セル列との間を、第
１層または第２層電源配線に依る補強用の電源ライン20
1、202、203、204で接続する場合、入出力セルからJ1ま
たはJ2の位置で、スルーホールを使用することなしに、
各層の金属線を折り曲げて折曲げ部を設ける。

この様にすると、上下左右の辺に配置された入出力セ
ルの配置の間隔p1と、内部に配置された基本セルの配置
の間隔が、一致しなくとも容易に接続が可能となる。

このように、マスタースライス方式のLSIの中で、左
右に配置された入出力セルの配置の間隔を、内部の基本
セルの配置の間隔と一致させる必要が無くなり、また入
出力セルの電源端子の位置も任意の位置をとったまま
で、より多くの入出力セルをチップ周囲に配置させる事
ができ、また左右の辺から内部の基本セル列への給電も
従来と同様に行う事ができる。

〔実 施 例〕

第３図は本発明の実施例における、内部基本セルへの
電源の給電方法を示す。

203、204は第２層金属配線によるvssおよびvddの縦方
向電源ラインである。

205は補強用の第１層金属配線と第２層金属配線を接
続するスルーホールである。

201、202は基本セル列へ接続する横方向第１層電源供
給ラインである。

105は入出力セルである。

209、208は第２層金属配線による、入出力セル上のvd
dおよびvss電源端子である。

206、207は第１層金属配線による入出力セル上のvdd
およびvss電源端子である。

縦方向の第２層金属配線によるvddおよびvss電源ライ
ン204、203は、チップ上辺に配置された入出力セル105
の中のvddおよびvss電源端子209、208よりとり出され、
この入出力セルの配置間隔p1と異なるマトリクス状に配
置された基本セルの横幅の整数倍の位置に配線するため
に、チップ上辺の入出力セルの下辺からJ2なる位置にお
いて折り曲げている。

下辺に配置された入出力セルから内部基本セルへの電
源の供電方法についても上辺の場合と同様である。

一方、横方向の第１層金属配線によるvddおよびvss電
源ライン202、201はチップ左辺に配置された入出力セル
105の中のvddおよびvss電源端子206、206よりとり出さ
れ、この入出力セルの配置間隔p1と異なるマトリクス状
に配置された基本セルの縦幅の整数倍の位置に配線する
ために、チップ左辺の入出力セルの右辺からJ1なる位置
において折り曲げている右辺に配置された入出力セルか
ら内部基本セルへの電源の供電方法についても左辺の場
合と同様である。

縦方向および横方向のvdd電源ライン204、206およびv
ss電源ライン203、207については互いの交査点において
スルーホール205によって接続されている。

〔発明の効果〕

以上述べたように本発明によれば、上下および左右の
辺にある入出力セルの電源端子を、内部に配置された、
基本セルとを接続する際に、配線を途中で折り曲げる事
により、 （１）従来の左右の辺に縦方向に配置される入出力セル
の配置の間隔を、内部に配置された基本セルの縦方向の
配置の間隔に合わせる必要が無くなる事により、同一チ
ップに於いて配置できる入出力セル数を従来より増加さ
せ得る （２）上下の辺に配置される入出力セルと、左右に配置
される入出力セルの形状のみでなく、配置の間隔も同じ
にすることができる。この場合には、入出力セルの静電
気、ラッチアップを含めた電気的特性の均一性が可能と
なる （３）左右の辺に配置された、入出力セルから内部の基
本セルへの給電が従来同様に可能となる （４）入出力セルの電源端子位置を任意にすることがで
きるためマスタースライス方式に依って種々の機能を持
つ入出力セルを作成する際の、電源端子位置の制約が無
くなる という効果を有する。

【図面の簡単な説明】

第１図はマスタースライス方式の大規模集積回路チップ
の全体的な概略図。 第２図は従来の内部基本セルへの電源の給電方法を示す
図。 第３図は本方式に依る内部基本セルへの電源の給電方法
を示す図。 101……チップ外形 102……基本セル 103……基本セル列 104……配線専用領域 105……入出力セル 201……第１層金属配線によるvss電源ライン 202……第１層金属配線によるvdd電源ライン 203……第２層金属配線によるvss電源ライン 204……第２層金属配線によるvdd電源ライン 205……第１層金属配線と第２層金属配線とのスルーホ
ール 206……入出力セルの第１層金属配線によるvdd電源端子 207……入出力セルの第１層金属配線によるvss電源端子 208……入出力セルの第２層金属配線によるvss電源端子 209……入出力セルの第２層金属配線によるvdd電源端子

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】マトリックス状に第１の方向及び該第１の
   方向と直交する第２の方向に配設された複数の基本セル
   と、該第１の方向に配設された入出力セルとからなるマ
   スタースライス方式の半導体集積装置において、 前記基本セルの電源配線を前記第２の方向に引き出して
   前記入出力セル内の入出力セル用電源配線に接続されて
   なる配線を有し、 該配線は、前記第１の方向への折曲げ部を経て前記入出
   力セル用電源配線に接続されてなることを特徴とするマ
   スタースライス方式の半導体集積装置。