JPS63275138A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS63275138A JPS63275138A JP11131387A JP11131387A JPS63275138A JP S63275138 A JPS63275138 A JP S63275138A JP 11131387 A JP11131387 A JP 11131387A JP 11131387 A JP11131387 A JP 11131387A JP S63275138 A JPS63275138 A JP S63275138A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- signal lines
- master slice
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマスタースライスを用いて製造される集積回路
に関する。
に関する。
従来、マスタースライスを用いて製造される集積回路の
信号線配線は、予め、信号線用に用意しである配線領域
内を自由に使って、互いに短絡する事がない様に配線さ
れる。その為に、各々の信号線配線の経路は、信号線が
接続すべき機能ブロックの配置位置に依存する結果にな
る。
信号線配線は、予め、信号線用に用意しである配線領域
内を自由に使って、互いに短絡する事がない様に配線さ
れる。その為に、各々の信号線配線の経路は、信号線が
接続すべき機能ブロックの配置位置に依存する結果にな
る。
上述した従来の集積回路では、個々の信号線を実現する
配線径路の自由度が大きい為に、東線の様に、複数の信
号線がまとまって配線される方が望ましい信号線の集合
については、そのまとまりを考慮して信号線を配線する
事ができないため、設計及び製造が煩雑となるという問
題点があった。
配線径路の自由度が大きい為に、東線の様に、複数の信
号線がまとまって配線される方が望ましい信号線の集合
については、そのまとまりを考慮して信号線を配線する
事ができないため、設計及び製造が煩雑となるという問
題点があった。
本発明の目的は東線用の導体線分を予め用意しておく事
で、東線を構成する信号線の集合について、まとまりの
ある配線を実現し、設計及び製造を容易にしたマスター
スライス方式の集積回路を提供する事にある。
で、東線を構成する信号線の集合について、まとまりの
ある配線を実現し、設計及び製造を容易にしたマスター
スライス方式の集積回路を提供する事にある。
本発明の集積回路は、半導体基板に機能セルを行・列に
配置したマスタースライスに信号線及び電源線を配線し
て形成される集積回路てあって、前記マスタースライス
に束線配線用の導体線分が形成されているものである。
配置したマスタースライスに信号線及び電源線を配線し
て形成される集積回路てあって、前記マスタースライス
に束線配線用の導体線分が形成されているものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例の平面図、第2図は第1図に
おける東線用の導体線分3近傍の拡大図である。
おける東線用の導体線分3近傍の拡大図である。
第1図において、マスタースライスを構成する半導体基
板1上には複数の機能セル列2か形成されており、特に
その中心部には東線用の導体線分3が形成されている。
板1上には複数の機能セル列2か形成されており、特に
その中心部には東線用の導体線分3が形成されている。
そして、この東線用の導体線分3には、第2図に示すよ
うに、機能セルへ接続する信号配線4が形成されている
。尚、信号配線4は見易くするために斜線か施しである
。
うに、機能セルへ接続する信号配線4が形成されている
。尚、信号配線4は見易くするために斜線か施しである
。
このように構成された本実施例においては、東線の信号
線を東線用の導体線分3に接続することがてきるため、
従来のように信号線を引きまわす必要がなくなり、集積
回路の設計及び製造は容易なものとなる。
線を東線用の導体線分3に接続することがてきるため、
従来のように信号線を引きまわす必要がなくなり、集積
回路の設計及び製造は容易なものとなる。
以上説明したように本発明は、東線の信号線を配線する
為の複数の平行に並んだ導体線分をマスクスライス上に
予め用意しておく事により、集積回路内の東線について
、無用の引きまわしが少なくなるため、集積回路の設計
及び製造が容易になるという効果がある。
為の複数の平行に並んだ導体線分をマスクスライス上に
予め用意しておく事により、集積回路内の東線について
、無用の引きまわしが少なくなるため、集積回路の設計
及び製造が容易になるという効果がある。
第1図は本発明の一実施例の平面図、第2図は第1図の
東線用の導体線分近傍の拡大図である。 1・・・半導体基板、2・・・機能セル列、3・・・東
線用の導体線分、4・・・信号配線。
東線用の導体線分近傍の拡大図である。 1・・・半導体基板、2・・・機能セル列、3・・・東
線用の導体線分、4・・・信号配線。
Claims (1)
- 半導体基板に機能セルが行・列に配置されてなるマスタ
ースライスに信号線及び電源線を配線して形成される集
積回路において、前記マスタースライスには束線配線用
の導体線分が形成されている事を特徴とする集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11131387A JPS63275138A (ja) | 1987-05-06 | 1987-05-06 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11131387A JPS63275138A (ja) | 1987-05-06 | 1987-05-06 | 集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63275138A true JPS63275138A (ja) | 1988-11-11 |
Family
ID=14558057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11131387A Pending JPS63275138A (ja) | 1987-05-06 | 1987-05-06 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63275138A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5252507A (en) * | 1990-03-30 | 1993-10-12 | Tactical Fabs, Inc. | Very high density wafer scale device architecture |
US5315130A (en) * | 1990-03-30 | 1994-05-24 | Tactical Fabs, Inc. | Very high density wafer scale device architecture |
US5506162A (en) * | 1988-04-22 | 1996-04-09 | Fujitsu Limited | Method of producing a semiconductor integrated circuit device using a master slice approach |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60124857A (ja) * | 1983-12-09 | 1985-07-03 | Hitachi Ltd | 集積回路 |
JPS615545A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 半導体集積回路装置 |
-
1987
- 1987-05-06 JP JP11131387A patent/JPS63275138A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60124857A (ja) * | 1983-12-09 | 1985-07-03 | Hitachi Ltd | 集積回路 |
JPS615545A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5506162A (en) * | 1988-04-22 | 1996-04-09 | Fujitsu Limited | Method of producing a semiconductor integrated circuit device using a master slice approach |
US5252507A (en) * | 1990-03-30 | 1993-10-12 | Tactical Fabs, Inc. | Very high density wafer scale device architecture |
US5315130A (en) * | 1990-03-30 | 1994-05-24 | Tactical Fabs, Inc. | Very high density wafer scale device architecture |
US5514884A (en) * | 1990-03-30 | 1996-05-07 | Tactical Fabs, Inc. | Very high density wafer scale device architecture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2668981B2 (ja) | 半導体集積回路 | |
JPS63275138A (ja) | 集積回路 | |
JPS61226943A (ja) | 自動配置配線用標準セル | |
JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
JPS60158644A (ja) | 大規模集積回路装置 | |
JPS61133643A (ja) | 集積回路の製造方法 | |
JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
JPH04252073A (ja) | マスタースライス方式半導体集積回路 | |
JPS60247943A (ja) | 半導体集積回路装置 | |
JPS5816176Y2 (ja) | 大規模集積回路装置 | |
JPS60121756A (ja) | 半導体集積回路装置 | |
JPH0260148A (ja) | 半導体集積回路装置 | |
JPS60101950A (ja) | 集積回路 | |
JPS63161639A (ja) | 半導体集積回路 | |
JPS63241952A (ja) | 半導体装置 | |
JPS6355783B2 (ja) | ||
JPS601844A (ja) | 半導体集積回路装置 | |
JPH05152302A (ja) | 半導体集積回路装置 | |
JPH0680670B2 (ja) | 半導体集積回路装置 | |
JPH0560666B2 (ja) | ||
JP2508206B2 (ja) | 集積回路装置 | |
JPH07176617A (ja) | 半導体集積回路装置及びその設計方法 | |
JPS6295853A (ja) | 半導体集積回路 | |
JPH04214667A (ja) | マスタースライス方式半導体集積回路装置 |