JPS63241952A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63241952A
JPS63241952A JP7660387A JP7660387A JPS63241952A JP S63241952 A JPS63241952 A JP S63241952A JP 7660387 A JP7660387 A JP 7660387A JP 7660387 A JP7660387 A JP 7660387A JP S63241952 A JPS63241952 A JP S63241952A
Authority
JP
Japan
Prior art keywords
cell
cells
power supply
power
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7660387A
Other languages
English (en)
Other versions
JP2633558B2 (ja
Inventor
Seiji Watanabe
清次 渡辺
Yutaka Tanaka
豊 田中
Toshiki Morimoto
寿喜 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62076603A priority Critical patent/JP2633558B2/ja
Publication of JPS63241952A publication Critical patent/JPS63241952A/ja
Application granted granted Critical
Publication of JP2633558B2 publication Critical patent/JP2633558B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、スタンダードセル方式で形成される半導体
装置に関するもので、特に電源線の接続に係わるもので
ある。
（従来の技術） 従来、この種の半導体装置における電源線の接続は、例
えば第２図に示すようにして行なっている。第２図にお
いて、ｉｌｌ　、　１１２　、１１３はそれぞれｌｉ数
のセルから成るセル列、１２１．１２２は配線領域、１
３．１３．・・・は上記各セル列１１１　、１１２　。
１１３を構成する一般のセルで、このセル１３．１３間
にはＮｒＡ線接続用の＠源セル１４．１４．・・・が段
けられている。そして、上記配線領域１２１　、１２２
に上記電源セル１４．１４．・・・を介して電源線（Ｖ
ｏ　ｏ　。
Ｖｓ　ｓ　）　１５．１６が配線される。
ところで、上記電源セル１４．１４．・・・は、各セル
１３、１３．・・・の配置の段階で任意の場所に配置さ
れ、その後上記電源線１５．１６の配置が決定されて配
線される。
しかし、このような構成では、電源セル１４．１４゜・
・・が任意の場所に配置されるため、電源線４５．１６
は曲りくねった形となる。上記電源線１５．１６は一般
の信号配線に比べて幅が広く、この太い電源線１５、１
６が曲りくねっているということは配線領域１２１　、
１２２の占有率が高く、一般の信号配線の配線効率を著
しく低下させることになる。このため、高集積化が困難
である。
（発明が解決しようとする問題点） 上述したように従来のスタンダードセル方式の半導体装
置は、曲りくねった電源線の存在により高集積化が困難
な欠点がある。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、高集積化が図れるスタンダー
ドセル方式の半導体装置を提供することである。
［発明の構成］ （問題点を解決するための手段と作用）すなわち、この
発明においては、上記の目的を達成するために、電源セ
ルを直線的に配置して電源線を直線的に接続可能とする
ために、セルとセルとの間に電源セルをシフトする位置
合せセルを設けている。
このように構成することにより、電源線を直線的に配線
できるので、電源線の配線領域に対する占有率を低くし
て配線効率を高めることができ、高集積化が図れる。
（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第２図と同一構成部分には
同じ符号を付しており、１１１゜１１２　、１１３はそ
れぞれ複数のセルから成るセル列、１２、　、１２２は
配線領域、１３．１３．・・・は上記各セル列ｉｉ１　
、１１２　、１１３を構成する一般のセルである。
このセル１３．１３間には電源線接続用の電源セル１４
゜１４、・・・、及びこれらの電源セル１４．１４．・
・・をシフトして電源セル１４．１４・・・を直線的に
配置するための位置合せセル１７．１７．・・・が設け
られる。そして、上記配線領域１２．　、１２２に上記
電源セル１４．１４゜・・・を介して直線的に電源線１
５．１６が配線される。
上記位置合せセル１７．１７．・・・は、単に一対の電
源線が横方向（電源線１５．１６と直行する方向）に形
成された構成となっており、電源セル１４．１４゜・・
・に接続された電源線１５．１６から供給されたＮ課電
圧を各セル１３に供給するようになっている。また、こ
れらの位置合せセル１７．１７．・・・は、電源セル１
４をシフトする量に合せて例えばセル列１１１では１個
、セル列１１３では３個配置されており、位置合せセル
１７の数で電源セル１４のシフト量を制卸している。
このような構成によれば、電源線１５．１６を直線的に
形成できるので、これらの電源線１５．１６の配線＠域
１２１　、１２２に対する占有率を低くでき、且つ一般
のセル１３の配線の自由度も高められるので高集積化が
図れる。上記位置合せセル１７．１７．・・・の挿入に
よりチップ全体に対する素子領域の占める割合いは大き
くなるが、一般の信号線における配線の障害がなくなっ
て配線効率を向上できるので、結果としてはチップサイ
ズを縮小できる。
なお、上記実施例では位置合せセル１７．１７．・・・
をセル１３と電源セル１４との間に設けたが、セル１３
とセル１３との間に設けても良いのは勿論である。
［発明の効果］ 以上説明したようにこの発明によれば、高集積化が図れ
るスタンダードセル方式の半導体装置が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係わる半導体装置につい
て説明するための図、第２図は従来の半導体装置につい
て説明するための図である。 １１１　、１１２　、１１３・・・セル列、１２１　、
１２２・・・配線領域、１３．１３．・・・　・・・セ
ル、１４．１４．・・・　・・・電源セル、１５．１６
・・・電源線、１７．１７．・・・　・・・位置合せセ
ル。

Claims (1)

    【特許請求の範囲】
  1. スタンダードセル方式で形成される半導体装置において
    、複数の素子領域間の電源線を接続する電源セルの位置
    をシフトして電源線を直線的に配線するための位置合せ
    セルを設けたことを特徴とする半導体装置。
JP62076603A 1987-03-30 1987-03-30 半導体装置 Expired - Lifetime JP2633558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62076603A JP2633558B2 (ja) 1987-03-30 1987-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62076603A JP2633558B2 (ja) 1987-03-30 1987-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JPS63241952A true JPS63241952A (ja) 1988-10-07
JP2633558B2 JP2633558B2 (ja) 1997-07-23

Family

ID=13609903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62076603A Expired - Lifetime JP2633558B2 (ja) 1987-03-30 1987-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2633558B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190343A (en) * 1981-05-20 1982-11-22 Hitachi Ltd Semiconductor integrated circuit
JPS6074455A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd マスタスライス集積回路
JPS6074548A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190343A (en) * 1981-05-20 1982-11-22 Hitachi Ltd Semiconductor integrated circuit
JPS6074455A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd マスタスライス集積回路
JPS6074548A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
JP2633558B2 (ja) 1997-07-23

Similar Documents

Publication Publication Date Title
JPH0282552A (ja) 半導体集積回路
JPH05218362A (ja) ゲートアレイのベーシックセル
JPS63308343A (ja) 半導体集積回路
JPH0494556A (ja) 集積回路のセルレイアウト方法
JPH0758301A (ja) 半導体集積回路装置
JPS63241952A (ja) 半導体装置
JPS641051B2 (ja)
JP2730220B2 (ja) マスタースライス方式の半導体集積装置
JPH0645565A (ja) 集積回路装置
JPS6236303Y2 (ja)
JPS63275138A (ja) 集積回路
JP2708180B2 (ja) 半導体集積回路装置
JPH02191361A (ja) 集積回路
JPH0560666B2 (ja)
JPS60247943A (ja) 半導体集積回路装置
JPH0497569A (ja) 半導体集積回路
JPS60158644A (ja) 大規模集積回路装置
JPH03165062A (ja) 半導体装置
JPH0563165A (ja) 半導体装置
JPH0548048A (ja) マスタスライス型半導体集積回路装置
JPH03253057A (ja) 半導体集積回路
JPH0479268A (ja) 半導体装置
JPH03141671A (ja) ゲートアレイ
JPH05251671A (ja) ゲートアレイ方式の半導体集積回路装置
JPH04142761A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term