JPH0548048A - マスタスライス型半導体集積回路装置 - Google Patents
マスタスライス型半導体集積回路装置Info
- Publication number
- JPH0548048A JPH0548048A JP3200797A JP20079791A JPH0548048A JP H0548048 A JPH0548048 A JP H0548048A JP 3200797 A JP3200797 A JP 3200797A JP 20079791 A JP20079791 A JP 20079791A JP H0548048 A JPH0548048 A JP H0548048A
- Authority
- JP
- Japan
- Prior art keywords
- input
- basic cell
- output
- output basic
- master slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ゲートアレイで基本セル数を減らす事なく入
出力基本セル数を増やす入出力基本セルの配置構造及び
電源供給用金属配線の配置構造を提供する。 【構成】 ゲートアレイに於て、基本セルを囲む４辺に
於て交差する２辺の各辺に対して外側に位置する入出力
基本セル領域が共有する領域には１方の入出力基本セル
領域を形成する入出力基本セルが配置され、該入出力基
本セル上に配置される電源配線は該入出力基本セル領域
が共有する該領域に他の入出力基本セル領域上に配置さ
れる電源配線と電気的に接続する端子を有さず、該電源
配線は該電源配線が配置される入出力基本セル領域内に
於てＶＤＤ、ＶＳＳの電位が供給する。 【効果】 ゲートアレイに於いて該ゲートアレイの同一
面積のチップ及び同一の基本セル数のチップに於いて効
率よく多数の入出力基本セルを配置できる。
出力基本セル数を増やす入出力基本セルの配置構造及び
電源供給用金属配線の配置構造を提供する。 【構成】 ゲートアレイに於て、基本セルを囲む４辺に
於て交差する２辺の各辺に対して外側に位置する入出力
基本セル領域が共有する領域には１方の入出力基本セル
領域を形成する入出力基本セルが配置され、該入出力基
本セル上に配置される電源配線は該入出力基本セル領域
が共有する該領域に他の入出力基本セル領域上に配置さ
れる電源配線と電気的に接続する端子を有さず、該電源
配線は該電源配線が配置される入出力基本セル領域内に
於てＶＤＤ、ＶＳＳの電位が供給する。 【効果】 ゲートアレイに於いて該ゲートアレイの同一
面積のチップ及び同一の基本セル数のチップに於いて効
率よく多数の入出力基本セルを配置できる。
Description
【０００１】
【産業上の利用分野】本発明はマスタスライス型半導体
集積回路装置に係わり入出力基本セル及び電源供給用金
属配線の配置構造に関する。
集積回路装置に係わり入出力基本セル及び電源供給用金
属配線の配置構造に関する。
【０００２】
【従来の技術】図４に従来の方式に於けるマスタスライ
ス方式のゲートアレイの全体構成図を示す。図中に於て
４０４、４０５、４０６、４０７は基本セル領域４０２
の外部かつ各々の辺に平行に配置される入出力基本セル
列であり、入出力基本セル領域を形成する。４１２はＶ
ＤＤ（または、ＶＳＳ）、４１３はＶＳＳ（または、Ｖ
ＤＤ）の電位を有する電源供給用金属配線である。ま
た、４０８、４０９、４１０、４１１は基本セル領域４
０２を囲む４辺に於て交差する２辺の各辺に対して外側
に位置する該入出力基本セル領域が共有する領域（以
下、コーナー領域）である。該入出力基本セル列４０
４、４０５、４０６、４０７は該コーナー領域４０８、
４０９、４１０、４１１に延出しない。従って、該コー
ナー領域に入出力基本セルは配置されない。また、図５
に従来の方式に於ける前記コーナー領域の電源供給用金
属配線配置図を示す。前記入出力基本セル５０３、５０
４が配置され前記入出力基本セル領域５０５、５０６を
形成し、該入出力基本セル領域５０５、５０６は前記コ
ーナー領域５０７を形成する。該コーナー領域に該入出
力基本セル５０３、５０４は配置されず、該コーナー領
域に於ては前記入出力基本セル領域５０５、５０６上に
配置される電源用金属配線が交差し同一配線層で連続し
た電源供給用金属配線５０８、５０９を形成する。５０
８はＶＤＤ（または、ＶＳＳ）、５０９はＶＳＳ（また
は、ＶＤＤ）の電位を有する。従って、前記入出力基本
セル領域上の電源供給用金属配線は他の入出力基本セル
領域上の電源供給用金属配線と前記コーナー領域で電気
的に接続される。
ス方式のゲートアレイの全体構成図を示す。図中に於て
４０４、４０５、４０６、４０７は基本セル領域４０２
の外部かつ各々の辺に平行に配置される入出力基本セル
列であり、入出力基本セル領域を形成する。４１２はＶ
ＤＤ（または、ＶＳＳ）、４１３はＶＳＳ（または、Ｖ
ＤＤ）の電位を有する電源供給用金属配線である。ま
た、４０８、４０９、４１０、４１１は基本セル領域４
０２を囲む４辺に於て交差する２辺の各辺に対して外側
に位置する該入出力基本セル領域が共有する領域（以
下、コーナー領域）である。該入出力基本セル列４０
４、４０５、４０６、４０７は該コーナー領域４０８、
４０９、４１０、４１１に延出しない。従って、該コー
ナー領域に入出力基本セルは配置されない。また、図５
に従来の方式に於ける前記コーナー領域の電源供給用金
属配線配置図を示す。前記入出力基本セル５０３、５０
４が配置され前記入出力基本セル領域５０５、５０６を
形成し、該入出力基本セル領域５０５、５０６は前記コ
ーナー領域５０７を形成する。該コーナー領域に該入出
力基本セル５０３、５０４は配置されず、該コーナー領
域に於ては前記入出力基本セル領域５０５、５０６上に
配置される電源用金属配線が交差し同一配線層で連続し
た電源供給用金属配線５０８、５０９を形成する。５０
８はＶＤＤ（または、ＶＳＳ）、５０９はＶＳＳ（また
は、ＶＤＤ）の電位を有する。従って、前記入出力基本
セル領域上の電源供給用金属配線は他の入出力基本セル
領域上の電源供給用金属配線と前記コーナー領域で電気
的に接続される。
【０００３】
【発明が解決しようとする課題】上記従来技術ではマス
タスライス型半導体集積回路装置の前記コーナー領域は
前記入出力基本セルが配置不可能の領域である。マスタ
スライス方式のゲートアレイで論理を構成する場合、前
記基本セル数及び前記入出力基本セル数の２つの要因に
よりチップの大きさ、コストが決定する。従って、前記
コーナー領域の様に基本セル及び入出力基本セルの配置
不可能な領域がチップ内に存在することはチップコスト
が増大するという問題点を有する。
タスライス型半導体集積回路装置の前記コーナー領域は
前記入出力基本セルが配置不可能の領域である。マスタ
スライス方式のゲートアレイで論理を構成する場合、前
記基本セル数及び前記入出力基本セル数の２つの要因に
よりチップの大きさ、コストが決定する。従って、前記
コーナー領域の様に基本セル及び入出力基本セルの配置
不可能な領域がチップ内に存在することはチップコスト
が増大するという問題点を有する。
【０００４】そこで本発明はこのような問題点を解決す
るためのもので其の目的とするところはマスタスライス
方式ゲートアレイで基本セル数を減らす事なく入出力基
本セル数を増やす入出力基本セルの配置構造及び電源供
給用金属配線の配置構造を提供することが目的である。
るためのもので其の目的とするところはマスタスライス
方式ゲートアレイで基本セル数を減らす事なく入出力基
本セル数を増やす入出力基本セルの配置構造及び電源供
給用金属配線の配置構造を提供することが目的である。
【０００５】
【課題を解決するための手段】半導体基板上に論理を構
成する基本セルと入出力論理を構成する入出力基本セル
及びパッケージに直接電気的に接続される入出力端子が
規則的に配置されるマスタスライス方式のゲートアレイ
に於て、該入出力基本セルは該基本セルを囲む４辺の各
々の辺の外側かつ平行な方向に連続して配置され該辺に
対して入出力基本セル領域を形成し、該基本セルを囲む
４辺に於て交差する２辺の各辺に対して外側に位置する
該入出力基本セル領域が共有する領域には１方の該入出
力基本セル領域を形成する該入出基本セルが配置され、
該４辺の各々の辺の外側かつ平行な方向に連続して配置
される該入出力基本セル上に配置される電源供給用金属
配線は該入出力基本セル領域が共有する該領域に他の入
出力基本セル領域上に配置される電源供給用金属配線と
電気的に接続する接続用端子を有さず、該電源供給用金
属配線は該電源供給用金属配線が配置される前記入出力
基本セルが形成する該入出力基本セル領域内に於て前記
入力端子によりＶＤＤ、ＶＳＳの電位が供給されること
を特徴とする。
成する基本セルと入出力論理を構成する入出力基本セル
及びパッケージに直接電気的に接続される入出力端子が
規則的に配置されるマスタスライス方式のゲートアレイ
に於て、該入出力基本セルは該基本セルを囲む４辺の各
々の辺の外側かつ平行な方向に連続して配置され該辺に
対して入出力基本セル領域を形成し、該基本セルを囲む
４辺に於て交差する２辺の各辺に対して外側に位置する
該入出力基本セル領域が共有する領域には１方の該入出
力基本セル領域を形成する該入出基本セルが配置され、
該４辺の各々の辺の外側かつ平行な方向に連続して配置
される該入出力基本セル上に配置される電源供給用金属
配線は該入出力基本セル領域が共有する該領域に他の入
出力基本セル領域上に配置される電源供給用金属配線と
電気的に接続する接続用端子を有さず、該電源供給用金
属配線は該電源供給用金属配線が配置される前記入出力
基本セルが形成する該入出力基本セル領域内に於て前記
入力端子によりＶＤＤ、ＶＳＳの電位が供給されること
を特徴とする。
【０００６】
【実施例】図１及び図２に本発明の入出力基本セル配置
構造を有するマスタスライス方式のゲートアレイの全体
構成例を示す。図１に於て前記基本セル領域１０２の外
周部に前記入出力基本セル１１２、１１３、１１４、１
１５が配置され各々前記入出力基本セル領域１０５、１
０６、１０７、１０４を形成する。また、１０８は前記
入出力基本セル領域１０４と１０５の共有する前記コー
ナー領域であり、本発明で該入出力基本セル領域１０５
を形成する前記入出力基本セル１１２が配置される。同
様に１０９、１１０、１１１は各々前記入出力基本セル
領域１０５と１０６、前記入出力基本セル領域１０６と
１０７、前記入出力基本セル領域１０７と１０４が共有
するコーナー領域であり、各々前記入出力基本セル１１
３、１１４、１１５が配置される。
構造を有するマスタスライス方式のゲートアレイの全体
構成例を示す。図１に於て前記基本セル領域１０２の外
周部に前記入出力基本セル１１２、１１３、１１４、１
１５が配置され各々前記入出力基本セル領域１０５、１
０６、１０７、１０４を形成する。また、１０８は前記
入出力基本セル領域１０４と１０５の共有する前記コー
ナー領域であり、本発明で該入出力基本セル領域１０５
を形成する前記入出力基本セル１１２が配置される。同
様に１０９、１１０、１１１は各々前記入出力基本セル
領域１０５と１０６、前記入出力基本セル領域１０６と
１０７、前記入出力基本セル領域１０７と１０４が共有
するコーナー領域であり、各々前記入出力基本セル１１
３、１１４、１１５が配置される。
【０００７】図２に於て前記基本セル領域２０２の外周
部に前記入出力基本セル２１２、２１３、２１４、２１
５が配置され前記入出力基本セル領域２０４、２０５、
２０６、２０７を形成する。また、２０８は前記入出力
基本セル領域２０４と２０５の共有する前記コーナー領
域であり、本発明で該入出力基本セル領域２０４を形成
する前記入出力基本セル２１２が配置される。同様に２
０９、２１０、２１１は各々前記入出力基本セル領域２
０５と２０６、前記入出力基本セル領域２０６と２０
７、前記入出力基本セル領域２０７と２０４の共有する
前記コーナー領域であり、各々前記入出力基本セル２１
４、２１２が配置される。図２に示す様に前記入出力基
本セル領域２０５、２０７に配置される前記入出力基本
セル２１３、２１５は前記コーナー領域に配置されな
い。本発明に於いて前記コーナー領域に配置される入出
力基本セルは該コーナー領域を共有する２個の入出力基
本セル領域より該コーナー領域単位で自由に選択でき
る。
部に前記入出力基本セル２１２、２１３、２１４、２１
５が配置され前記入出力基本セル領域２０４、２０５、
２０６、２０７を形成する。また、２０８は前記入出力
基本セル領域２０４と２０５の共有する前記コーナー領
域であり、本発明で該入出力基本セル領域２０４を形成
する前記入出力基本セル２１２が配置される。同様に２
０９、２１０、２１１は各々前記入出力基本セル領域２
０５と２０６、前記入出力基本セル領域２０６と２０
７、前記入出力基本セル領域２０７と２０４の共有する
前記コーナー領域であり、各々前記入出力基本セル２１
４、２１２が配置される。図２に示す様に前記入出力基
本セル領域２０５、２０７に配置される前記入出力基本
セル２１３、２１５は前記コーナー領域に配置されな
い。本発明に於いて前記コーナー領域に配置される入出
力基本セルは該コーナー領域を共有する２個の入出力基
本セル領域より該コーナー領域単位で自由に選択でき
る。
【０００８】図３に本発明の電源供給用金属配線の配置
構造例を示す。前記入出力基本セル３０３、３０４上に
配置される電源供給用金属配線３０８、３１０はＶＤＤ
（またはＶＳＳ）の電位を供給され、電源供給配線３０
９、３１１はＶＳＳ（またはＶＤＤ）の電位を供給され
る。図３に於て前記コーナー領域３０７に前記入出力基
本セル領域３０６を形成する前記入出力基本セル３０４
が配置され、該入出力基本セルへの電位は該入出力基本
セル上の電源供給用金属配線３０８及び３０９が配置さ
れ供給される。入出力基本セル領域３０５に配置される
電源供給用金属配線３１０、３１１は該電源供給用金属
配線が配置される前記入出力基本セル３０３が配置され
ない前記コーナー領域に延出しない。また、図３に於い
て前記電源供給用金属配線３０８、３０９は前記入力端
子３１８、３１９により外部から電位が供給される、前
記電源供給用金属配線３１０、３１１は前記入力端子３
１６、３１７により該電源供給用金属配線と異なる金属
配線層に配置される金属配線３１５、３１４及び該配線
を接続するビア３１３、３１２により外部から電位が供
給される。前記入出力端子３１８、３１９は電源供給用
専用入出力端子であり、前記入出力端子３１６、３１７
は電源供給用専用入出力端子ではない。
構造例を示す。前記入出力基本セル３０３、３０４上に
配置される電源供給用金属配線３０８、３１０はＶＤＤ
（またはＶＳＳ）の電位を供給され、電源供給配線３０
９、３１１はＶＳＳ（またはＶＤＤ）の電位を供給され
る。図３に於て前記コーナー領域３０７に前記入出力基
本セル領域３０６を形成する前記入出力基本セル３０４
が配置され、該入出力基本セルへの電位は該入出力基本
セル上の電源供給用金属配線３０８及び３０９が配置さ
れ供給される。入出力基本セル領域３０５に配置される
電源供給用金属配線３１０、３１１は該電源供給用金属
配線が配置される前記入出力基本セル３０３が配置され
ない前記コーナー領域に延出しない。また、図３に於い
て前記電源供給用金属配線３０８、３０９は前記入力端
子３１８、３１９により外部から電位が供給される、前
記電源供給用金属配線３１０、３１１は前記入力端子３
１６、３１７により該電源供給用金属配線と異なる金属
配線層に配置される金属配線３１５、３１４及び該配線
を接続するビア３１３、３１２により外部から電位が供
給される。前記入出力端子３１８、３１９は電源供給用
専用入出力端子であり、前記入出力端子３１６、３１７
は電源供給用専用入出力端子ではない。
【０００９】本発明の実施例に於ては、前記コーナー領
域の４領域に対称形となる構造を示しているが、図１、
図２の構造を組み合わせることも可能であり、前記コー
ナー領域の４領域中１領域単位で本発明の構造を作るこ
とも可能である。また、電源供給用金属配線の入出力端
子は電源供給用専用の入力端子及び入出力基本セル用入
出力端子を使用しているが、該入出力端子は選択可能で
ある。
域の４領域に対称形となる構造を示しているが、図１、
図２の構造を組み合わせることも可能であり、前記コー
ナー領域の４領域中１領域単位で本発明の構造を作るこ
とも可能である。また、電源供給用金属配線の入出力端
子は電源供給用専用の入力端子及び入出力基本セル用入
出力端子を使用しているが、該入出力端子は選択可能で
ある。
【００１０】
【発明の効果】以上記したように本発明によれば、マス
タスライス方式のゲートアレイに於いて該ゲートアレイ
の同一面積のチップ及び同一の基本セル数のチップに於
いて効率よく多数の入出力基本セルを配置することが可
能であるという効果を有する。
タスライス方式のゲートアレイに於いて該ゲートアレイ
の同一面積のチップ及び同一の基本セル数のチップに於
いて効率よく多数の入出力基本セルを配置することが可
能であるという効果を有する。
【図１】本発明の入出力基本セル配置構造を有するマス
タスライス方式のゲートアレイの全体構成図である。
タスライス方式のゲートアレイの全体構成図である。
【図２】本発明の入出力基本セル配置構造を有するマス
タスライス方式のゲートアレイの全体構成図である。
タスライス方式のゲートアレイの全体構成図である。
【図３】本発明の電源供給用金属配線の配置構造図であ
る。
る。
【図４】従来の方式に於けるマスタスライス方式のゲー
トアレイの全体構成図である。
トアレイの全体構成図である。
【図５】従来の方式に於けるコーナー領域の電源供給用
金属配線配置図である。
金属配線配置図である。
１０１、２０１、４０１ ・・・ 半導体基板 １０２、２０２、３０１、４０２、５０１ ・・・ 基
本セル領域 １０３、１１６、１１７、１１８、１１９、２０３、３
０２、３１６、３１７、３１８、３１９、４０３、５０
２ ・・・ 入出力端子 ４０４、４０５、４０６、４０７ ・・・ 入出力基本
セル列 １１２、１１３、１１４、１１５、２１２、２１３、２
１４、２１５、３０３、３０４、５０３、５０４ ・・
・ 入出力基本セル １０４、１０５、１０６、１０７、２０４、２０５、２
０６、２０７、３０５、３０６、５０５、５０６ ・・
・ 入出力基本セル領域 １０８、１０９、１１０、１１１、２０８、２０９、２
１０、２１１、３０７、４０８、４０９、４１０、４１
１、５０７ ・・・ コーナー領域 １２０、１２１、１２２、１２３、１２４、１２５、１
２６、１２７、２１６、２１７、２１８、２１９、２２
０、２２１、２２２、２２３、３０８、３０９、３１
０、３１１、４１２、４１３、５０８、５０９ ・・・
電源供給用金属配線 ３１２、３１３ ・・・ ビア ３１４、３１５ ・・・ 金属配線層
本セル領域 １０３、１１６、１１７、１１８、１１９、２０３、３
０２、３１６、３１７、３１８、３１９、４０３、５０
２ ・・・ 入出力端子 ４０４、４０５、４０６、４０７ ・・・ 入出力基本
セル列 １１２、１１３、１１４、１１５、２１２、２１３、２
１４、２１５、３０３、３０４、５０３、５０４ ・・
・ 入出力基本セル １０４、１０５、１０６、１０７、２０４、２０５、２
０６、２０７、３０５、３０６、５０５、５０６ ・・
・ 入出力基本セル領域 １０８、１０９、１１０、１１１、２０８、２０９、２
１０、２１１、３０７、４０８、４０９、４１０、４１
１、５０７ ・・・ コーナー領域 １２０、１２１、１２２、１２３、１２４、１２５、１
２６、１２７、２１６、２１７、２１８、２１９、２２
０、２２１、２２２、２２３、３０８、３０９、３１
０、３１１、４１２、４１３、５０８、５０９ ・・・
電源供給用金属配線 ３１２、３１３ ・・・ ビア ３１４、３１５ ・・・ 金属配線層
Claims (3)
- 【請求項１】 半導体基板上に論理を構成する基本セル
と入出力論理を構成する入出力基本セル及びパッケージ
に直接電気的に接続される入出力端子が規則的に配置さ
れるマスタスライス方式のゲートアレイに於て、該入出
力基本セルは該基本セルを囲む４辺の各々の辺の外側か
つ平行な方向に連続して配置され該辺に対して入出力基
本セル領域を形成し、該基本セルを囲む４辺に於て交差
する２辺の各辺に対して外側に位置する該入出力基本セ
ル領域が共有する領域には１方の該入出力基本セル領域
を形成する該入出力基本セルが配置されることを特徴と
するマスタスライス型半導体集積回路装置。 - 【請求項２】 請求項１記載のマスタスライス型半導体
集積回路装置に於て、前記４辺の各々の辺の外側かつ平
行な方向に連続して配置される前記入出力基本セル上に
配置される電源供給用金属配線は前記入出力基本セル領
域が共有する前記領域に他の入出力基本セル領域上に配
置される電源供給用金属配線と電気的に接続する接続用
端子を有しないことを特徴とするマスタスライス型半導
体集積回路装置。 - 【請求項３】 請求項１及び請求項２記載のマスタスラ
イス型半導体集積回路装置に於て、前記４辺の各々の辺
の外側かつ平行な方向に連続して配置される前記入出力
基本セル上に配置される電源供給用金属配線は該電源供
給用金属配線が配置される該入出力基本セルが形成する
前記入出力基本セル領域内に於て前記入力端子によりＶ
ＤＤ、ＶＳＳの電位が供給されることを特徴とするマス
タスライス型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200797A JPH0548048A (ja) | 1991-08-09 | 1991-08-09 | マスタスライス型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200797A JPH0548048A (ja) | 1991-08-09 | 1991-08-09 | マスタスライス型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548048A true JPH0548048A (ja) | 1993-02-26 |
Family
ID=16430353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200797A Pending JPH0548048A (ja) | 1991-08-09 | 1991-08-09 | マスタスライス型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123084B2 (en) | 2004-06-24 | 2006-10-17 | Fujitsu Limited | Semiconductor integrated circuit and designing method for same |
-
1991
- 1991-08-09 JP JP3200797A patent/JPH0548048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123084B2 (en) | 2004-06-24 | 2006-10-17 | Fujitsu Limited | Semiconductor integrated circuit and designing method for same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2668981B2 (ja) | 半導体集積回路 | |
| JPH073840B2 (ja) | 半導体集積回路 | |
| JPH0480538B2 (ja) | ||
| JP2001044397A (ja) | 半導体集積回路 | |
| US5434436A (en) | Master-slice type semiconductor integrated circuit device having multi-power supply voltage | |
| JPH10163328A (ja) | 半導体集積回路装置 | |
| JPH0576174B2 (ja) | ||
| JPH0548048A (ja) | マスタスライス型半導体集積回路装置 | |
| JPH0548054A (ja) | マスタスライス型半導体集積回路装置 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPS60110137A (ja) | 半導体装置 | |
| JPS61225845A (ja) | 半導体装置 | |
| JP2551499B2 (ja) | 半導体集積回路装置 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JP2830781B2 (ja) | マスタスライス型ゲートアレイ | |
| JP2004179184A (ja) | 半導体集積回路 | |
| JPS6329544A (ja) | 半導体集積回路装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JP2641818B2 (ja) | 半導体集積回路 | |
| JPH03116868A (ja) | 半導体集積回路装置 | |
| JPH01168042A (ja) | 半導体集積回路装置 | |
| JPS59135744A (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH037964Y2 (ja) | ||
| JP2634800B2 (ja) | 半導体集積回路スタンダードセル |