JP2001044397A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2001044397A
JP2001044397A JP11217135A JP21713599A JP2001044397A JP 2001044397 A JP2001044397 A JP 2001044397A JP 11217135 A JP11217135 A JP 11217135A JP 21713599 A JP21713599 A JP 21713599A JP 2001044397 A JP2001044397 A JP 2001044397A
Authority
JP
Japan
Prior art keywords
well
contact region
wiring
gate
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11217135A
Other languages
English (en)
Other versions
JP3647323B2 (ja
Inventor
Yoshio Kajii
芳雄 梶井
Tooru Osajima
亨 筬島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21713599A priority Critical patent/JP3647323B2/ja
Priority to KR1020000042464A priority patent/KR100568015B1/ko
Priority to US09/624,391 priority patent/US6603158B1/en
Priority to EP00306522A priority patent/EP1073122B1/en
Publication of JP2001044397A publication Critical patent/JP2001044397A/ja
Priority to US10/459,467 priority patent/US6881989B2/en
Application granted granted Critical
Publication of JP3647323B2 publication Critical patent/JP3647323B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】セルピッチを短縮し且つ第２配線層での列方向
セル間配線を可能にして集積度をより向上させる。 【解決手段】基本セルは、Ｎウエル１０内にＰ形領域１
１〜１３が列方向に配列され、Ｎウエル１０に隣接する
Ｐウエル２０内にＮ形領域２１〜２３が列方向に配列さ
れ、Ｐ形領域の間の上方を通りさらにＮ形領域の間の上
方を通るゲートライン３４Ａ及び３５Ａが行方向に形成
され、その両端側のウエル１０及び２０内にそれぞれウ
エルコンタクト領域１６Ｃ及び２６Ｃが形成され且つ該
両端にゲートコンタクト領域が形成されていない。第１
配線層の上方の第２配線層に、ウエルコンタクト領域と
接続される電源配線ＶＤＤ及びＶＳＳが列方向に形成さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基本セルが互いに
直角な第１方向及び第２方向に配列されたマスタースラ
イス方式やスタンダードセル方式の半導体集積回路に関
する。
【０００２】
【従来の技術】図１４（Ａ）は、従来の基本セルＢＣＸ
のパターン図である。ゲートラインにはハッチングが施
されている（他の図も同様）。
【０００３】この基本セルＢＣＸは、２点差線で示すＮ
ウエル１０内にＰ形拡散領域１１、１２及び１３が列方
向に配列され、Ｐ形拡散領域１１と１２の間の上方及び
Ｐ形拡散領域１２と１３との間の上方にゲート絶縁膜、
例えばゲート酸化膜を介しそれぞれゲートライン１４及
び１５が形成されている。Ｎウエル１０内にはさらに、
Ｐ形拡散領域１１〜１３を挟むようにＮ+形ウエルコン
タクト領域１６及び１７が形成されている。Ｎウエル１
０に隣接する、２点差線で示すＰウエル２０内にも同様
に、Ｎ形拡散領域２１、２２及び２３が列方向に配列さ
れ、Ｎ形拡散領域２１と２２の間の上方及びＮ形拡散領
域２２と２３との間の上方にそれぞれゲートライン２４
及び２５が形成されている。Ｐウエル２０内にはさら
に、Ｎ形拡散領域２１〜２３を挟むようにＰ+形ウエル
コンタクト領域２６及び２７が形成されている。ゲート
ライン１４、１５、２４及び２５の両端部には、層間コ
ンタクトを介して他の配線と接続するためのゲートコン
タクト領域が形成されている。
【０００４】第１配線層のセル内配線及び第２配線層の
電源配線により、１つの基本セルＢＣＸで例えば１つの
２入力ナンドゲートが形成される。Ｎ+形ウエルコンタ
クト領域１６及び２７はそれぞれ、第１配線層の上方の
第２配線層に形成された第１方向の電源ラインＶＤＤ及
びグランドラインＶＳＳに接続される。図１４（Ａ）で
は簡単化のために、ＶＤＤ及びＶＳＳの配線をその中心
線（一点鎖線）で表している。
【０００５】このような基本セルＢＣＸが行及び列に配
列されて、例えばマスタースライス方式のゲートアレイ
が構成される。この基本セルＢＣＸは、行方向には重な
り無く詰めて配置されるが、図１４（Ｂ）に示す如く、
列方向には隣り合うウエルコンタクト領域が重なり合う
ように配置される。
【０００６】ゲートアレイ中のセルピッチは、行方向及
び列方向についてそれぞれ１０Ｇ及び４Ｇであり、ここ
に、Ｇはグリットの間隔、例えば０．８μｍである。セ
ル間接続は、第２配線層の上方の第３配線層の配線によ
り行われる。計算機による自動配線は、グリッドに沿っ
て行われる。
【０００７】基本セルＢＣＸは、Ｐ形拡散領域１１〜１
３を挟むようにＮウエル１０内にＮ +形ウエルコンタク
ト領域１６及び１７が形成され、Ｎ形拡散領域２１〜２
３を挟むようにＰウエル２０内にＰ+形ウエルコンタク
ト領域２６及び２７が形成されているので、セルサイズ
が大きくなって集積度が低くなる。
【０００８】また、ウエルコンタクト領域１７及び２６
が無駄になる。
【０００９】セル間配線は主に列方向のセル間について
行われるが、第２配線層にＶＤＤ及びＶＳＳの電源ライ
ンが行方向に形成されているので、第２配線層におい
て、列方向のセル間配線を行うことができない。
【００１０】図１５（Ａ）は、従来の他の基本セルＢＣ
Ｙのパターン図である。
【００１１】この基本セルＢＣＹは、Ｐ形拡散領域１１
と１２Ａの間の上方及びＮ形拡散領域２１と２２Ａの間
の上方を通るゲートライン３４が連続し、同様に、Ｐ形
拡散領域１２Ａと１３の間の上方及びＮ形拡散領域２２
Ａと２３の間の上方を通るゲートライン３５が連続して
いる。この連続により、ゲートアレイの行方向セルピッ
チは図１５（Ｂ）に示す如く（８Ｇ＋Ｇ’）となり、図
１４（Ｂ）の１０Ｇよりも（２Ｇ−Ｇ’）だけ短くな
る。例えば、Ｇ＝０．８μｍのときＧ’＝１．０μｍで
あり、このとき２Ｇ−Ｇ’＝０．６μｍである。９Ｇで
はなく（８Ｇ＋Ｇ’）であるのは、列方向にセルを配置
したときに、デザインルール上、隣り合うゲートコンタ
クト領域の間を確保する必要があるからである。
【００１２】また、図１４（Ａ）のＮ+形ウエルコンタ
クト領域１６及び１７の替わりに、ゲートライン３４及
び３５の一端に形成されたゲートコンタクト領域３４１
と３５１との間の下方のＮウエル１０内に、Ｎ+形ウエ
ルコンタクト領域１６Ａが形成され、同様に、図１４
（Ａ）のＰ+形ウエルコンタクト領域２６及び２７の替
わりに、ゲートライン３４及び３５の他端に形成された
ゲートコンタクト領域３４２と３５２の間の下方のＰウ
エル２０内に、Ｐ+形ウエルコンタクト領域２６Ａが形
成されている。デザインルール上、ゲートコンタクト領
域３４１及び３５１とＮ+形ウエルコンタクト領域１６
Ａとの間に隙間を形成する必要があるので、拡散領域１
２Ａ及び２２Ａの列方向幅は、他の拡散領域のそれより
も広くする必要がある。これにより、ゲートアレイの列
方向セルピッチは、図１５（Ｂ）に示す如く（２Ｇ＋
Ｇ’）となる。このため、集積度の向上が制限される。
【００１３】
【発明が解決しようとする課題】本発明の目的は、この
ような問題点に鑑み、集積度をより向上させることが可
能な基本セルを備えた半導体集積回路を提供することに
ある。
【００１４】
【課題を解決するための手段及びその作用効果】請求項
１では、基本セルが互いに直角な第１方向及び第２方向
に配列された半導体集積回路において、該基本セルは、
Ｎウエル内に複数のＰ形領域が該第２方向に配列され、
該Ｎウエルと該第１方向に隣接するＰウエル内に複数の
Ｎ形領域が該第２方向に配列され、該複数のＰ形領域の
間の上方を通りさらに該複数のＮ形領域の間の上方を通
るゲートラインが該第１方向に形成され、該ゲートライ
ンの一端側の該Ｎウエル内及び他端側の該Ｐウエル内に
それぞれＮウエルコンタクト領域及びＰウエルコンタク
ト領域が形成され且つ該一端及び該他端にゲートコンタ
クト領域が形成されておらず、第１配線層にセル内配線
が形成され、該第１配線層の上方の第２配線層に、該Ｎ
ウエルコンタクト領域と接続される電源配線及び該Ｐウ
エルコンタクト領域と接続される電源配線が該第２方向
に形成されている。
【００１５】この半導体集積回路によれば、複数のＰ形
領域及びＮ形領域の該第２方向幅を互いに同一にするこ
とができるので、セルピッチを従来よりも短縮して高集
積化することが可能である。
【００１６】また、電源配線が該第２方向であるので、
第２配線層を用いて該第２方向のセル間配線を形成する
ことができ、自動配線において結線率が向上する。これ
により、さらなる高集積化が可能となる。
【００１７】請求項２では、基本セルが互いに直角な第
１方向及び第２方向に配列された半導体集積回路におい
て、該基本セルは、Ｎウエル内に複数のＰ形領域が該第
２方向に配列され、該Ｎウエルと該第１方向に隣接する
Ｐウエル内に複数のＮ形領域が該第２方向に配列され、
該複数のＰ形領域の間の上方を通りさらに該複数のＮ形
領域の間の上方を通るゲートラインが該第１方向に形成
され、該ゲートラインの１つの一端側の該Ｎウエル内及
び他端側の該Ｐウエル内にそれぞれＮウエルコンタクト
領域及びＰウエルコンタクト領域が形成され且つ該一端
及び該他端にゲートコンタクト領域が形成されておら
ず、該ゲートラインの他の１つの一端及び他端にそれぞ
れゲートコンタクト領域が形成され、第１配線層にセル
内配線が形成され、該第１配線層の上方の第２配線層
に、該Ｎウエルコンタクト領域と接続される電源配線及
び該Ｐウエルコンタクト領域と接続される電源配線が該
第２方向に形成されている。
【００１８】この半導体集積回路によれば、複数のＰ形
領域及びＮ形領域の該第２方向幅を互いに同一にするこ
とができるので、セルピッチを従来よりも短縮して高集
積化することが可能である。
【００１９】また、電源配線が該第２方向であるので、
第２配線層を用いて該第２方向のセル間配線を形成する
ことができ、自動配線において結線率が向上する。これ
により、さらなる高集積化が可能となる。
【００２０】請求項３では、基本セルが互いに直角な第
１方向及び第２方向に配列された半導体集積回路におい
て、該基本セルは、Ｎウエル内に複数のＰ形領域が該第
２方向に配列され、該Ｎウエルと該第１方向に隣接する
Ｐウエル内に複数のＮ形領域が該第２方向に配列され、
該複数のＰ形領域の間の上方を通りさらに該複数のＮ形
領域の間の上方を通るゲートラインが該第１方向に形成
され、該ゲートラインの１つの一端側の該Ｎウエル内及
び他端にそれぞれＮウエルコンタクト領域及びゲートコ
ンタクト領域が形成され、該ゲートラインの他の１つの
一端側の該Ｐウエル内及び他端にそれぞれＰウエルコン
タクト領域及びゲートコンタクト領域が形成され、第１
配線層にセル内配線が形成され、該第１配線層の上方の
第２配線層に、該Ｎウエルコンタクト領域と接続される
電源配線及び該Ｐウエルコンタクト領域と接続される電
源配線が該第２方向に形成されている。
【００２１】この半導体集積回路によれば、複数のＰ形
領域及びＮ形領域の該第２方向幅を互いに同一にするこ
とができるので、セルピッチを従来よりも短縮して高集
積化することが可能である。
【００２２】また、電源配線が該第２方向であるので、
第２配線層を用いて該第２方向のセル間配線を形成する
ことができ、自動配線において結線率が向上する。これ
により、さらなる高集積化が可能となる。
【００２３】請求項４の半導体集積回路では、請求項２
又は３において、上記第２方向に隣り合う上記基本セル
のパターンが該基本セル間の第１方向ラインに関し対称
であり、上記Ｐウエルコンタクト領域が該第２方向に隣
り合う該基本セルにわたって連続し、上記Ｎウエルコン
タクト領域が該第２方向に隣り合う該基本セルにわたっ
て連続している。
【００２４】この半導体集積回路によれば、基本セル間
の第１方向ラインに関する対称性によりウエルコンタク
ト領域が第２方向に隣り合う基本セルにわたって連続す
るので、電源配線とウエルコンタクト領域との間を接続
する層間コンタクトの数を少なくして、他の層間コンタ
クトを形成することができる。
【００２５】請求項５の半導体集積回路では、請求項１
乃至４のいずれか１つにおいて、上記第１方向に隣り合
う上記基本セルのパターンが該基本セル間の第２方向ラ
インに関し対称であり、上記Ｐウエルコンタクト領域が
該第１方向に隣り合う該基本セルにわたって連続し、上
記Ｎウエルコンタクト領域が該第１方向に隣り合う該基
本セルにわたって連続している。
【００２６】この半導体集積回路によれば、基本セル間
の第２方向ラインに関する対称性によりウエルコンタク
ト領域が隣り合う列で連続するので、このウエルコンタ
クト領域の上方の電源配線の幅を、該対称性がない場合
のそれの２倍より広くすることができ、これにより電源
配線の許容電流が増加し、電源電位がより安定する。
【００２７】本発明の他の目的、構成及び効果は以下の
説明から明らかになる。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【００２９】［第１実施形態］図１（Ａ）は、本発明の
第１実施形態に係る基本セルＢＣ０のパターン図であ
る。
【００３０】この基本セルＢＣ０は、２点差線で示すＮ
ウエル１０内にＰ形拡散領域１１〜１３が列方向に配列
され、Ｎウエル１０に隣接する、２点差線で示すＰウエ
ル２０内にＮ形拡散領域２１〜２３が列方向に配列され
ている。ゲートライン３４Ａは、Ｐ形拡散領域１１と１
２の間の上方及びＮ形拡散領域２１と２２の間の上方を
通り、ゲートライン３５Ａは、Ｐ形拡散領域１２と１３
の間の上方及びＮ形拡散領域２２と２３の間の上方を通
っている。
【００３１】ゲートライン３４Ａ及び３５Ａの中間部に
はそれぞれゲートコンタクト領域３４０及び３５０が形
成されている。ゲートコンタクト領域３４０はＰ形拡散
領域１１とＮ形拡散領域２１の間の上方に位置し、ゲー
トコンタクト領域３５０はＰ形拡散領域１３とＮ形拡散
領域２３の間の上方に位置している。ゲートライン３４
Ａ及び３５Ａの一端側のＮウエル１０内にはＮ+形ウエ
ルコンタクト領域１６Ｂが形成され、ゲートライン３４
Ａ及び３５Ａの他端側のＰウエル２０内にはＰ +形ウエ
ルコンタクト領域２６Ｂが形成されている。ゲートライ
ン３４Ａ及び３５Ｂの両端部には、ゲートコンタクト領
域が形成されていない。これにより、拡散領域１２及び
２２の列方向幅を、図１５（Ａ）中の拡散領域１２Ａ及
び２２Ａのそれよりも狭くすることができる。すなわ
ち、拡散領域１２及び２２の列方向幅は、他の拡散領域
のそれと同一になっている。
【００３２】第１配線層の上方の第２配線層には、Ｎ+
形ウエルコンタクト領域１６Ｂ及びＰ+形ウエルコンタ
クト領域２６Ｂの上方かつ列方向にそれぞれ電源ライン
ＶＤＤ及グランドラインＶＳＳが形成されている。図１
では、簡単化のためにＶＤＤ及びＶＳＳの電源ラインを
その中心線（一点鎖線）で表している（他の図も同
様）。
【００３３】バルクと第１配線層との間及び配線層間に
は絶縁膜、例えば酸化膜が配置されている。
【００３４】図１（Ｂ）に示す基本セルＢＣ１は、図１
（Ａ）の変形例であり、Ｎ+形ウエルコンタクト領域１
６Ｃ及びＰ+形ウエルコンタクト領域２６Ｃがそれぞれ
Ｎウエル１０及びＰウエル２０内に列方向に形成され、
これらの長さはセル枠の列方向長さに等しい。他の点
は、図１（Ａ）の基本セルＢＣ０と同一である。
【００３５】図１（Ｃ）では、図１（Ｂ）の基本セルＢ
Ｃ１と同一のセルの第１配線層に配線Ｌ１、Ｌ２及びＬ
３が形成され、さらに、×印を付した層間コンタクトＣ
１〜Ｃ７が形成されて、２入力ナンドゲートが構成され
ている。層間コンタクトＣ１は、Ｐ形拡散領域１１と配
線Ｌ１との間を接続するためのものであり、層間コンタ
クトＣ２はＮ+形ウエルコンタクト領域１６Ｃと配線Ｌ
１との間及び配線Ｌ１とその上方の電源ラインＶＤＤと
の間を接続するためのものであり、層間コンタクトＣ３
はＰ形拡散領域１３と配線Ｌ１との間を接続するための
ものである。層間コンタクトＣ４はＰ形拡散領域１２と
配線Ｌ２との間を接続するためのものであり、層間コン
タクトＣ５はＮ形拡散領域２１と配線Ｌ２との間を接続
するためのものである。層間コンタクトＣ６はＮ形拡散
領域２３と配線Ｌ３との間を接続するためのものであ
り、層間コンタクトＣ７はＰ+形ウエルコンタクト領域
２６Ｃと配線Ｌ３との間及び配線Ｌ３とその上方のグラ
ンドラインＶＳＳとの間を接続するためのものである。
【００３６】電源ラインＶＤＤがＰ形拡散領域１１〜１
３に近く、グランドラインＶＳＳがＮ形拡散領域２１〜
２３に近いので、これらの間の配線Ｌ１及びＬ３が短く
なり、その他のセル内配線Ｌ２の自由度が増している。
【００３７】図２は、図１（Ｃ）のパターンに対応して
記載された２入力ナンドゲートの回路図である。
【００３８】ＰＭＯＳトランジスタＱ１は、Ｐ形拡散領
域１１及び１２とこれらの間の上方のゲートライン３４
Ａとを有し、ＰＭＯＳトランジスタＱ２は、Ｐ形拡散領
域１２及び１３とこれらの上方のゲートライン３５Ａと
を有し、ＮＭＯＳトランジスタＱ３は、Ｎ形拡散領域２
１及び２２とこれらの上方のゲートライン３４Ａとを有
し、ＮＭＯＳトランジスタＱ４は、Ｎ形拡散領域２２及
び２３とこれらの間の上方のゲートライン３５Ａとを有
する。図２中のＳ及びＤはぞれぞれトランジスタのソー
ス及びドレインを示している。ゲートコンタクト領域３
４０及び３５０にそれぞれ入力１及び入力２が供給さ
れ、層間コンタクトＣ５から出力が取り出される。
【００３９】図３は、図１（Ｂ）の基本セルＢＣ１を、
隣合うＰ+形ウエルコンタクト領域２６Ｃを重ね合わせ
て２行２列形成したアレイを示す。さらに大きなアレイ
を有するマスタースライス半導体集積回路では、隣合う
Ｎ+形ウエルコンタクト領域も重ね合わされる。
【００４０】この重ね合わせにより、セルの行方向及び
列方向のピッチはそれぞれ８Ｇ及び３Ｇとなり、図１５
（Ｂ）の９Ｇ及び（２Ｇ＋Ｇ’）よりも短いので、高集
積化が可能である。例えばＧ’＝１．２Ｇの場合、本実
施形態と従来のセル面積比が（８／９）・（３／３．
２）＝０．８３となり、ゲートアレイのチップ上面積が
従来よりも約１７％減少する。
【００４１】また、電源ラインが列方向であるので、第
２配線層を用いて列方向のセル間配線を形成することが
でき、自動配線において結線率が向上する。これによ
り、さらなる高集積化が可能となる。
【００４２】［第２実施形態］図４（Ａ）は、本発明の
第２実施形態に係る基本セルＢＣ２のパターン図であ
る。
【００４３】この基本セルＢＣ２は、図１５（Ａ）の基
本セルＢＣＹのゲートライン３５のゲートコンタクト領
域３５１及び３５２を削除したものをゲートライン３５
Ａとし、これら削除領域の下方のＮウエル１０及びＰウ
エル２０内にそれぞれＮ+形ウエルコンタクト領域１６
Ｂ及びＰ+形ウエルコンタクト領域２６Ｂを形成したも
のである。これにより、拡散領域１２の列方向幅を拡散
領域１１及び１３のそれと同一にすることができ、拡散
領域２２についても同様であるので、基本セルＢＣＹよ
りも面積が低減されて集積度が向上する。例えばＧ’＝
１．２Ｇの場合、本実施形態と従来のセル面積比が３／
３．２＝０．９４となり、ゲートアレイのチップ上面積
が従来よりも約６％減少する。
【００４４】また、Ｎ+形ウエルコンタクト領域１６Ｂ
及びＰ+形ウエルコンタクト領域２６Ｂの上方の第２配
線層に形成された電源ラインＶＤＤ及びグランドライン
ＶＳＳが列方向であるので、上記第１実施形態で述べた
セル内配線の自由度向上及びセル間配線の結線率向上の
効果が得られる。
【００４５】図４（Ｂ）は、図４（Ａ）の基本セルＢＣ
２とその上下反転パターンとを列方向に隣り合わせて配
置した２行１列のアレイを示す。この反転により、隣り
合うウエルコンタクトが連続するので、電源ラインとウ
エルコンタクトとの間を接続する層間コンタクトの数を
少なくし、この領域に他の層間コンタクトを形成するこ
とができる。
【００４６】図５は、図４（Ｂ）のパターンに対し、図
１（Ｃ）と同様に、第１配線層に配線Ｌ１〜Ｌ４を形成
し、さらに層間コンタクトＣ１〜Ｃ６、Ｃ７１、Ｃ７２
及びＣ８を形成して構成された２入力ナンドゲートのパ
ターン図である。
【００４７】層間コンタクトＣ７１は配線Ｌ３及びＬ４
と下方のＰ+形ウエルコンタクト領域２６Ｃとの間を接
続するためのものであり、層間コンタクトＣ７２は配線
Ｌ４と上方のグランドラインＶＳＳとの間を接続するた
めのものである。層間コンタクトＣ８は電源ラインＶＤ
ＤとＮ+形ウエルコンタクト領域１６Ｃとの間を接続す
るためのものである。
【００４８】図６は、図４（Ｂ）のパターンを ２行２
列形成したアレイを示す。
【００４９】図７は、図４（Ａ）の基本セルＢＣ２の変
形例を、基本セルＢＣ３として示すパターン図である。
【００５０】この基本セルＢＣ３は、Ｎ+形ウエルコン
タクト領域１６Ｄ及びＰ+形ウエルコンタクト領域２６
Ｄがいずれも第１方向外側に向かってセル枠まで伸びて
いる。他の点は基本セルＢＣ２と同一である。
【００５１】図８は、図７の基本セルＢＣ３と、これを
上下反転したパターンとを列方向に隣合わせたものを、
列方向に繰り返し配置し、この列のパターンを左右反転
したものを、この列に隣接して配置したアレイを示す。
【００５２】このアレイは、図７のＰ+形ウエルコンタ
クト領域２６Ｄの４倍のパターン２６Ｅを有する。ま
た、グランドラインＶＳＳのパターンは、この４倍のパ
ターンに対応して第２配線層に形成されており、その幅
が図６のそれの２倍より大きいので、グランドラインＶ
ＳＳの許容電流が増加し、電源電位がより安定する。こ
の点は、図８より大きなアレイを有するマスタースライ
ス半導体集積回路中の電源ラインＶＤＤについても同様
である。
【００５３】［第３実施形態］図９（Ａ）は、本発明の
第３実施形態に係る基本セルＢＣ４のパターン図であ
る。
【００５４】この基本セルＢＣ４は、図１５（Ａ）の基
本セルＢＣＹのゲートライン３５のゲートコンタクト領
域３５１及びゲートライン３４のゲートコンタクト領域
３４２を削除したものをそれぞれゲートライン３５Ｂ及
び３４Ｂとし、これらの下方のＮウエル１０及びＰウエ
ル２０内にそれぞれＮ+形ウエルコンタクト領域１６Ｆ
及びＰ+形ウエルコンタクト領域２６Ｆを形成したもの
である。これにより、拡散領域１２の列方向幅を拡散領
域１１及び１３のそれと同一にすることができ、拡散領
域２２についても同様であるので、基本セルＢＣＹより
も面積が低減されて集積度が向上する。
【００５５】また、Ｎ+形ウエルコンタクト領域１６Ｆ
及びＰ+形ウエルコンタクト領域２６Ｆの上方の第２配
線層に形成された電源ラインＶＤＤ及びグランドライン
ＶＳＳが列方向であるので、上記第１実施形態で述べた
セル内配線の自由度向上及びセル間配線の結線率向上の
効果が得られる。
【００５６】図９（Ｂ）は、図９（Ａ）の基本セルＢＣ
４とその上下反転パターンとを列方向に隣り合わせて配
置した２行１列のアレイを示す。この反転により、隣り
合うウエルコンタクトが連続するので、電源ラインＶＤ
ＤとＮ+形ウエルコンタクト領域１６Ｃとの間を接続す
る層間コンタクトの数を少なくし、他の層間コンタクト
を形成することができる。この点は、図９（Ｂ）より大
きなアレイを有するマスタースライス半導体集積回路中
のＰ+形ウエルコンタクト領域についても同様である。
【００５７】図１０は、図９（Ｂ）のパターンに対し、
図１（Ｃ）と同様に、第１配線層に配線Ｌ１〜Ｌ４を形
成し、さらに層間コンタクトＣ１〜Ｃ６、Ｃ７２、Ｃ７
及びＣ８を形成して構成された２入力ナンドゲートのパ
ターン図である。
【００５８】層間コンタクトＣ７２は配線Ｌ３と上方の
グランドラインＶＳＳとの間を接続するためのものであ
り、層間コンタクトＣ７はグランドラインＶＳＳと下方
のＰ +形ウエルコンタクト領域２６Ｆとの間を接続する
ためのものである。層間コンタクトＣ８は電源ラインＶ
ＤＤと下方のＮ+形ウエルコンタクト領域１６Ｃとの間
を接続するためのものである。
【００５９】図１１は、図９（Ｂ）のパターンを ２行
２列形成したアレイを示す。
【００６０】図１２は、図９（Ａ）の基本セルＢＣ４の
変形例を、基本セルＢＣ５として示すパターン図であ
る。
【００６１】この基本セルＢＣ５は、Ｎ+形ウエルコン
タクト領域１６Ｇ及びＰ+形ウエルコンタクト領域２６
Ｇがいずれも第１方向外側に向かってセル枠まで伸びて
いる。他の点は基本セルＢＣ４と同一である。
【００６２】図１３は、図１２の基本セルＢＣ５と、こ
れを上下反転したパターンとを列方向に隣り合わせたも
のを、列方向に繰り返し配置し、この列のパターンを左
右反転したものを、この列に隣接して配置したアレイを
示す。
【００６３】このアレイは、図１２のＰ+形ウエルコン
タクト領域２６Ｇの４倍のパターン２６Ｈを有する。ま
た、グランドラインＶＳＳのパターンはこの４倍のパタ
ーンに対応して第２配線層に形成されており、その幅が
図１１のそれの２倍より大きいので、グランドラインＶ
ＳＳの許容電流が増加し、電源電位がより安定する。こ
の点は、図１３より大きなアレイを有するマスタースラ
イス半導体集積回路中の電源ラインＶＤＤについても同
様である。
【００６４】なお、本発明には外にも種々の変形例が含
まれる。例えばエンベッディッドアレイもゲートアレイ
を有するので、本発明に含まれる。また、スタンダード
セル方式の半導体集積回路も本発明に含まれる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の第１実施形態に係る基本セル
のパターン図、（Ｂ）は（Ａ）の変形例を示すパターン
図、（Ｃ）は（Ｂ）の基本セルを用いて形成された２入
力ナンドゲートのパターン図である。
【図２】図１（Ｃ）のパターンに対応して記載された２
入力ナンドゲートの回路図である。
【図３】図１（Ｂ）の基本セルを、隣合うウエルコンタ
クト領域を重ね合わせて２行２列形成したアレイを示す
パターン図である。
【図４】（Ａ）は本発明の第２実施形態に係る基本セル
のパターン図、（Ｂ）は（Ａ）の基本セルとその上下反
転パターンとを列方向に隣り合わせて配置した２行１列
のアレイを示すパターン図である。
【図５】図４（Ｂ）のパターンに対し、第１配線層に配
線を形成し、さらに層間コンタクトを形成して構成され
た２入力ナンドゲートを示すパターン図である。
【図６】図４（Ｂ）のパターンを ２行２列形成したア
レイを示すパターン図である。
【図７】図４（Ａ）の基本セルの変形例を示すパターン
図である。
【図８】図７の基本セルと、これを上下反転したパター
ンとを列方向に隣合わせたものを、列方向に繰り返し配
置し、この列のパターンを左右反転したものを、この列
に隣接して配置したアレイを示すパターン図である。
【図９】（Ａ）は本発明の第３実施形態に係る基本セル
のパターン図、（Ｂ）は（Ａ）の基本セルとその上下反
転パターンとを列方向に隣り合わせて配置した２行１列
のアレイを示すパターン図である。
【図１０】図９（Ｂ）のパターンに対し、第１配線層に
配線を形成し、さらに層間コンタクトを形成して構成さ
れた２入力ナンドゲートを示すパターン図である。
【図１１】図９（Ｂ）のパターンを ２行２列形成した
アレイを示すパターン図である。
【図１２】図９（Ａ）の基本セルの変形例を示すパター
ン図である。
【図１３】図１２の基本セルと、これを上下反転したパ
ターンとを列方向に隣り合わせたものを、列方向に繰り
返し配置し、この列のパターンを左右反転したものを、
この列に隣接して配置したアレイを示すパターン図であ
る。
【図１４】（Ａ）は従来の基本セルのパターン図、
（Ｂ）は（Ａ）の基本セルを列方向に一部重ね合わせて
配置した２行１列のアレイを示すパターン図である。
【図１５】（Ａ）は従来の他の基本セルのパターン図、
（Ｂ）は（Ａ）の基本セルを列方向に隣り合わせて配置
した２行１列のアレイを示すパターン図である。
【符号の説明】
ＢＣＸ、ＢＣＹ、ＢＣ０〜ＢＣ５ 基本セル ＶＤＤ 電源ライン ＶＳＳ グランドライン １０ Ｎウエル １１〜１３、１２Ａ Ｐ形拡散領域 １４、２４、１５、２５、３４、３４Ａ、３４Ｂ、３
５、３５Ａ、３５Ｂ ゲートライン ３４０〜３４２、３５０〜３５２ ゲートコンタクト領
域 １６、１６Ａ〜１６Ｇ Ｎ+形ウエルコンタクト領域 ２０ Ｐウエル ２１〜２３、２２Ａ Ｎ形拡散領域 ２６、２６Ａ〜２６Ｈ Ｐ+形ウエルコンタクト領域 Ｃ１〜Ｃ８、Ｃ７１、Ｃ７２ 層間コンタクト Ｌ１〜Ｌ４ 第１配線層の配線
フロントページの続き Ｆターム(参考） 5F048 AA01 AB02 AC03 BE03 5F064 AA03 AA04 CC12 DD03 DD05 DD12 DD16 DD19 EE05 EE16 EE22 EE26 EE27 EE52

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基本セルが互いに直角な第１方向及び第
    ２方向に配列された半導体集積回路において、 該基本セルは、Ｎウエル内に複数のＰ形領域が該第２方
    向に配列され、該Ｎウエルと該第１方向に隣接するＰウ
    エル内に複数のＮ形領域が該第２方向に配列され、該複
    数のＰ形領域の間の上方を通りさらに該複数のＮ形領域
    の間の上方を通るゲートラインが該第１方向に形成さ
    れ、該ゲートラインの一端側の該Ｎウエル内及び他端側
    の該Ｐウエル内にそれぞれＮウエルコンタクト領域及び
    Ｐウエルコンタクト領域が形成され且つ該一端及び該他
    端にゲートコンタクト領域が形成されておらず、 第１配線層にセル内配線が形成され、 該第１配線層の上方の第２配線層に、該Ｎウエルコンタ
    クト領域と接続される電源配線及び該Ｐウエルコンタク
    ト領域と接続される電源配線が該第２方向に形成されて
    いることを特徴とする半導体集積回路。
  2. 【請求項２】 基本セルが互いに直角な第１方向及び第
    ２方向に配列された半導体集積回路において、 該基本セルは、Ｎウエル内に複数のＰ形領域が該第２方
    向に配列され、該Ｎウエルと該第１方向に隣接するＰウ
    エル内に複数のＮ形領域が該第２方向に配列され、該複
    数のＰ形領域の間の上方を通りさらに該複数のＮ形領域
    の間の上方を通るゲートラインが該第１方向に形成さ
    れ、該ゲートラインの１つの一端側の該Ｎウエル内及び
    他端側の該Ｐウエル内にそれぞれＮウエルコンタクト領
    域及びＰウエルコンタクト領域が形成され且つ該一端及
    び該他端にゲートコンタクト領域が形成されておらず、
    該ゲートラインの他の１つの一端及び他端にそれぞれゲ
    ートコンタクト領域が形成され、 第１配線層にセル内配線が形成され、 該第１配線層の上方の第２配線層に、該Ｎウエルコンタ
    クト領域と接続される電源配線及び該Ｐウエルコンタク
    ト領域と接続される電源配線が該第２方向に形成されて
    いることを特徴とする半導体集積回路。
  3. 【請求項３】 基本セルが互いに直角な第１方向及び第
    ２方向に配列された半導体集積回路において、 該基本セルは、Ｎウエル内に複数のＰ形領域が該第２方
    向に配列され、該Ｎウエルと該第１方向に隣接するＰウ
    エル内に複数のＮ形領域が該第２方向に配列され、該複
    数のＰ形領域の間の上方を通りさらに該複数のＮ形領域
    の間の上方を通るゲートラインが該第１方向に形成さ
    れ、該ゲートラインの１つの一端側の該Ｎウエル内及び
    他端にそれぞれＮウエルコンタクト領域及びゲートコン
    タクト領域が形成され、該ゲートラインの他の１つの一
    端側の該Ｐウエル内及び他端にそれぞれＰウエルコンタ
    クト領域及びゲートコンタクト領域が形成され、 第１配線層にセル内配線が形成され、 該第１配線層の上方の第２配線層に、該Ｎウエルコンタ
    クト領域と接続される電源配線及び該Ｐウエルコンタク
    ト領域と接続される電源配線が該第２方向に形成されて
    いることを特徴とする半導体集積回路。
  4. 【請求項４】 上記第２方向に隣り合う上記基本セルの
    パターンが該基本セル間の第１方向ラインに関し対称で
    あり、上記Ｐウエルコンタクト領域が該第２方向に隣り
    合う該基本セルにわたって連続し、上記Ｎウエルコンタ
    クト領域が該第２方向に隣り合う該基本セルにわたって
    連続していることを特徴とする請求項２又は３記載の半
    導体集積回路。
  5. 【請求項５】 上記第１方向に隣り合う上記基本セルの
    パターンが該基本セル間の第２方向ラインに関し対称で
    あり、上記Ｐウエルコンタクト領域が該第１方向に隣り
    合う該基本セルにわたって連続し、上記Ｎウエルコンタ
    クト領域が該第１方向に隣り合う該基本セルにわたって
    連続していることを特徴とする請求項１乃至４のいずれ
    か１つに記載の半導体集積回路。
JP21713599A 1999-07-30 1999-07-30 半導体集積回路 Expired - Fee Related JP3647323B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP21713599A JP3647323B2 (ja) 1999-07-30 1999-07-30 半導体集積回路
KR1020000042464A KR100568015B1 (ko) 1999-07-30 2000-07-24 반도체 집적 회로
US09/624,391 US6603158B1 (en) 1999-07-30 2000-07-27 Semiconductor integrated circuit having high-density base cell array
EP00306522A EP1073122B1 (en) 1999-07-30 2000-07-31 Semiconductor integrated circuit having high-density base cell array
US10/459,467 US6881989B2 (en) 1999-07-30 2003-06-12 Semiconductor integrated circuit having high-density base cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21713599A JP3647323B2 (ja) 1999-07-30 1999-07-30 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2001044397A true JP2001044397A (ja) 2001-02-16
JP3647323B2 JP3647323B2 (ja) 2005-05-11

Family

ID=16699413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21713599A Expired - Fee Related JP3647323B2 (ja) 1999-07-30 1999-07-30 半導体集積回路

Country Status (4)

Country Link
US (2) US6603158B1 (ja)
EP (1) EP1073122B1 (ja)
JP (1) JP3647323B2 (ja)
KR (1) KR100568015B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072133A (ja) * 2003-08-21 2005-03-17 Kawasaki Microelectronics Kk 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7205617B2 (en) 2002-01-10 2007-04-17 Renesas Technology Corp. Semiconductor device including active regions and gate electrodes for field effect transistors, with a trench formed between the active regions
JP2007180061A (ja) * 2005-12-26 2007-07-12 Toshiba Microelectronics Corp スタンダードセルおよびそれを用いたセルライブラリ
WO2009037808A1 (ja) * 2007-09-18 2009-03-26 Panasonic Corporation 半導体集積回路
JP2009141238A (ja) * 2007-12-10 2009-06-25 Renesas Technology Corp 半導体集積回路
JP2011243698A (ja) * 2010-05-17 2011-12-01 Renesas Electronics Corp 半導体装置およびその製造方法
JP2021093510A (ja) * 2019-02-06 2021-06-17 ローム株式会社 半導体集積回路装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526450B2 (ja) * 2001-10-29 2004-05-17 株式会社東芝 半導体集積回路およびスタンダードセル配置設計方法
KR100674956B1 (ko) 2005-02-12 2007-01-26 삼성전자주식회사 Ｅｓｄ에 내성을 가지는 프리미티브 셀
JP4912621B2 (ja) * 2005-06-07 2012-04-11 富士通株式会社 半導体装置及び半導体装置の配線方法
JP4734049B2 (ja) * 2005-07-06 2011-07-27 株式会社東芝 マスタースライス型半導体集積回路装置
JP5366127B2 (ja) 2008-11-28 2013-12-11 スパンション エルエルシー アナログ集積回路
FR2968128B1 (fr) * 2010-11-26 2013-01-04 St Microelectronics Sa Cellule precaracterisee pour circuit intégré
WO2017091563A1 (en) * 2015-11-25 2017-06-01 Massachusetts Institute Of Technology Apparatus and methods for generating nonlinear effects in centrosymmetric materials

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890758A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 相補形集積回路装置
US4513307A (en) * 1982-05-05 1985-04-23 Rockwell International Corporation CMOS/SOS transistor gate array apparatus
EP0131463B1 (en) * 1983-07-09 1989-03-15 Fujitsu Limited Masterslice semiconductor device
US4570176A (en) * 1984-04-16 1986-02-11 At&T Bell Laboratories CMOS Cell array with transistor isolation
JPS62150740A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 半導体集積回路装置
JPS62263653A (ja) * 1986-05-12 1987-11-16 Hitachi Ltd 半導体集積回路装置の製造方法
US4884115A (en) * 1987-02-27 1989-11-28 Siemens Aktiengesellschaft Basic cell for a gate array arrangement in CMOS Technology
US4851892A (en) * 1987-09-08 1989-07-25 Motorola, Inc. Standard cell array having fake gate for isolating devices from supply voltages
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
US5079614A (en) * 1990-09-26 1992-01-07 S-Mos Systems, Inc. Gate array architecture with basic cell interleaved gate electrodes
JP3266644B2 (ja) * 1991-04-08 2002-03-18 テキサス インスツルメンツ インコーポレイテツド ゲートアレイ装置
JP2821063B2 (ja) * 1991-07-18 1998-11-05 富士通株式会社 半導体集積回路装置
JP3060673B2 (ja) * 1991-11-13 2000-07-10 日本電気株式会社 半導体集積回路
JPH05198680A (ja) * 1992-01-20 1993-08-06 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5298773A (en) * 1992-08-17 1994-03-29 United Technologies Corporation Silicon-on-insulator H-transistor layout for gate arrays
JPH06196666A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp マスタースライス型半導体集積回路
JPH06196668A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp マスタースライス型半導体集積回路
US5420447A (en) * 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
US5536955A (en) * 1993-03-29 1996-07-16 Toppan Electronics (Usa) Inc. Electronic devices for use in generating integrated circuit structures and method therefor
US5691218A (en) * 1993-07-01 1997-11-25 Lsi Logic Corporation Method of fabricating a programmable polysilicon gate array base cell structure
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
US5416431A (en) * 1994-03-21 1995-05-16 At&T Corp. Integrated circuit clock driver having improved layout
JPH07297290A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd 半導体集積回路装置
JP2747223B2 (ja) * 1994-06-27 1998-05-06 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JPH0997885A (ja) * 1995-09-28 1997-04-08 Denso Corp ゲートアレイ
US5723883A (en) * 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
JPH09253306A (ja) * 1996-03-19 1997-09-30 Nikon Corp 振動アクチュエータを備えた記録媒体処理装置及びカード式パチンコ機
JPH1056162A (ja) * 1996-05-24 1998-02-24 Toshiba Corp 半導体集積回路およびその設計方法
JP2798056B2 (ja) * 1996-05-30 1998-09-17 日本電気株式会社 マスタスライス半導体集積回路
JPH1074843A (ja) * 1996-06-28 1998-03-17 Toshiba Corp 多電源集積回路および多電源集積回路システム
JP3701756B2 (ja) * 1996-11-26 2005-10-05 株式会社ルネサステクノロジ 半導体装置
JP3180700B2 (ja) * 1997-02-03 2001-06-25 日本電気株式会社 半導体集積回路装置
US5932900A (en) * 1997-06-20 1999-08-03 Faraday Technology Corporation Flexible cell for gate array
US6177691B1 (en) * 1997-06-30 2001-01-23 Synopsys, Inc. Cell based array having compute drive ratios of N:1
JPH1154632A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp メモリセルのレイアウトパターン
JP4212140B2 (ja) * 1998-04-09 2009-01-21 シャープ株式会社 ゲートアレイ
JP3257525B2 (ja) * 1998-10-20 2002-02-18 日本電気株式会社 半導体集積回路装置
JP2001015719A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp ゲートアレイ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205617B2 (en) 2002-01-10 2007-04-17 Renesas Technology Corp. Semiconductor device including active regions and gate electrodes for field effect transistors, with a trench formed between the active regions
JP2005072133A (ja) * 2003-08-21 2005-03-17 Kawasaki Microelectronics Kk 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
JP2007180061A (ja) * 2005-12-26 2007-07-12 Toshiba Microelectronics Corp スタンダードセルおよびそれを用いたセルライブラリ
WO2009037808A1 (ja) * 2007-09-18 2009-03-26 Panasonic Corporation 半導体集積回路
JP2009141238A (ja) * 2007-12-10 2009-06-25 Renesas Technology Corp 半導体集積回路
JP2011243698A (ja) * 2010-05-17 2011-12-01 Renesas Electronics Corp 半導体装置およびその製造方法
US9159807B2 (en) 2010-05-17 2015-10-13 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2021093510A (ja) * 2019-02-06 2021-06-17 ローム株式会社 半導体集積回路装置
JP7449697B2 (ja) 2019-02-06 2024-03-14 ローム株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
KR100568015B1 (ko) 2006-04-07
US20030209733A1 (en) 2003-11-13
EP1073122A3 (en) 2003-11-05
EP1073122A2 (en) 2001-01-31
US6881989B2 (en) 2005-04-19
EP1073122B1 (en) 2012-04-04
US6603158B1 (en) 2003-08-05
JP3647323B2 (ja) 2005-05-11
KR20010029998A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
KR900008648B1 (ko) 반도체집적회로장치
JP3154411B2 (ja) Ｃａｄによってレイアウトされた２金属層集積回路ゲート・アレイ
US4611236A (en) Masterslice semiconductor device
US4816887A (en) CMOS gate array with orthagonal gates
JP3647323B2 (ja) 半導体集積回路
JP2001148464A (ja) 半導体集積回路
US4999698A (en) Interconnection arrangement for a gate array
JPH0480538B2 (ja)
US5229629A (en) Semiconductor integrated circuit having improved cell layout
JPH0558582B2 (ja)
JP3281234B2 (ja) 半導体集積回路装置及びその製造方法
US4791609A (en) Semiconductor integrated circuit device
JPH0758301A (ja) 半導体集積回路装置
JP3289999B2 (ja) 半導体集積回路
JP2839722B2 (ja) 集積回路装置
JPH0122734B2 (ja)
JP2004179184A (ja) 半導体集積回路
JPH08213577A (ja) 半導体集積回路装置
JP2830781B2 (ja) マスタスライス型ゲートアレイ
EP0495990A1 (en) Semiconductor device
JPS59132144A (ja) 半導体集積回路装置の製造方法
JP3512893B2 (ja) 半導体集積回路装置
JP3236745B2 (ja) Ｌｓｉチップのレイアウト方法
JPS6329544A (ja) 半導体集積回路装置
JPH0548054A (ja) マスタスライス型半導体集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050208

R150 Certificate of patent or registration of utility model

Ref document number: 3647323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees