JPH03253057A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03253057A JPH03253057A JP5097390A JP5097390A JPH03253057A JP H03253057 A JPH03253057 A JP H03253057A JP 5097390 A JP5097390 A JP 5097390A JP 5097390 A JP5097390 A JP 5097390A JP H03253057 A JPH03253057 A JP H03253057A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- functional
- cell rows
- main power
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000003491 array Methods 0.000 claims 2
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特にスタンダード・
セル方式の半導体集積回路の構造に関する。
セル方式の半導体集積回路の構造に関する。
従来の半導体集積回路は、第２図に示すように、複数の
機能セルが幹線電源バス４０ａ、４０ｂに垂直に配列さ
れて、機能セル列が槽底され、幹線電源バス４０ａ、４
０ｂに接続され且つ機能セル列内に設けた支線電源バス
ｌｌａとｌｌｂ、１２ａと１２ｂ、１３ａと１３ｂのそ
れぞれが幹線電源バス４０ａ、４０ｂと直交して直線状
に配置されていた。
機能セルが幹線電源バス４０ａ、４０ｂに垂直に配列さ
れて、機能セル列が槽底され、幹線電源バス４０ａ、４
０ｂに接続され且つ機能セル列内に設けた支線電源バス
ｌｌａとｌｌｂ、１２ａと１２ｂ、１３ａと１３ｂのそ
れぞれが幹線電源バス４０ａ、４０ｂと直交して直線状
に配置されていた。
上述した従来の半導体集積回路は、機能セル列内の支線
電源バスが幹線電源バスの両側で一直線上に配置されて
いるため、機能セル列の間の配線領域で、機能セル間の
配線を行ったとぎに、支線電源バスの両側のうち、大き
い配線領域を必要とするどちらか一方の配線領域によっ
て、もう一方の配線領域の大きさも規定され、配線に利
用されない無駄な領域が生じ、チップ面積を増大させる
という欠点があった。
電源バスが幹線電源バスの両側で一直線上に配置されて
いるため、機能セル列の間の配線領域で、機能セル間の
配線を行ったとぎに、支線電源バスの両側のうち、大き
い配線領域を必要とするどちらか一方の配線領域によっ
て、もう一方の配線領域の大きさも規定され、配線に利
用されない無駄な領域が生じ、チップ面積を増大させる
という欠点があった。
本発明の半導体集積回路は、中央部に設けた幹線電源バ
スと、前記幹線電源バスを挟んで両側に前記幹線電源バ
スと垂直方向に複数の機能セルを一列に配列して設け且
つ前記幹線電源バスに沿って平行に複数列配置して設け
た機能セル列と、前記幹線電源バスと接続して前記機能
セル列内に設けた支線電源バスとを有する半導体集積回
路において、前記機能セル列相互間の配線が占める領域
広さに比例して前記幹線電源バスの一方の側の前記機能
セル列の相互間隔を前記幹線電源バスの他方の側の前記
機能セル列の相互間隔に対して異なる幅に設定した機能
セル列を有する。
スと、前記幹線電源バスを挟んで両側に前記幹線電源バ
スと垂直方向に複数の機能セルを一列に配列して設け且
つ前記幹線電源バスに沿って平行に複数列配置して設け
た機能セル列と、前記幹線電源バスと接続して前記機能
セル列内に設けた支線電源バスとを有する半導体集積回
路において、前記機能セル列相互間の配線が占める領域
広さに比例して前記幹線電源バスの一方の側の前記機能
セル列の相互間隔を前記幹線電源バスの他方の側の前記
機能セル列の相互間隔に対して異なる幅に設定した機能
セル列を有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のレイアウト図である。
第１図に示すように、中央部に設けた幹線電源バス４０
ａ、４０ｂを挟んで両側に幹線電源ノ〈ス４０ａ、４０
ｂと垂直方向に配列した機能セルｌａ、ｌｂからなる機
能セル列３１ａ、３１ｂ及び機能セル２ａ、２ｂからな
る機能セル列３２ａ。
ａ、４０ｂを挟んで両側に幹線電源ノ〈ス４０ａ、４０
ｂと垂直方向に配列した機能セルｌａ、ｌｂからなる機
能セル列３１ａ、３１ｂ及び機能セル２ａ、２ｂからな
る機能セル列３２ａ。
３２ｂ並びに機能セル３ａ、３ｂからなる機能セル列３
３ａ、３３ｂがそれぞれ設けられ、幹線電源バス４０ａ
、４０ｂに接続して機能セル列３１ａ。
３ａ、３３ｂがそれぞれ設けられ、幹線電源バス４０ａ
、４０ｂに接続して機能セル列３１ａ。
３１ｂ、３２ａ、３２ｂ、３３ａ、３３ｂのそれぞれに
支線電源バスｌｌａ、ｌｌｂ、１２ａ、１２ｂ。
支線電源バスｌｌａ、ｌｌｂ、１２ａ、１２ｂ。
１３ａ、１３ｂを設けている。機能セル列３１ａ。
３１ｂと機能セル列３２ａ、３２ｂとの間の配線領域５
１ａ、５１ｂには第１層配線４１と第２層配線４２及び
第１層配線と第２層配線を接続するコンタクトホール４
３を設けて各機能セル間相互を接続する配線を設けてい
るが、配線領域５１ａに設ける配線数よりも配線領域５
１ｂに設ける配線数が多いため、機能セル列３１ａと３
２ａとの間隔よりも機能セル列３１ｂと３２ｂとの間隔
を広げるように、機能セル列を配置する。配線領域５２
ａ、５２ｂの場合にも同様に機能セル列の配置を設定し
、全体として配線領域の有効利用をはかることが可能と
なる。
１ａ、５１ｂには第１層配線４１と第２層配線４２及び
第１層配線と第２層配線を接続するコンタクトホール４
３を設けて各機能セル間相互を接続する配線を設けてい
るが、配線領域５１ａに設ける配線数よりも配線領域５
１ｂに設ける配線数が多いため、機能セル列３１ａと３
２ａとの間隔よりも機能セル列３１ｂと３２ｂとの間隔
を広げるように、機能セル列を配置する。配線領域５２
ａ、５２ｂの場合にも同様に機能セル列の配置を設定し
、全体として配線領域の有効利用をはかることが可能と
なる。
以上説明したように、本発明は、機能セル列に直交して
配置された幹線電源バスに沿って機能セル列をずらすこ
とによって、従来、配線に使用されなかった無駄な領域
を減らすことができ、チップ面積を小さくできるという
効果がある。
配置された幹線電源バスに沿って機能セル列をずらすこ
とによって、従来、配線に使用されなかった無駄な領域
を減らすことができ、チップ面積を小さくできるという
効果がある。
２層配線、４３・・・・・・コンタクトホール、５１ａ
。
。
５１ｂ、５２ａ、５２ｂ・・・・・・配線領域。
Claims (1)
- 中央部に設けた幹線電源バスと、前記幹線電源バスを挟
んで両側に前記幹線電源バスと垂直方向に複数の機能セ
ルを一列に配列して設け且つ前記幹線電源バスに沿って
平行に複数列配置して設けた機能セル列と、前記幹線電
源バスと接続して前記機能セル列内に設けた支線電源バ
スとを有する半導体集積回路において、前記機能セル列
相互間の配線が占める領域広さに比例して前記幹線電源
バスの一方の側の前記機能セル列の相互間隔を前記幹線
電源バスの他方の側の前記機能セル列の相互間隔に対し
て異なる幅に設定して設けた機能セル列を有することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097390A JPH03253057A (ja) | 1990-03-01 | 1990-03-01 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097390A JPH03253057A (ja) | 1990-03-01 | 1990-03-01 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03253057A true JPH03253057A (ja) | 1991-11-12 |
Family
ID=12873757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5097390A Pending JPH03253057A (ja) | 1990-03-01 | 1990-03-01 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03253057A (ja) |
-
1990
- 1990-03-01 JP JP5097390A patent/JPH03253057A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE53844B1 (en) | Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers | |
| JPH0282552A (ja) | 半導体集積回路 | |
| JPH02177345A (ja) | 半導体集積回路装置 | |
| US5668389A (en) | Optimized power bus structure | |
| JPH03253057A (ja) | 半導体集積回路 | |
| EP0074804B1 (en) | Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JP3913489B2 (ja) | 半導体装置 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JP3353397B2 (ja) | 半導体集積回路 | |
| JPH0548048A (ja) | マスタスライス型半導体集積回路装置 | |
| JPS5853635Y2 (ja) | Ｘ−ｙ接点構造 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS62128152A (ja) | 半導体集積回路装置 | |
| JPH0475665B2 (ja) | ||
| JPH0548054A (ja) | マスタスライス型半導体集積回路装置 | |
| JP2656263B2 (ja) | 半導体集積回路装置 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPS615545A (ja) | 半導体集積回路装置 | |
| JPS6135536A (ja) | 半導体装置 | |
| JPS59132144A (ja) | 半導体集積回路装置の製造方法 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPH0582642A (ja) | 半導体集積回路 | |
| JPH03116868A (ja) | 半導体集積回路装置 | |
| JPH0645566A (ja) | 半導体集積回路装置 |