JPS5816176Y2 - 大規模集積回路装置 - Google Patents

大規模集積回路装置

Info

Publication number
JPS5816176Y2
JPS5816176Y2 JP9517476U JP9517476U JPS5816176Y2 JP S5816176 Y2 JPS5816176 Y2 JP S5816176Y2 JP 9517476 U JP9517476 U JP 9517476U JP 9517476 U JP9517476 U JP 9517476U JP S5816176 Y2 JPS5816176 Y2 JP S5816176Y2
Authority
JP
Japan
Prior art keywords
wiring
grid
signal input
integrated circuit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9517476U
Other languages
English (en)
Other versions
JPS5314469U (ja
Inventor
福田恒
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP9517476U priority Critical patent/JPS5816176Y2/ja
Publication of JPS5314469U publication Critical patent/JPS5314469U/ja
Application granted granted Critical
Publication of JPS5816176Y2 publication Critical patent/JPS5816176Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は、各種機能回路ブロックを矩形内に集積化した
各種ユニットセルが多数配置された大規模集積回路装置
に関する。
大規模集積回路装置(以下LSIという)と呼ばれるも
ののうち、ROM、RAM、シフトレジスタ等の如く比
較的周期性の高いものは、一つの回路単位を設計して、
これを1次元又は2次元にくり返して並べることにより
比較的短期間にLSIの設計が行える。
これに対して、各種論理ゲート、フリップフロップ類か
らなる周期性が殆んどないLSIは、従前その設計に著
しく長い期間を必要としていた。
かかる周期性が殆んどないLSIの設計期間を短縮する
ために、ビルディングブロック方式又はセル方式と呼ば
れるLSI設計手法が提案され、実施されてきた。
しかしながら従来のビルディングブロック方式ではコン
ピュータによる自動配線法を採用した場合には、手作業
の場合に比してチップサイズが大きくなるという弊害が
あった。
これは配線のアルゴリズムが良くなかったり、配線の自
由度が少ないという欠点が存在するためであり、また配
線許可領域の割当及びユニットセルの入出力端子の配置
方法にも問題があったためである。
本考案は斯かる事情に鑑みてなされたものであって、ユ
ニットセルと配線との位置関係を考慮してユニットセル
の規格化を県に進めることにより、設計が簡単に行い得
J且つ配線精度の高いLSIを提供することを目的とし
J以下に本考案をその実施例を示す図面に基いて詳述す
る。
第1図は本考案に係るLS I (以下本案品という)
を構成するユニットセルU1の1例を示す平面図であっ
て、このユニットセルU1は2人力NORゲート機能を
有している。
一点鎖線で示す矩形はユニットセルU1の外枠を示し、
各パターンは全てこの矩形外枠1内に収納されている。
2゜2’、3,4はモリブデンからなる信号入出力端子
であって、このモリブデン配線(細い実線で示″t)は
P−基板上のS i02層上に形成されており、上部を
保護用のPSG(IJンガラス)にて覆われている。
端子2,3,4は矩形外枠1の前方の辺上に、また端子
2′は矩形外枠1の後方の辺上に位置している。
5は横方向に延びる共通接続ラインとしての電源ライン
であって、アルミニウムからなる。
上記電源ライン5及びその他のアルミニウム配線(いず
れも破線で示す)は最上層に形成されていて、下層の前
記モリブデン配線とは上記PSG層に形成されたコンタ
クトホール(ハツチングを付して示す)を通して、また
P−基板上層部のn++拡散層とはPSG層及び下層の
5i02層に亘って形成されたコンタクトホール(ハツ
チングを付して示す)を通して夫々接続しである。
なお太い実線で囲繞して示す部分はS i02層が薄く
なっているLOGO8(Local 0xidatio
nSi li con) 、領域である。
第2図は第1図に示したユニットセルUlをシンボル化
して表現した論理記号図である。
信号入出力端子2,3,4の横方向の中心は夫々等間隔
離隔しており、その横隔寸法は16μである。
以下この離隔寸法を単位格子寸法という。
また矩形外枠10寸法は縦横夫夫176μ、64μすな
わち単位格子寸法の11倍、4倍とその整数倍になって
いる。
換言すればこのユニットセルUlの縦横の寸法は単位格
子寸法の整数倍となるように規格化されている。
更に前後の信号入出力端子2 、3 、4 、2’の中
心位置は矩形外枠1の横側端縁から単位格子寸法の整数
倍離隔した位置に配置されている。
第3図は第1図に示したユニットセルUlを2個横方向
に隙間なく隣接させて並べて配置した部分を示しており
縦方向には夫々の信号入出力端子2.3,4に連なるモ
リブデン配線2a 、 3a 。
4 a 、2 b t 3 b t 4 bが下層に、
また横方向にはモリブデン配線3a、4b等をコンタク
トホールfi a t 6 bを介して相互結線するア
ルミニウム配線7が上層に施されている。
ユニットセル[Jt。Ulの接合部にはモリブデン配線
8が両ユニットセルにまたがって縦方向に延びるように
形成されている。
なおこのモリブデン配線8は本願出願人の出願に係るL
SI方式(特願!ll’849−40710)において
開示されたものであって、ユニットセルを隙間なく並べ
てもユニットセル間を通過できる構造を有する接続用配
線である。
而して本案品は第4図に示す如く、前記単位格子寸法分
離隔する縦横の目盛で表わされる縦横の格子線により区
画される格子平面上において、前述した如く構成され、
普た連接配置された同一縦寸法を有する多数のユニット
セルU1.U2・・・・・・U7・・・を、各ユニット
セルの矩形外枠すなわちユニットセルが収納された矩形
の各辺が格子線上に位置し、且つ各ユニットセルの信号
入出力端子の中心が同じく格子線上に位置するように横
方向2列に配置してなるものである。
なお上述の実施例においては単位格子寸法をユニットセ
ルU1の信号入出力端子2,3.4の中心離隔寸法であ
る16μとしたが、この単位格子寸法としては、多数の
使用ユニットセルに夫々設けられるべき信号入出力端子
の中心離隔寸法のうち最小のものを基準として選択し、
このように定めた単位格子寸法に基いて、各ユニットセ
ルの矩形外枠の寸法、信号入出力端子の中心離隔寸法、
信号入出力端子の中心位置等が前述の如く規格化されて
各ユニットセルが構成されるのである。
次に本案品においては第3図に示す如く信号入出力端子
に接続されて縦方向に延びるモリブデン配線3a>4b
と、これらを相互結線するアルミニウム配線Tとの接続
部中心すなわちコンタクトホール6a、6bの中心が前
記格子線上に位置している。
第5図はコンタクトホール6aを設けた接続部Aを正確
に示す拡大図であって、モリブデン配線3a、アルミニ
ウム配線10幅寸法は共に8μであるが、コンタクトホ
ール6aを設けるべき端縁部分のみが夫々9μ、11μ
となり、両配線の間に介在する絶縁膜中に6μ×6μの
コンタクトホール6aが、その中心が格子線上に位置す
るようにして形成されて両配線の導通なとるようになっ
ている。
接続部をこのように構成する技術は、配線の配置時には
第3図に略示した如く為しておき、実際のコンポジット
パターンに変換する際にコンピュ、−夕によって自動的
に処理することによすoT能になる。
第16図は従来の接続部の構造を略示する図面であって
、下層のN型拡散層配線40上にコンタクトホール41
を設ける場合、コンタクトホール41の寸法を、十分大
きくとり、コンタクトホール41を設けるべき配線40
の端縁部に一側方に張り出す余裕40aをわざわざ設け
ていた。
このような構成では仮に、配線40及びこれに相隣する
配線42夫々の中心が縦方向前方において、縦方向の格
子線Xt、X3上に配置されていたとしても、余裕40
aを設けるために、この余裕40aが格子線Xt、X3
の間の格子線X2を越えて張り出し、余裕40aとの短
絡をさけるために配線42の中心は格子線X3の右方に
位置する格子線X4上に迂回せざるを得す配線密度が低
下していたのである。
これに対して第3゜5図に示した如くコンタクトホール
6aを従来よりも小さ目とし、上下層のアルミニウム配
線7、モリブデン配線3aをコンタクトホール6aを設
ける部分において稍々広幅に形成するのみで、コンタク
トホール6aのための余裕がとれ、且つ隣接配線4a等
を迂回させる必要もたく配線密度が向上する。
以上要するに本考案はユニットセルの矩形外枠の寸法、
信号入出力端子の中心離隔寸法、矩形外枠から信号入出
力端子の中心に到る寸法が、LSIを構成するユニット
セルの信号入出力端子の最小中心離隔寸法を単位格子寸
法として、この単位格子寸法の整数倍となるように規格
化され、且つこの単位格子寸法だけ離隔する縦横の格子
線で区画される格子平面上に、矩形外枠、信号入出力端
子の中心等が位置するように配置したものであるから、
ユニットセルと配線の配置領域に釦いて、ユニットセル
の配置及び配線の配置を、単一の格子平面を構成する格
子線上に行い得るので、設計が簡略化され、設計に要す
る期間の短縮が図られる。
筐たユニットセル相互間の接続用配線としてモリブデン
配線8の如くユニットセル間を通過し得るものを使用す
ることにより多数のユニットセルを縦方向又は横方向に
隙間なく並べることが可能であり、更に上下層の配線の
接続部の形状を第5図に示した如く改良することにより
配線領域を必要以上に拡大する必要がなくなり、LSI
全体を高密度化することが可能になる。
更にユニットセルに回転、鏡像等の操作を施して配置す
る場合にも信号入出力端子が格子線上に位置するので設
計の簡略化が図られる。
【図面の簡単な説明】
図面は本考案の実施例を示すものであって、第1図はユ
ニットセルの透視的平面図、第2図は第1図に示したユ
ニットセルの論理記号図、第3図は第1図に示したユニ
ットセルな2個連接配置した状態を示す透視的平面図、
第4図は格子平面に釦ける本案品の配置を示す略示図、
第5図は第3図の接続部Aの拡大図、第6図は従来の上
下層配線の接続部を示す平面図である。 Ul 、U2・・・・・・U7・・・ユニットセル、1
・・・矩形外枠、2,2’、3,4・・・信号入出力端
子、5・・・電源ライン、6 a 、6 b・・・コン
タクトホール T・・・アルミニウム配線、8・・・モ
リブデン配線。

Claims (1)

  1. 【実用新案登録請求の範囲】 ■ 各種機能回路ブロックを矩形内に集積化した各種ユ
    ニットセルが多数配置された大規模集積回路装置に釦い
    て、矩形の辺上に位置するユニットセルの信号入出力端
    子の最小中心離隔寸法を単位格子寸法とする縦横の格子
    線により区画される格子平面上における前記格子線上に
    、前記矩形の辺及び前記信号入出力端子の中心が位置す
    るようにユニットセルを構成・配置したことを特徴とす
    る大規模集積回路装置。 2 複数のユニットセルの各信号入出力端子に接続され
    る配線と、これらの配線を相互結線する配線との接続部
    中心を前記格子線上に位置させ□ た実用新案登録請求
    の範囲第1項記載の大規模集積回路装置。
JP9517476U 1976-07-16 1976-07-16 大規模集積回路装置 Expired JPS5816176Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9517476U JPS5816176Y2 (ja) 1976-07-16 1976-07-16 大規模集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9517476U JPS5816176Y2 (ja) 1976-07-16 1976-07-16 大規模集積回路装置

Publications (2)

Publication Number Publication Date
JPS5314469U JPS5314469U (ja) 1978-02-06
JPS5816176Y2 true JPS5816176Y2 (ja) 1983-04-01

Family

ID=28705652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9517476U Expired JPS5816176Y2 (ja) 1976-07-16 1976-07-16 大規模集積回路装置

Country Status (1)

Country Link
JP (1) JPS5816176Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2823555A1 (de) * 1977-05-31 1978-12-07 Fujitsu Ltd Zellenfoermige integrierte schaltung
JPS54164252A (en) * 1978-06-19 1979-12-27 Nippon Electric Co Hybrid integrated circuit board

Also Published As

Publication number Publication date
JPS5314469U (ja) 1978-02-06

Similar Documents

Publication Publication Date Title
JPS5925381B2 (ja) 半導体集積回路装置
KR890004569B1 (ko) 마스터 슬라이스형 반도체장치
JPS5828864A (ja) ゲ−トアレイのマクロセルの構造
JPS6330784B2 (ja)
US5229629A (en) Semiconductor integrated circuit having improved cell layout
JPS5816176Y2 (ja) 大規模集積回路装置
JPH0113222B2 (ja)
EP0021661B1 (en) Semiconductor master-slice device
JPH0758301A (ja) 半導体集積回路装置
JPS6329826B2 (ja)
JPS61224341A (ja) 半導体集積回路装置
JPH08213466A (ja) 半導体集積回路
CA1238986A (en) Integrated circuit chip manufacture
JPS605059B2 (ja) 大規模半導体集積回路
JPS59220949A (ja) マスタスライス形半導体集積回路
JPH01152642A (ja) 半導体集積回路
JPS6298641A (ja) 半導体集積回路
JPH04280471A (ja) マスタースライス方式の半導体集積回路装置
JPH01125846A (ja) マスタースライス方式集積回路装置
JPS5844592Y2 (ja) 半導体集積回路装置
JPS59132144A (ja) 半導体集積回路装置の製造方法
JPS6355783B2 (ja)
JPS589358A (ja) 半導体集積回路装置
JP2508206B2 (ja) 集積回路装置
JPH01231346A (ja) 集積回路の設計方法