JP2508206B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2508206B2 JP2508206B2 JP63190430A JP19043088A JP2508206B2 JP 2508206 B2 JP2508206 B2 JP 2508206B2 JP 63190430 A JP63190430 A JP 63190430A JP 19043088 A JP19043088 A JP 19043088A JP 2508206 B2 JP2508206 B2 JP 2508206B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- power supply
- supply wiring
- width
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特に大規模集積回路
（以下、LSIと記す）の実装密度を向上させるため、セ
ル内部の電源配線の幅の改善に関する。
（以下、LSIと記す）の実装密度を向上させるため、セ
ル内部の電源配線の幅の改善に関する。
従来、この種のLSIにおいて、標準セルは第４図に示
すように、セル22内部の電源配線23の隣り合うセルとの
接続部はセル内部の電源配線の幅と同じ幅で設定されて
いた。
すように、セル22内部の電源配線23の隣り合うセルとの
接続部はセル内部の電源配線の幅と同じ幅で設定されて
いた。
上述した従来の標準セルは、第４図に示すように標準
セル22の内部の電源配線23の隣り合うセルとの接続部の
幅ａと、セル内部の電流を供給するのに必要な最小の電
源配線の幅ｗ（以下このｗをもってセル内部の電源配線
の幅と記す）が同じ幅で設定されているため、隣り合う
セル同志を電源配線23に対し垂直方向にずらしてしまう
と電源配線の隣り合うセルとの接続部は、ａ≧ｗの条件
を満たせず、セル内の素子を駆動するのに必要十分な電
流を供給することができないという欠点がある。このた
め、第５図のように、複数のセル７は電源配線９が常に
一直線となるように配列する必要があった。
セル22の内部の電源配線23の隣り合うセルとの接続部の
幅ａと、セル内部の電流を供給するのに必要な最小の電
源配線の幅ｗ（以下このｗをもってセル内部の電源配線
の幅と記す）が同じ幅で設定されているため、隣り合う
セル同志を電源配線23に対し垂直方向にずらしてしまう
と電源配線の隣り合うセルとの接続部は、ａ≧ｗの条件
を満たせず、セル内の素子を駆動するのに必要十分な電
流を供給することができないという欠点がある。このた
め、第５図のように、複数のセル７は電源配線９が常に
一直線となるように配列する必要があった。
〔課題を解決するための手段〕 本発明の集積回路装置は、ポリセル方式のレイアウト
における標準セルにおいて、セル内部の電源配線の隣合
うセルとの隣接部の幅をセル内部の前記電源配線の幅よ
り広くし、隣接する前記標準セル同志を前記広くした部
分がつながる範囲で電源配線とは垂直方向にずらしたも
のである。
における標準セルにおいて、セル内部の電源配線の隣合
うセルとの隣接部の幅をセル内部の前記電源配線の幅よ
り広くし、隣接する前記標準セル同志を前記広くした部
分がつながる範囲で電源配線とは垂直方向にずらしたも
のである。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の平面図である。第２図
は複数の標準セル１を互いにズラして配置した場合の例
である。１が標準セルの外形であり、２が配線であり、
３が電源配線である。電源配線３のセル１の端部の接続
部４で幅を広げることにより、セル１を電源配線３に対
し垂直方向にずらすことが可能となる。
は複数の標準セル１を互いにズラして配置した場合の例
である。１が標準セルの外形であり、２が配線であり、
３が電源配線である。電源配線３のセル１の端部の接続
部４で幅を広げることにより、セル１を電源配線３に対
し垂直方向にずらすことが可能となる。
第３図は本発明のセルを用いた他の例の平面図であ
る。16が標準セルの外形であり、17が配線であり、18が
電源配線である。電源配線18の隣り合うセルとの接続部
19の幅を広げて設定することにより、セル16を電源配線
18に対し垂直方向にずらすことが可能となる。この実施
例ではセルの上部21を横切る配線の領域20が得られると
いう利点がある。
る。16が標準セルの外形であり、17が配線であり、18が
電源配線である。電源配線18の隣り合うセルとの接続部
19の幅を広げて設定することにより、セル16を電源配線
18に対し垂直方向にずらすことが可能となる。この実施
例ではセルの上部21を横切る配線の領域20が得られると
いう利点がある。
以上説明したように本発明は、標準セル内の電源配線
の接続部の幅を広げて設定することにより、セルを電源
配線に対し垂直方向にずらすことが可能となり、第２の
セルの上部６を横切る配線の領域５が得られ、LSI構成
素子及び配線の領域においてチップ面積の有効利用を図
ったLSIができる。具体的には、同じ機能に対しては面
積を減らすことができ、同じ面積に対しては機能を増加
することができるという効果がある。
の接続部の幅を広げて設定することにより、セルを電源
配線に対し垂直方向にずらすことが可能となり、第２の
セルの上部６を横切る配線の領域５が得られ、LSI構成
素子及び配線の領域においてチップ面積の有効利用を図
ったLSIができる。具体的には、同じ機能に対しては面
積を減らすことができ、同じ面積に対しては機能を増加
することができるという効果がある。
第１図は本発明の一実施例を示す平面図、第２図及び第
３図はそれぞれ本発明の応用例を示すセル配置図であ
る。第４図は従来の標準セルを示す平面図、第５図は従
来の標準セルの配置例を示すセル配置図である。 1,7,16,22,……標準セル、2,8,17……配線、3,9,18,23
……電源配線、5,20……配線等に使える領域が増えた部
分、4,19……電源配線の隣り合うセルとの接続部。
３図はそれぞれ本発明の応用例を示すセル配置図であ
る。第４図は従来の標準セルを示す平面図、第５図は従
来の標準セルの配置例を示すセル配置図である。 1,7,16,22,……標準セル、2,8,17……配線、3,9,18,23
……電源配線、5,20……配線等に使える領域が増えた部
分、4,19……電源配線の隣り合うセルとの接続部。
Claims (1)
- 【請求項１】ポリセル方式のレイアウトにおける標準セ
ルにおいて、セル内部の電源配線の隣合うセルとの隣接
部の幅をセル内部の前記電源配線の幅より広くし、隣接
する前記標準セル同志を前記広くした部分がつながる範
囲で電源配線とは垂直方向にずらしたことを特徴とする
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190430A JP2508206B2 (ja) | 1988-07-28 | 1988-07-28 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190430A JP2508206B2 (ja) | 1988-07-28 | 1988-07-28 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239453A JPH0239453A (ja) | 1990-02-08 |
| JP2508206B2 true JP2508206B2 (ja) | 1996-06-19 |
Family
ID=16258000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190430A Expired - Lifetime JP2508206B2 (ja) | 1988-07-28 | 1988-07-28 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508206B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6114734A (ja) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
-
1988
- 1988-07-28 JP JP63190430A patent/JP2508206B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239453A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811073A (en) | Gate array arrangement | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| EP0304930B1 (en) | Semiconductor integrated circuit device having signal lines | |
| JPH073840B2 (ja) | 半導体集積回路 | |
| JPH05121548A (ja) | クロツク供給回路及びクロツク供給回路を有する集積回路 | |
| JPH0770597B2 (ja) | 半導体集積回路装置 | |
| JP2508206B2 (ja) | 集積回路装置 | |
| EP0638936A1 (en) | Gate array LSI | |
| JPS61226943A (ja) | 自動配置配線用標準セル | |
| JPH08213466A (ja) | 半導体集積回路 | |
| JPS62150844A (ja) | 論理集積回路装置 | |
| JPS61180453A (ja) | 半導体装置の構造 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JP2555774B2 (ja) | 半導体集積回路 | |
| JPH11103051A (ja) | 半導体チップ、および該半導体チップが実装された半導体装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPS60121756A (ja) | 半導体集積回路装置 | |
| JP2751742B2 (ja) | 自動レイアウト用セル | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPH0793356B2 (ja) | 論理集積回路 | |
| JPS6020239Y2 (ja) | バブルメモリチツプ | |
| JPH0691157B2 (ja) | 半導体集積回路装置 | |
| JPH05152302A (ja) | 半導体集積回路装置 | |
| JPH02192155A (ja) | 半導体装置 | |
| JPH02125648A (ja) | 半導体装置パッケージ |