JPH02125648A - 半導体装置パッケージ - Google Patents
半導体装置パッケージInfo
- Publication number
- JPH02125648A JPH02125648A JP27964988A JP27964988A JPH02125648A JP H02125648 A JPH02125648 A JP H02125648A JP 27964988 A JP27964988 A JP 27964988A JP 27964988 A JP27964988 A JP 27964988A JP H02125648 A JPH02125648 A JP H02125648A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- packages
- pitch
- leads
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 abstract 1
- 239000011295 pitch Substances 0.000 description 11
- 238000005452 bending Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置のノ（・ンケージのタト部リー
ドに関するＣのである。
ドに関するＣのである。
第３図は従来のパッケージを示す図、第４図番：従来の
パッケージを２個並列に並べた図を示すもので、第３図
、第４図において、１はノ（・ンケー巳本体、２は外部
リード、（Ａ）は外部リードの幅、（Ｐ）はリードピッ
チである。
パッケージを２個並列に並べた図を示すもので、第３図
、第４図において、１はノ（・ンケー巳本体、２は外部
リード、（Ａ）は外部リードの幅、（Ｐ）はリードピッ
チである。
従来この種のパッケージの外部リードは左右同一位置で
あり、またリード曲り等に対して強くする目的で、図の
ように外部リード２の４ｉＩ（Ａｌはり一部ピッチ（Ｐ
）の半分以上に構成し、リード曲り等の変形を防止して
いる。
あり、またリード曲り等に対して強くする目的で、図の
ように外部リード２の４ｉＩ（Ａｌはり一部ピッチ（Ｐ
）の半分以上に構成し、リード曲り等の変形を防止して
いる。
以上のように従来の半導体パッケージの外部リードは、
そのリード幅（Ａ）が広く構成されているので、パッケ
ージを複数個取付ける場合、第４図のように並べて配置
しなければならず、即ち隣のパッケージのリードとくし
歯状に組み合せることが不可能で、実装面積を小さくで
きないという問題点があった。なおリードの幅を狭くす
ればくし歯状の実装は可能となるが、これだけではパッ
ケージの配置がジグザグとなって実装ボードの配線や実
装時に取付けにくいという問題点があった。
そのリード幅（Ａ）が広く構成されているので、パッケ
ージを複数個取付ける場合、第４図のように並べて配置
しなければならず、即ち隣のパッケージのリードとくし
歯状に組み合せることが不可能で、実装面積を小さくで
きないという問題点があった。なおリードの幅を狭くす
ればくし歯状の実装は可能となるが、これだけではパッ
ケージの配置がジグザグとなって実装ボードの配線や実
装時に取付けにくいという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、隣接するパッケージの外部リードをくし歯状
に組み合せ可能とするとともに、実装時のパッケージの
中心が、同一線上となり、実装基板の配線も直線となっ
て、高密度実装が可能で、かつシンプルな基板設計実装
が簡単であるパッケージを得ることを目的としている。
たもので、隣接するパッケージの外部リードをくし歯状
に組み合せ可能とするとともに、実装時のパッケージの
中心が、同一線上となり、実装基板の配線も直線となっ
て、高密度実装が可能で、かつシンプルな基板設計実装
が簡単であるパッケージを得ることを目的としている。
この発明に係る半導体のパッケージは、外部リードの幅
をリードピッチの坏以下とするとともに、一方のリード
列に対し、他方のリード列のピッチを号ずらして配列し
たものである。
をリードピッチの坏以下とするとともに、一方のリード
列に対し、他方のリード列のピッチを号ずらして配列し
たものである。
この発明においては、全ての外部リードの幅（Ａ）がリ
ードピッチ（Ｐ）のη以下であり、かつ一方のリード列
に対し他方のリード列が雑ピッチ（Ｐ／２）だけずらし
て配置されているので、互いに隣接する外部リードをか
み合せてくし歯状に配置できるとともに、パッケージの
中心、及びパッケージの同一番号のリードを同一線上に
位置せしめられる。
ードピッチ（Ｐ）のη以下であり、かつ一方のリード列
に対し他方のリード列が雑ピッチ（Ｐ／２）だけずらし
て配置されているので、互いに隣接する外部リードをか
み合せてくし歯状に配置できるとともに、パッケージの
中心、及びパッケージの同一番号のリードを同一線上に
位置せしめられる。
以下この発明の一実施例を図について説明する。
第１図、第２図はそれぞれ第３図、第４図に対応する図
であり、１はパッケージ本体、２は外部リード、（Ｐ）
はリードピッチ寸法、（Ａ）はリードの幅寸法を示して
おり、Ｐ／２はリードピッチの号を示している。
であり、１はパッケージ本体、２は外部リード、（Ｐ）
はリードピッチ寸法、（Ａ）はリードの幅寸法を示して
おり、Ｐ／２はリードピッチの号を示している。
即ち、外部リードの幅（Ａ）はリードピッチ（Ｐ）のη
以下に設定し、かつ左右のリード列のリードの中心は互
いに４ずらして並べられている。このようにすることに
より、隣接するパッケージの外部リードをくし歯状に組
み合せられ、かつパッケージの中心は同一線上に並べる
ことが可能となる。
以下に設定し、かつ左右のリード列のリードの中心は互
いに４ずらして並べられている。このようにすることに
より、隣接するパッケージの外部リードをくし歯状に組
み合せられ、かつパッケージの中心は同一線上に並べる
ことが可能となる。
即ち第４図に示すように、隣接するパッケージの外部リ
ードがくし歯状にがみ会う形態で実装可能のパッケージ
とすることにより、複数のパッケージを並べて実装した
際に、はぼ（リードの長さ（い×（パッケージの個数（
ｎ）−１）ｌｘパッケージの長さ（Ｗ）となって、面積
が少なくてすみ、複数個のパッケージ、特に多数個にな
ればなるほど省面積効果は大きくなる。
ードがくし歯状にがみ会う形態で実装可能のパッケージ
とすることにより、複数のパッケージを並べて実装した
際に、はぼ（リードの長さ（い×（パッケージの個数（
ｎ）−１）ｌｘパッケージの長さ（Ｗ）となって、面積
が少なくてすみ、複数個のパッケージ、特に多数個にな
ればなるほど省面積効果は大きくなる。
また、左右のリード列がｈピッチずれているので、同じ
リード番号の端子は全て同一線上に配置されており、実
装基板の配線はすこぶるシンプルであり、また実装の際
、パッケージの中心は同一線上であるから簡単である。
リード番号の端子は全て同一線上に配置されており、実
装基板の配線はすこぶるシンプルであり、また実装の際
、パッケージの中心は同一線上であるから簡単である。
以上のようにこの発明では、隣接するパッケージの外部
リードをかみ合せた状態で実装でき、がつパッケージの
中心、及びパッケージの同一番号のリードは同一線上に
位置せしめて簡便な実装及びシンプルな基板配線が可能
である。
リードをかみ合せた状態で実装でき、がつパッケージの
中心、及びパッケージの同一番号のリードは同一線上に
位置せしめて簡便な実装及びシンプルな基板配線が可能
である。
第１図（ａ） （ｂ）はこの発明の一実施例によるパッ
ケージを示す正面図と平面図、第２図 （ａ＞（ｂ）は
そのパッケージを２個並べた状態を示す正面図と平面図
、第３図（ａＨｂ）は従来のパッケージを示す正面図と
平面内、第４図（ａ）（ｂ）は従来のパッケージを２個
並べた状態を示す正面図と平面図である。 図中、１はパッケージ本体、２は外部リード、（Ａ）は
リード幅、（Ｐ）はリードピッチである。 なお、図中同一符号は同−又は相当部分を示す。
ケージを示す正面図と平面図、第２図 （ａ＞（ｂ）は
そのパッケージを２個並べた状態を示す正面図と平面図
、第３図（ａＨｂ）は従来のパッケージを示す正面図と
平面内、第４図（ａ）（ｂ）は従来のパッケージを２個
並べた状態を示す正面図と平面図である。 図中、１はパッケージ本体、２は外部リード、（Ａ）は
リード幅、（Ｐ）はリードピッチである。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 外部回路と接続するための外部リードを備えたパッケー
ジを複数個組み合せて並列実装するものにおいて、片方
のパッケージのリードの列に対し、これと相対するパッ
ケージのリードの列のリードのピッチを１／２ずらし、
かつそれらのリードの幅をリードピッチのに以下に設定
したことを特徴とする半導体装置パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27964988A JPH02125648A (ja) | 1988-11-05 | 1988-11-05 | 半導体装置パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27964988A JPH02125648A (ja) | 1988-11-05 | 1988-11-05 | 半導体装置パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125648A true JPH02125648A (ja) | 1990-05-14 |
Family
ID=17613924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27964988A Pending JPH02125648A (ja) | 1988-11-05 | 1988-11-05 | 半導体装置パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125648A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349235A (en) * | 1992-09-08 | 1994-09-20 | Samsung Electronics Co., Ltd. | High density vertically mounted semiconductor package |
| US6724630B2 (en) | 2002-05-28 | 2004-04-20 | Renesas Technology Corp. | Stacked device assembly |
-
1988
- 1988-11-05 JP JP27964988A patent/JPH02125648A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349235A (en) * | 1992-09-08 | 1994-09-20 | Samsung Electronics Co., Ltd. | High density vertically mounted semiconductor package |
| US6724630B2 (en) | 2002-05-28 | 2004-04-20 | Renesas Technology Corp. | Stacked device assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811073A (en) | Gate array arrangement | |
| US6335493B1 (en) | Multilayer wiring board | |
| EP1075026A2 (en) | Multilayer circuit board layout | |
| JPS63318141A (ja) | 半導体装置 | |
| JP3610262B2 (ja) | 多層回路基板及び半導体装置 | |
| JPH02125648A (ja) | 半導体装置パッケージ | |
| KR100329952B1 (ko) | 반도체 집적 회로 장치와 그 배선 배치 방법 | |
| JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
| JP4397628B2 (ja) | 印刷回路配線板の配線レイアウト構造 | |
| JPH0442891Y2 (ja) | ||
| JPS63161638A (ja) | 半導体集積回路の電源配線方法 | |
| JPH0645474A (ja) | 半導体装置 | |
| JPS5915500Y2 (ja) | 半導体記憶装置 | |
| JP2508206B2 (ja) | 集積回路装置 | |
| JPH05152302A (ja) | 半導体集積回路装置 | |
| JPH02130996A (ja) | 電子部品実装用装置 | |
| JPH0427098Y2 (ja) | ||
| JPH02119254A (ja) | 半導体装置パッケージ | |
| JPH02866Y2 (ja) | ||
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPH04167450A (ja) | 半導体素子搭載用配線装置 | |
| JPS5890747A (ja) | Ｌｓｉパツケ−ジ | |
| JPH0234185B2 (ja) | ||
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPH05275561A (ja) | リードレスチップキャリア基板 |