JPH02866Y2 - - Google Patents
Info
- Publication number
- JPH02866Y2 JPH02866Y2 JP1987036268U JP3626887U JPH02866Y2 JP H02866 Y2 JPH02866 Y2 JP H02866Y2 JP 1987036268 U JP1987036268 U JP 1987036268U JP 3626887 U JP3626887 U JP 3626887U JP H02866 Y2 JPH02866 Y2 JP H02866Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- row
- beam portions
- connector
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003466 welding Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
本考案はLSIパツケージの接続構造に関する。
従来この種のコネクタは、第１図に示すように
２列の端子が直角方向に折り曲つたばね部分で互
いに交差し形成されていた。この方式のみだと折
り曲げられたばね梁部が長くなり相対的に２接点
間の距離１が長くなる。これによつて、第２図に
示すようにパツケージの入出力端子部も広い面積
を必要としていた。より高密度多端子のコネクタ
を必要とする場合、パツケージの大きさを大きく
するか、又はパツケージのIC実装部（入出力端
子部以外の面積を言う）を狭くする必要があり相
対的に実装効率の低下、コストアツプとなる欠点
があつた。
２列の端子が直角方向に折り曲つたばね部分で互
いに交差し形成されていた。この方式のみだと折
り曲げられたばね梁部が長くなり相対的に２接点
間の距離１が長くなる。これによつて、第２図に
示すようにパツケージの入出力端子部も広い面積
を必要としていた。より高密度多端子のコネクタ
を必要とする場合、パツケージの大きさを大きく
するか、又はパツケージのIC実装部（入出力端
子部以外の面積を言う）を狭くする必要があり相
対的に実装効率の低下、コストアツプとなる欠点
があつた。
本考案の目的は、端子構造を階層構成（空間上
下方向に２重化）にすることにより前記パツケー
ジの２接点間に総入出力面積を変えることなく１
〜２列の接点エリアを設定することによつて前記
多ピン化の問題を解決することにある。
下方向に２重化）にすることにより前記パツケー
ジの２接点間に総入出力面積を変えることなく１
〜２列の接点エリアを設定することによつて前記
多ピン化の問題を解決することにある。
複数の端子を列方向に見た場合、従来行なわれ
ていた２列の外側に１〜２列端子部をもうける。
これら端子の一端はパツケージが実装されるプリ
ント基板のスルーホール内に配され他端はパツケ
ージの入出力端子と接触するための接点となつて
いる。又各々端子は直角方向に折り曲げられた梁
状ばねを成している。前記内側２列の端子は従来
通り梁状ばね部で交差しており、その２列すなわ
ち第１列と第２列の外側には第３列及び第４列が
配され、第３列の梁状ばね部は第１列の空間上の
上面に、又第４列の梁状ばね部は第２列の空間上
の上部に位置しながら互いの干渉を避け、第３、
第４の端子の接点は第１と第２の端子の接点間位
置に配することによつて、第１、第２の接点間に
ある余白スペースを有効に使用しパツケージの入
出力部エリアの増加を必要とせず多端子化が可能
となる。
ていた２列の外側に１〜２列端子部をもうける。
これら端子の一端はパツケージが実装されるプリ
ント基板のスルーホール内に配され他端はパツケ
ージの入出力端子と接触するための接点となつて
いる。又各々端子は直角方向に折り曲げられた梁
状ばねを成している。前記内側２列の端子は従来
通り梁状ばね部で交差しており、その２列すなわ
ち第１列と第２列の外側には第３列及び第４列が
配され、第３列の梁状ばね部は第１列の空間上の
上面に、又第４列の梁状ばね部は第２列の空間上
の上部に位置しながら互いの干渉を避け、第３、
第４の端子の接点は第１と第２の端子の接点間位
置に配することによつて、第１、第２の接点間に
ある余白スペースを有効に使用しパツケージの入
出力部エリアの増加を必要とせず多端子化が可能
となる。
次に本考案について図面を参照して詳細に説明
する。第３図は本考案の側面図であり本考案の端
子配列構造はIC等が搭載されているパツケージ
１とそれを更に平面的に実装するプリント基板２
間を接続する圧接コネクタ３の端子４の端子構成
及び構造に関するものである。
する。第３図は本考案の側面図であり本考案の端
子配列構造はIC等が搭載されているパツケージ
１とそれを更に平面的に実装するプリント基板２
間を接続する圧接コネクタ３の端子４の端子構成
及び構造に関するものである。
コネクタ３は、端子間を絶縁保持するハウジン
グ９と複数の端子４から成り各端子は第３図に示
すように、ａ，ｂ，ｃ，d4列に配置されている。
端子の一端はパツケージ１の入出力端子５，６，
７と圧接によつて接触し他端はプリント板２のス
ルーホール８内で接続されている。端子４は片持
ち梁状のばね形状をしており、各列の端子が互い
に干渉しないようになつている。すなわち、ａ列
とｂ列及びｃ列とｄ列は、第４図、第５図に示す
ように同位置であるが第３図に示すように上下空
間において段差があり干渉しない、又ｂ列とｃ列
の内側２列はピツチ方向の位置がづれている（干
鳥配置）ため、それも干渉はしない、同様にａ列
とｃ列及びｂ列とｄ列も交差する点は１ピツチ位
置がづれて配置されているため干渉しない。
グ９と複数の端子４から成り各端子は第３図に示
すように、ａ，ｂ，ｃ，d4列に配置されている。
端子の一端はパツケージ１の入出力端子５，６，
７と圧接によつて接触し他端はプリント板２のス
ルーホール８内で接続されている。端子４は片持
ち梁状のばね形状をしており、各列の端子が互い
に干渉しないようになつている。すなわち、ａ列
とｂ列及びｃ列とｄ列は、第４図、第５図に示す
ように同位置であるが第３図に示すように上下空
間において段差があり干渉しない、又ｂ列とｃ列
の内側２列はピツチ方向の位置がづれている（干
鳥配置）ため、それも干渉はしない、同様にａ列
とｃ列及びｂ列とｄ列も交差する点は１ピツチ位
置がづれて配置されているため干渉しない。
このように端子を構成することによつて、パツ
ケージの入出力端子５，６，７は第４図に示すよ
うに、５，７の間に６が形成され５，６のピツチ
ｐの1/2のピツチで６が配置出来ている。
ケージの入出力端子５，６，７は第４図に示すよ
うに、５，７の間に６が形成され５，６のピツチ
ｐの1/2のピツチで６が配置出来ている。
本考案は以上説明したように４列の端子を互い
に交差させ構成することによりパツケージの入出
力エリアを増やすことなく倍以上の多端子化が出
来るという効果がある。
に交差させ構成することによりパツケージの入出
力エリアを増やすことなく倍以上の多端子化が出
来るという効果がある。
第１図は従来技術のコネクタ側面図、第２図は
同じく従来技術のパツケージ入出力端子配置図、
第３図は本考案の実施例のコネクタ端子構造の側
面図であり、第４図は考案の実施例によるパツケ
ージ入出力端子配置図、及び第５図は本考案の実
施例のコネクタ端子の上方からの平面図である。 尚、図において、１……パツケージ、２……プ
リント基板、３……圧接コネクタ、４……端子、
５，６，７……パツケージの入出力端子、８……
プリント基版のスルーホール、９……コネクタの
ハウジング、ａ，ｂ，ｃ，ｄ……コネクタの端子
配列である。
同じく従来技術のパツケージ入出力端子配置図、
第３図は本考案の実施例のコネクタ端子構造の側
面図であり、第４図は考案の実施例によるパツケ
ージ入出力端子配置図、及び第５図は本考案の実
施例のコネクタ端子の上方からの平面図である。 尚、図において、１……パツケージ、２……プ
リント基板、３……圧接コネクタ、４……端子、
５，６，７……パツケージの入出力端子、８……
プリント基版のスルーホール、９……コネクタの
ハウジング、ａ，ｂ，ｃ，ｄ……コネクタの端子
配列である。
Claims (1)
- 複数の入出力端子を有する平板状パツケージを
プリント板に接続する圧接コネクタにおいて、該
コネクタには複数端子が４列に配列されており、
これら端子のうちの内側の第１列の端子と第２列
の端子とは互いに交差するよう曲げられた梁部を
有し、前記第１列の端子の外側に位置する第３列
の端子の梁部は前記第１列の端子の梁部と上下空
間方向に階層構成をとり、前記第２列の端子の外
側に位置する第４列の端子の梁部は前記第２列の
端子の梁部と上下空間方向に階層構成をとり、前
記第１列の端子の梁部の端部接点群と前記第２列
の端子の梁部の端部接点群との間に前記第３列の
端子の梁部の端部接点群および前記第４列の端子
の梁部の端部接点群が位置することを特徴とする
コネクタ端子配列構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987036268U JPH02866Y2 (ja) | 1987-03-12 | 1987-03-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987036268U JPH02866Y2 (ja) | 1987-03-12 | 1987-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62155484U JPS62155484U (ja) | 1987-10-02 |
| JPH02866Y2 true JPH02866Y2 (ja) | 1990-01-10 |
Family
ID=30846515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987036268U Expired JPH02866Y2 (ja) | 1987-03-12 | 1987-03-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02866Y2 (ja) |
-
1987
- 1987-03-12 JP JP1987036268U patent/JPH02866Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62155484U (ja) | 1987-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6011695A (en) | External bus interface printed circuit board routing for a ball grid array integrated circuit package | |
| JPH02866Y2 (ja) | ||
| US5734184A (en) | DRAM COB bit line and moat arrangement | |
| JPH0642345Y2 (ja) | 半導体装置 | |
| JPH01205456A (ja) | Ｌｓｉ用多ピンケース | |
| JPS5853635Y2 (ja) | Ｘ−ｙ接点構造 | |
| JPS5936873Y2 (ja) | 多極コネクタ | |
| JPS5915500Y2 (ja) | 半導体記憶装置 | |
| JPH0353313Y2 (ja) | ||
| JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
| JPS5849596Y2 (ja) | プリント板実装用雄側コネクタ | |
| JPH0313667U (ja) | ||
| JPS629223B2 (ja) | ||
| JPH01157462U (ja) | ||
| JPS61104992U (ja) | ||
| JPS5877072U (ja) | 半導体素子の装着用基板 | |
| JPS59132190U (ja) | 印刷配線基板用コネクタ | |
| JPS6119987U (ja) | プリント配線板用コネクタ | |
| JPH032564U (ja) | ||
| JPH06260583A (ja) | 半導体パッケージ | |
| JPH0431186B2 (ja) | ||
| JPS629982B2 (ja) | ||
| JPH02174183A (ja) | センサおよびその信号処理回路の実装構造 | |
| JPS61144667U (ja) | ||
| JP2002043704A (ja) | 回路基板のランド配置構造及びこの回路基板を有するコネクタ |