JPH02174183A - センサおよびその信号処理回路の実装構造 - Google Patents
センサおよびその信号処理回路の実装構造Info
- Publication number
- JPH02174183A JPH02174183A JP33056688A JP33056688A JPH02174183A JP H02174183 A JPH02174183 A JP H02174183A JP 33056688 A JP33056688 A JP 33056688A JP 33056688 A JP33056688 A JP 33056688A JP H02174183 A JPH02174183 A JP H02174183A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- sensor
- processing circuit
- substrate
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010276 construction Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000005855 radiation Effects 0.000 abstract 2
- 239000004020 conductor Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、センサおよびその信号処理回路の基板への実
装構造に関する。
装構造に関する。
〈従来の技術〉
センサおよびその信号処理回路の実装構造としては、第
5図に示すように、フラットな基板51の片面側にセン
サチップ52および信号処理回路用のICチップ53a
、53bをフリップチップ法等により実装した構造のも
のが一般的である。
5図に示すように、フラットな基板51の片面側にセン
サチップ52および信号処理回路用のICチップ53a
、53bをフリップチップ法等により実装した構造のも
のが一般的である。
そして、従来、この構造のものを、第6図に示すように
、センサチップ52の幅分シフトして階段状に積み重ね
て、全体として大規模の面センサユニットを構成してい
る。
、センサチップ52の幅分シフトして階段状に積み重ね
て、全体として大規模の面センサユニットを構成してい
る。
〈発明が解決しようとする課題〉
ところで、第6図に示す面センサユニットによると、各
基板51・・・51それぞれの間隔が狭いため、各rc
チップ53a・53a、53b=・53bの放熱効率が
非常に悪いという問題があった。
基板51・・・51それぞれの間隔が狭いため、各rc
チップ53a・53a、53b=・53bの放熱効率が
非常に悪いという問題があった。
本発明の目的は、大規模の面センサユニットを構成する
場合でも、各信号処理回路の放熱効率を高めることので
きる、センサおよびその信号処理回路の実装構造を提供
することにある。
場合でも、各信号処理回路の放熱効率を高めることので
きる、センサおよびその信号処理回路の実装構造を提供
することにある。
〈課題を解決するための手段〉
本発明は、センサおよびその信号処理回路の基板への実
装構造であって、基板を第1の平板とその第1の平板に
対して略垂直に延び第2の平板とから形成し、その基板
の第1の平板上にセンサを実装し、かつ、そのセンサの
信号処理回路を第2の平板上に実装したことを特徴とし
ている。
装構造であって、基板を第1の平板とその第1の平板に
対して略垂直に延び第2の平板とから形成し、その基板
の第1の平板上にセンサを実装し、かつ、そのセンサの
信号処理回路を第2の平板上に実装したことを特徴とし
ている。
く作用〉
例えば第1図に示すように、信号処理回路3a。
3bはセンサ2の実装面に対して略垂直に実装されるこ
とになり、これにより、大規模の面センサユニットを構
成する場合でも、第2図に示すように、各信号処理回路
3a・・・3a、3b・・・3bの周辺スペースを広く
することができる。
とになり、これにより、大規模の面センサユニットを構
成する場合でも、第2図に示すように、各信号処理回路
3a・・・3a、3b・・・3bの周辺スペースを広く
することができる。
〈実施例〉
本発明の実施例を、以下、図面に基づいて説明する。
第1図は本発明実施例の構造を示す側面図である。
セラミック製の基板1はT字型の断面形状で紙面と直交
する方向に延びている。
する方向に延びている。
この基Fi1の水平部1aの上面には、フリップチップ
法によりセンサチップ2が複数個、基板1の延びる方向
に一列に配列されており、また、垂直部1bの両側面に
は同様に信号処理回路用のICチップ3a、3bがセン
サチップ2に対応して一列に配列されている。
法によりセンサチップ2が複数個、基板1の延びる方向
に一列に配列されており、また、垂直部1bの両側面に
は同様に信号処理回路用のICチップ3a、3bがセン
サチップ2に対応して一列に配列されている。
センサチップ2の各ハンダバンプ2a・・・2aと導通
する基板水平部1a表面上の導体パターン(図示せず)
は、それぞれスルーホールにより基板1の壁体を貫通し
てその裏面に導かれており、このセンサチップ側の導体
パターンと、基板1の垂直部1bの両側面上に形成され
たICチップ側の導体パターン(図示せず)とを電気的
に接続すべく、AI折り曲げ配線基板4.4が基板1の
コーナ部にそれぞれフリップチップ法により実装されて
いる。
する基板水平部1a表面上の導体パターン(図示せず)
は、それぞれスルーホールにより基板1の壁体を貫通し
てその裏面に導かれており、このセンサチップ側の導体
パターンと、基板1の垂直部1bの両側面上に形成され
たICチップ側の導体パターン(図示せず)とを電気的
に接続すべく、AI折り曲げ配線基板4.4が基板1の
コーナ部にそれぞれフリップチップ法により実装されて
いる。
ここで、AI折り曲げ配線基板4は、公知のもので、現
状では両面配線のものはなく、片面配線でそのピッチ1
00μm程度であるが、片面2 N 構造とすることで
配線ピンチを50μm程度にすることが可能なことから
、センサチップ等の実装基板の配線パターンのピンチが
50μm程度の高密度実装については充分に対応できる
。
状では両面配線のものはなく、片面配線でそのピッチ1
00μm程度であるが、片面2 N 構造とすることで
配線ピンチを50μm程度にすることが可能なことから
、センサチップ等の実装基板の配線パターンのピンチが
50μm程度の高密度実装については充分に対応できる
。
以上のような実装構造とすることにより、第2図に示す
ように、各センサチップ2・・・2が同一の平面上に並
ぶ大規模の面センサユニ・ノドを構成することができる
。しかも、信号処理回路用のIcチップ3a、3bが実
装された部分の基板1それぞれの間隔は非常に広く、各
ICチ・ノブ3 a、3 bの放熱効率は良い。
ように、各センサチップ2・・・2が同一の平面上に並
ぶ大規模の面センサユニ・ノドを構成することができる
。しかも、信号処理回路用のIcチップ3a、3bが実
装された部分の基板1それぞれの間隔は非常に広く、各
ICチ・ノブ3 a、3 bの放熱効率は良い。
第3図は他の実施例の構造を示す側面図である。
この例では、先の実施例と同様に、T字型の基板31に
センサチップ32および信号処理回路用のICチップ3
3a、33bを実装している。その両者の導体パターン
間における電気的な接続には、4枚のAI折り曲げ配線
基板34a、34bを用いており、これにより、第1図
の実施例よりも高密度の実装に対応できる構造となって
いる。
センサチップ32および信号処理回路用のICチップ3
3a、33bを実装している。その両者の導体パターン
間における電気的な接続には、4枚のAI折り曲げ配線
基板34a、34bを用いており、これにより、第1図
の実施例よりも高密度の実装に対応できる構造となって
いる。
なお、この例においても、ICチップ33a、33bが
実装された部分の基板31それぞれの間隔は広く、各r
cチップ33a、33bの放熱効率は良い。
実装された部分の基板31それぞれの間隔は広く、各r
cチップ33a、33bの放熱効率は良い。
第4図は他の実施例の構造を示す側面図である。
この例では、基板41をL字状に折り曲げ、その−辺の
上面にセンサチップ42を、他辺の両側面に信号処理回
路用のICチップ43a、43bを、それぞれ実装して
いる。そして、センサチップ42およびICチップ43
a、43bの両者の導体パターン間における電気的な接
続に、4枚のA1折り曲げ配線基板44a、44b、4
4cおよび44dを用いており、第3図の実施例と同様
により高密度の実装に対応できる構造となっている。な
お、この例においても、ICチップ43a。
上面にセンサチップ42を、他辺の両側面に信号処理回
路用のICチップ43a、43bを、それぞれ実装して
いる。そして、センサチップ42およびICチップ43
a、43bの両者の導体パターン間における電気的な接
続に、4枚のA1折り曲げ配線基板44a、44b、4
4cおよび44dを用いており、第3図の実施例と同様
により高密度の実装に対応できる構造となっている。な
お、この例においても、ICチップ43a。
43bが実装された部分の基板41それぞれの間隔は広
く、各ICチップ33a、33bの放熱効率は良い。
く、各ICチップ33a、33bの放熱効率は良い。
なお、将来、AI折り曲げ配線基板に両面配線やスルー
ホール配線等を形成できるようになれば、各実施例にお
けるA1折り曲げ配線基板の枚数を1枚にすることも可
能で、さらに、T字型もしくはL字型の基板1,31.
41そのものをAI折り曲げ配線基板によって作製する
ことも可能である。
ホール配線等を形成できるようになれば、各実施例にお
けるA1折り曲げ配線基板の枚数を1枚にすることも可
能で、さらに、T字型もしくはL字型の基板1,31.
41そのものをAI折り曲げ配線基板によって作製する
ことも可能である。
〈発明の効果〉
以上説明したように、本発明によれば、信号処理回路が
センサの実装面に対して略垂直に実装されるよう構成し
たから、大規模の面センサユニットを構成するに当り、
各信号処理回路の周辺スペスを広くすることができ、各
信号処理回路の放熱効率が従来に比して高くなる。さら
に、各センサを同一の平面上に並べることも可能になる
。
センサの実装面に対して略垂直に実装されるよう構成し
たから、大規模の面センサユニットを構成するに当り、
各信号処理回路の周辺スペスを広くすることができ、各
信号処理回路の放熱効率が従来に比して高くなる。さら
に、各センサを同一の平面上に並べることも可能になる
。
第1図は本発明の実施例の構造を示す側面図、第2図は
第1図の実施例により構成した大規模の面センサユニッ
トの構造を示す側面図である。 第3図および第4図は、それぞれ本発明の他の実施例の
構造を示す側面図である。 第5図は従来の一般的な実装構造を示す側面図、第6図
は従来の大規模の面センサユニットの構造を示す側面図
である。 1・・・基板 2・・・センサチップ 3a、3b・・・信号処理回路用のrcチップ4・・・
A1折り曲げ配線基板
第1図の実施例により構成した大規模の面センサユニッ
トの構造を示す側面図である。 第3図および第4図は、それぞれ本発明の他の実施例の
構造を示す側面図である。 第5図は従来の一般的な実装構造を示す側面図、第6図
は従来の大規模の面センサユニットの構造を示す側面図
である。 1・・・基板 2・・・センサチップ 3a、3b・・・信号処理回路用のrcチップ4・・・
A1折り曲げ配線基板
Claims (1)
- センサおよびその信号処理回路の基板への実装構造であ
って、基板を第1の平板とその第1の平板に対して略垂
直に延びる第2の平板とから形成し、その第1の平板上
にセンサを実装し、かつ、そのセンサの信号処理回路を
上記第2の平板上に実装したことを特徴とする、センサ
およびその信号処理回路の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33056688A JPH02174183A (ja) | 1988-12-26 | 1988-12-26 | センサおよびその信号処理回路の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33056688A JPH02174183A (ja) | 1988-12-26 | 1988-12-26 | センサおよびその信号処理回路の実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02174183A true JPH02174183A (ja) | 1990-07-05 |
Family
ID=18234080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33056688A Pending JPH02174183A (ja) | 1988-12-26 | 1988-12-26 | センサおよびその信号処理回路の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02174183A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2774514A1 (fr) * | 1997-12-11 | 1999-07-30 | Alcatel Alsthom Cie Generale Delectricite | Module de generateurs electrochimiques cylindriques |
-
1988
- 1988-12-26 JP JP33056688A patent/JPH02174183A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2774514A1 (fr) * | 1997-12-11 | 1999-07-30 | Alcatel Alsthom Cie Generale Delectricite | Module de generateurs electrochimiques cylindriques |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6121554A (en) | Printed wiring board | |
JPS58159360A (ja) | 半導体装置 | |
JPH07297354A (ja) | 集積回路及び集積回路のピン割り当て方法及び実装方法 | |
US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
US7180182B2 (en) | Semiconductor component | |
JPH07153869A (ja) | 半導体装置 | |
US6657133B1 (en) | Ball grid array chip capacitor structure | |
JPH02174183A (ja) | センサおよびその信号処理回路の実装構造 | |
JPS6169159A (ja) | 集積回路装置 | |
JPH09186424A (ja) | プリント回路基板 | |
JP2694880B2 (ja) | Icカード | |
JPS5849637Y2 (ja) | 厚膜配線板 | |
JP3101000B2 (ja) | 接合用バンプ形成方法 | |
JPS6057999A (ja) | 多層配線板 | |
JPH03205859A (ja) | 半導体装置 | |
JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
JPS582091A (ja) | 印刷配線基板 | |
JPH04105390A (ja) | 基板機構 | |
JPS6334969A (ja) | 半導体記憶装置 | |
JPH056683Y2 (ja) | ||
JPH0425091A (ja) | 半導体素子ユニット | |
JPS62274695A (ja) | 多層配線基板 | |
JPH0955450A (ja) | 実装基板 | |
JPH07321440A (ja) | 半導体装置 | |
JPH01161744A (ja) | 半導体実装装置 |